KR0154794B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법Info
- Publication number
- KR0154794B1 KR0154794B1 KR1019950031212A KR19950031212A KR0154794B1 KR 0154794 B1 KR0154794 B1 KR 0154794B1 KR 1019950031212 A KR1019950031212 A KR 1019950031212A KR 19950031212 A KR19950031212 A KR 19950031212A KR 0154794 B1 KR0154794 B1 KR 0154794B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- gate line
- electrode
- semiconductor film
- forming
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
Abstract
본 발명은 화소 전극에 결함 발생시 인접한 화소의 데이터 값을 자동으로 받아 스스로 리페어 할 수 있는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
기판 위에 도전 물질로 게이트 전극 그리고 전단 게이트 라인과 게이트 라인으로 이루어진 이중화 게이트 라인을 포함하는 게이트 배선을 형성하고, 절연막 위에 상기 게이트 전극에 대응하는 위치를 포함하도록 게이트 배선 위에 채널층인 액티브 반도체막을 형성하고 동시에 상기 전단 게이트 라인의 일부로부터 상기 게이트 라인의 일부에 걸쳐 그 상부에 리페어 반도체막을 형성하는 것을 특징으로 한다.
Description
제1도는 종래의 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이고,
제2도는 종래의 다른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이고,
제3도는 본 발명의 실시에에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이고,
제4도는 상기 제3도의 등가 회로도이고,
제5도의 (a)-(d)는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 공정 순서에 따른 A-A' 부분을 나타낸 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법에 관한 것으로서, 더욱 상세히 말하자면 화소 전극에 결함 발생시 인접한 화소의 데이터 값을 자동으로 받아 스스로 수리할 수 잇는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는,
박막 트랜지스터(TFT) 및 화소 전극이 형성되어 있는 다수의 화소 단위가 행렬의 형태로 형성되어 있으며, 게이트 라인 및 데이터 라인이 각각 화소 행과 화소 열을 따라 형성되는 있는 하부 기판,
공통 전극이(Vcom) 형성되어 있는 상부 기판,
그리고 그 사이에 봉입되어 있는 액정 물질(LC)을 포함하고 잇다.
이하, 첨부된 도면을 참고로 하여 종래의 액정 표시 장치용 박막 트랜지스터 기판을 설명한다.
제1도는 종래의 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이다.
제1도에 도시한 바와 같이, 종래의 액정 표시 장치용 기판은,
투명한 절연 물질로 이루어진 기판,
상기 기판 위에 형성되어 있는 게이트 전극(12) 및 게이트 라인(13)을 포함하는 게이트 배선,
상기 게이트 배선을 전면적으로 덮고 있는 절연막,
상기 절연막 위에 상기 게이트 전극(12)에 대응하는 위치에 형성되어 있는 채널층인 반도체막(16),
상기 반도체막(16) 위에 상기 게이트 전극(12)에 대응하는 위치에 형성되어 있는 소스(17) 및 드레인 전극(18)과, 상기 드레인 전극(18)에 연결되어 있으며 상기 소스 전극(17) 및 드레인 전극(18)으로부터의 같은 거리에 형성되어 있으며 상기 게이트 라인(13)에 수직으로 교차되게 형성되어 있는 데이터 라인(20)을 포함한 데이터 배선,
상기 드레인 전극(18)과 연결되어 있는 화소 전극(22)을 포함하고 있다.
상기한 종래의 액정 표시 장치용 박막 트랜지스터 기판은 화소의 결함이 있는지를 시험해 보기 위해서는 모든 화소 전극을 블랙(black) 상태로 만든다. 그런 후에 화소 전극 중 하이트(white) 상태인 화소를 찾아 내어 리페어 함으로써 인접한 화소의 화상 데이터 값으로 대신하여 준다.
이와 같이 리페어 하기 위해서는 상기 데이터 라인과 상기 화소 전극을 레이저를 이용하여 단락시켜 준다.
제2도는 종래의 다른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이다.
제2도에 도시한 바와 같이, 종래의 다른 액정 표시 장치용 기판은,
투명한 절연 물질로 이루어진 기판,
상기 기판 위에 형성되어 있는 게이트 전극(12) 및 게이트 라인(13)을 포함하는 게이트 배선,
상기 게이트 배선을 전면적으로 덮고 있는 절연막,
상기 절연막 위에 상기 게이트 전극(12)에 대응하는 위치에 형성되어 있는 채널층인 반도체막(16),
상기 반도체막(16) 위에 상기 게이트 전극(12)에 대응하는 인접한 위치에 형성되어 있는 소스(17) 및 드레인 전극(18)과, 상기 드레인 전극(18)에 연결되어 있으며 상기 소스 전극(17)보다는 드레인 전극(18)으로부터 거리가 더 먼 위치에 형성되어 있으며 상기 게이트 라인(13)에 수직으로 교차되게 형성되어 있는 데이터 라인(20)을 포함하는 데이터 배선,
상기 드레인 전극(18)과 연결되어 있는 화소 전극(22)을 포함하고 있다.
상기한 종래의 액정 표시 장치용 박막 트랜지스터 기판은 화소의 결함이 있는지를 시험해 보기 위해서는 모든 화소 전극을 블랙(black) 상태로 만든다. 그런 후에 화소 전극 중 화이트(white) 상태인 화소를 찾아 내어 리페어함으로써 인접한 화소의 화상 데이터 값으로 대신하여 준다.
이와 같이 리페어 하기 위해서는 상기 드레인 전극과 상기 화소 전극을 레이저를 이용하여 단락시켜 준다.
그러나 상기한 종래의 화소 리페어 방법은 모든 화소에 대해 화소 검사를 한 후 불량 화소를 찾아내어 리페어 해야 하므로 작업이 번거로울 뿐만 아니라 레이저 장비를 이용해야 하며 작업자의 실수로 리페어하지 못하는 경우가 발생하는 등 불편함 점이 많다.
그러므로 본 발명은 이러한 종래 기술의 문제점을 해결하기 위한 것으로서,
화소에 결함 발생시 인접한 화소의 화상 데이터 값을 자동으로 받아서 스스로 결함있는 화소를 리페어하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법을 제공하기 위한 것이다.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판은,
투명한 절연 물지롤 이루어진 기판,
상기 기판 위에 형성되어 있는 게이트 전극 및 게이트 라인 그리고 게이트 링을 포함하는 게이트 배선,
상기 게이트 배선을 전면적으로 덮고 있는 절연막,
상기 절연막 위에 상기 게이트 전극에 대응하는 위치에 형성되어 있는 채널층인 액티브 반도체막,
상기 액티브 반도체막 위에 상기 게이트 전극에 대응하는 인접한 위치에 형성되어 있는 소스 전극 및 드레인 전극과, 상기 드레인 전극에 연결되어 있으며 상기 게이트 라인에 수직으로 교차되게 형성되어 있으며 데이터 라인을 포함한 데이터 배선,
상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고 있으며,
상기 게이트 라인은 이중화되어 있으며 전단 게이트 라인의 일부와 게이트 라인의 일부를 포함하는 부분에 걸쳐 그 위에 상기 액티브 반도체막과 동일한 물질로 리페어 반도체막이 형성되어 있으며 상기 인접한 화소 전극에 접속되어 있는 것을 특징으로 한다.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은,
투명한 절연 물질로 이루어진 기판 위에 도전 물질로 게이트 전극 그리고 전단 게이트 라인과 게이트 라인을 이루어진 이중화 게이트 라인을 포함하는 게이트 배선을 형성하는 제1공정,
상기 게이트 배선 위에 절연막을 형성하는 제2공정,
상기 절연막 위에 상기 게이트 전극에 대응하는 위치를 포함하도록 게이트 배선 위에 채널층인 액티브 반도체막을 형성하고 동시에 상기 전단 게이트 라인의 일부로부터 상기 게이트 라인의 일부에 걸쳐 그 상부에 리페어 반도체막을 형성하는 제3공정,
상기 게이트 라인에 수직으로 교차되게 도전 물질을 이용하여 데이터 라인을 형성하고, 동시에 같은 물질로 상기 게이트 라인에 대응하는 인접한 위치에 소스 전극 및 드레인 전극을 형성하는 제4공정,
상기 데이터 라인을 덮도록 전면적에 보호막을 형성하는 제5공정,
상기 보호막 위에 컨택 구멍을 형성하여 상기 컨택 구멍을 통하여 접속되도록 하며 상기 리페어 반도체막의 접속되도록 화소 전극을 형성하는 제6공정을 포함하는 것을 특징으로 한다.
이때, 상기 게이트 전극과 상기 절연막 사이에 상기 게이트 전극을 양극 산화시켜 양극 산화막을 더 형성할 수 있다.
상기 반도체막 형성 후 상기 반도체막과 상기 소스/드레인 전극의 상부에 외인성 반도체막을 더 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세하게 설명한다.
제3도는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 평면도이고,
제4도는 상기 제3도의 등가 회로도이고,
제5도의 (a)-(c)는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 공정 순서에 따른 A-A' 부분을 나타낸 단면도이다.
먼저, 제5도의 (a)에 도시한 바와 같이, 투명한 절연 물질로 이루어진 기판 위에 도전 물질인 알루미늄(Al)으로 게이트 전극(12), 진단 게이트 라인(13-1) 및 게이트 라인(13), 게이트 링(13-2)을 포함하는 게이트 배선을 형성한다.
다음, 상기 게이트 배선 위에 절연막인 SiNx를 형성한다.
한편, 상기 게이트 전극(12)과 상기 절연막 사이에 상기 게이트 전극(12)을 양극 산화시켜 양극 산화막(Al2Ox)을 더 형성할 수 있다.
다음, 제5도의 (b)에 도시한 바와 같이, 상기 절연막 위에 상기 게이트 전극(12)에 대응하는 위치를 포함하도록 게이트 배선 위에 액티브 반도체막(16)인 아몰퍼스 실리콘(a-Si)막을 형성하며, 동시에 상기 전단 게이트 라인(13-1)의 일부분으로부터 상기 게이트 라인(13)의 일부분에 걸쳐 그 위에 리페어 반도체막(16-1)을 상기 액티브 반도체막(16)과 동일한 물질로 형성한다.
제4도에 도시한 바와 같이, 상기 리페어 반도체막(16-1)은 상기 리페어 반도체막(16-1)이 형성되어 있는 인접한 화소 사이에서 저항(Ra) 역할을 한다.
상기 리페어 반도체막(16-1)은 화소 결함이 없을 때에는 인접한 화소에 아무 영향도 끼치지 않으나, 만약 화소 결함이 발생하면 인접한 화소로부터 인접한 화소의 화상 데이터가 전달되어 화소가 리페어 된다.
한편, 상기 액티브 반도체막(16) 형성후 상기 액티브 반도체막(16) 상부에 외인성 반도체막인 n+ 아몰퍼스 실리콘막을 더 형성할 수 있다.
다음, 제5도의 (c)에 도시한 바와 같이, 상기 게이트 라인(13)에 수직으로 교차되게 크롬 등을 이용하여 데이터 라인(20)을 형성하고, 동시에 같은 물질로 상기 게이트 라인에 대응하는 인접한 위치에 소스전극(17) 및 드레인 전극(18)을 형성한다.
다음, 제5도의 (d)에 도시한 바와 같이, 상기 데이터 라인(20)의 상부 전면에 보호막을 형성하고, 상기 보호막을 식각하여 콘택 구멍을 형성한 후 상기 콘택 구멍을 통하여 상기 드레인 전극(18)과 접속되도록 화소 전극(22)을 형성한다.
그러므로 본 발명은 화소에 결함 발생시 인접한 화소의 화상 데이터 값을 자동으로 받아서 스스로 결함있는 화소가 리페어되는 효과가 있다.
Claims (8)
- 투명한 절연 물질로 이루어진 기판, 상기 기판 위에 형성되어 있는 게이트 전극 및 게이트 라인 그리고 게이트 링을 포함하는 게이트 배선, 상기 게이트 배선을 전면적으로 덮고 있는 절연막, 상기 절연막 위에 상기 게이트 전극에 대응하는 위치에 형성되어 있는 채널층인 액티브 반도체막, 상기 액티브 반도체막 위에 상기 게이트 전극에 대응하는 인접한 위치에 형성되어 있는 소스 전극 및 드레인 전극과, 상기 드레인 전극에 연결되어 있으며 상기 게이트 라인에 수직으로 교차되게 형성되어 있으며 데이터 라인을 포함한 데이터 배선, 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고 있으며, 상기 게이트라인은 이중화되어 있으며 전단 게이트 라인의 일부와 게이트 라인의 일부를 포함하는 부분에 걸쳐 그 위에 상기 액티브 반도체막과 동일한 물질로 리페어 반도체막이 형성되어 있으며 상기 인접한 화소 전극에 접속되어 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서, 상기 게이트 전극과 상기 절연막 사이에 상기 게이트 전극을 양극 산화시켜 형성한 양극 산화막(Al2Ox)을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서, 상기 액티브 반도체막은 아몰퍼스 실리콘으로 형성되어 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서, 상기 액티브 반도체막의 상부에 형성되어 있는 외인성 반도체막을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제4항에서, 상기 외인성 반도체막은 n+ 아몰퍼스 실리콘으로 형성되어 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
- 투명한 절연 물질로 이루어진 기판 위에 도전 물질로 게이트 전극 그리고 전단 게이트 라인과 게이트 라인으로 이루어진 이중화 게이트 라인을 포함하는 게이트 배선을 형성하는 제1공정, 상기 게이트 배선 위에 절연막을 형성하는 제2공정, 상기 절연막 위에 상기 게이트 전극에 대응하는 위치를 포함하도록 게이트 배선 위에 채널층인 액티브 반도체막을 형성하고 동시에 상기 전단 게이트 라인의 일부로부터 상기 게이트 라인의 일부에 걸쳐 그 상부에 리페어 반도체막을 형성하는 제3공정, 상기 게이트 라인에 수직으로 교차되게 도전 물질을 이용하여 데이터 라인을 형성하고, 동시에 같은 물질로 상기 게이트 라인에 대응하는 인접한 위치에 소스전극 및 드레인 전극을 형성하는 제4공정, 상기 데이터 라인을 덮도록 전면적에 보호막을 형성하는 제5공정, 상기 보호막 위에 컨택 구멍을 형성하여 상기 컨택 구멍을 통하여 접속되도록 하며 상기 리페어 반도체막에 접속되도록 화소 전극을 형성하는 제6공정을 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제6항에서, 상기 제1공정과 상기 제2공정 사이에 상기 게이트 전극을 양극 산화시켜 양극 산화막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제6항에서, 상기 제3공정과 상기 제4공정 사이에 상기 액티브 반도체막 위에 외인성 반도체막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031212A KR0154794B1 (ko) | 1995-09-21 | 1995-09-21 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031212A KR0154794B1 (ko) | 1995-09-21 | 1995-09-21 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970016681A KR970016681A (ko) | 1997-04-28 |
| KR0154794B1 true KR0154794B1 (ko) | 1998-11-16 |
Family
ID=19427512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031212A KR0154794B1 (ko) | 1995-09-21 | 1995-09-21 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0154794B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100601372B1 (ko) * | 2004-05-03 | 2006-07-13 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자의 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020091697A (ko) * | 2001-05-31 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
-
1995
- 1995-09-21 KR KR1019950031212A patent/KR0154794B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100601372B1 (ko) * | 2004-05-03 | 2006-07-13 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970016681A (ko) | 1997-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209471B1 (ko) | 박막트랜지스터 | |
| US6515720B1 (en) | Active matrix liquid crystal display device | |
| US5751381A (en) | Active matrix LCD device with image signal lines having a multilayered structure | |
| KR100374435B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100759965B1 (ko) | 액정 표시 장치 | |
| JPH1020298A (ja) | 液晶表示装置 | |
| US6924864B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
| KR980010531A (ko) | 액정 표시 장치의 쇼팅바 | |
| KR20020088272A (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| US6590630B2 (en) | Liquid crystal display having hole in passivation layer exposing the data line and method of fabricating the same | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| US5796449A (en) | Active matrix liquid crystal display with one repair line above protective layer and one below | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| KR20030057043A (ko) | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시장치 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| KR0154794B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| US5715025A (en) | Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode | |
| JP2852073B2 (ja) | 液晶表示装置 | |
| JP2803677B2 (ja) | 液晶表示装置 | |
| US5861635A (en) | Liquid crystal display including a coplanar line structure | |
| KR100529572B1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| KR20210054638A (ko) | 액정 표시 장치 | |
| JPH117044A (ja) | 表示装置用アレイ基板 | |
| KR20040057785A (ko) | 액정표시장치 | |
| KR100963414B1 (ko) | 액정표시소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |