KR20020088272A - 액정표시장치용 어레이 기판 및 그의 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그의 제조방법 Download PDF

Info

Publication number
KR20020088272A
KR20020088272A KR1020010027613A KR20010027613A KR20020088272A KR 20020088272 A KR20020088272 A KR 20020088272A KR 1020010027613 A KR1020010027613 A KR 1020010027613A KR 20010027613 A KR20010027613 A KR 20010027613A KR 20020088272 A KR20020088272 A KR 20020088272A
Authority
KR
South Korea
Prior art keywords
data
data line
electrode
liquid crystal
source electrode
Prior art date
Application number
KR1020010027613A
Other languages
English (en)
Other versions
KR100792466B1 (ko
Inventor
예한수
하영훈
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010027613A priority Critical patent/KR100792466B1/ko
Priority to US10/032,057 priority patent/US7098983B2/en
Publication of KR20020088272A publication Critical patent/KR20020088272A/ko
Priority to US11/476,089 priority patent/US8330924B2/en
Application granted granted Critical
Publication of KR100792466B1 publication Critical patent/KR100792466B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Abstract

본 발명에서는, 제 1 방향으로 형성된 게이트 배선과; 상기 게이트 배선과 교차하는 제 2 방향으로 형성되며, 하부층을 이루는 제 1 데이터 배선과, 상기 제 1 데이터 배선의 상부층을 이루며, 상기 제 1 데이터 배선보다 넓은 폭을 가지는 제 2 데이터 배선으로 이루어진 데이터 배선과; 상기 게이트 및 데이터 배선이 교차되는 영역으로 정의되는 화소영역에 위치하며, 상기 제 2 데이터 배선과 동일공정에서 형성되어 이루어진 화소전극과; 상기 화소전극과 연결되어 형성된 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판을 제공하므로써, 화소전극과 데이터 배선간의 오버레이를 패널 전체적으로 균일하게 유지할 수 있으므로, 첫째, 오버레이 차에 따른 화면얼룩과 같은 불량을 방지할 수 있고, 둘째, 오버레이 차로 인한 포토리소그래피 공정의 재작업을 생략할 수 있어, 공정시간 및 제조비용을 감소시켜 제품 수율을 향상시킬 수 있으며, 세째, 데이터 배선을 이중층을 구성하므로써 이중 어느 한 배선이 단선되더라도 또 하나의 배선이 리페어 배선 역할을 하므로 별도의 리페어 공정을 생략할 수 있는 장점을 가진다.

Description

액정표시장치용 어레이 기판 및 그의 제조방법{Array Panel used for a Liquid Crystal Display and Method for Fabricating the same}
본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치용 어레이 기판 및 그의 제조방법에 관한 것이다.
최근에, 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
일반적으로 액정표시장치는 박막트랜지스터를 포함하는 어레이 기판과 컬러 필터(color filter) 기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 비발광 소자를 뜻한다.
현재에는 박막트랜지스터(Thin Film Transistor ; TFT)와 이 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD ;Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치를 구성하는 기본적인 부품인 액정패널의 단면구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정표시장치용 액정패널의 단면을 도시한 단면도이다.
액정패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.
즉, 상기 액정패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 액정분자 배열방향을 변환시킬 수 있는 스위칭 소자가 내장된 하부 기판(2)으로 구성된다.
좀 더 상세히 설명하면, 상기 상부 기판(4)의 투명기판(1) 하부에는 액정배열을 제어할 수 없는 영역 상의 빛을 차단하는 블랙매트릭스(9)가 형성되어 있고, 이 블랙매트릭스(9)의 하부에는 특정 파장대의 빛만을 투과시켜 색채를 표현하는 컬러필터(8)가 적(Red), 녹(Green), 청(Blue) 컬러순으로 형성되어 있으며, 이 컬러필터(8) 하부에는 액정층(10)에 전압을 인가하는 한쪽 전극인 공통전극(12)이 형성되어 있다.
상기 하부 기판(2)의 투명기판(1) 상부에는 스위칭 역할을 하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)로부터 신호를 인가받고 상기 액정층(10)으로 전압을 인가하는 다른 한쪽 전극역할을 하는 화소전극(14)이 형성되어 있다.
상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.
그리고, 도면으로 제시하지는 않았지만, 상기 상부 및 하부 기판에서 액정층과 실질적으로 접촉하는 부분에는 액정의 배열을 유도하는 배향막이 형성된다.
상기 하부 기판은 상부 기판에 비해 다수의 공정을 거쳐 제작되며, 상기 하부 기판을 어레이 기판으로 제작하는데는, 증착(deposition), 포토리소그래피(photolithography), 식각(etching)공정이 여러 번 반복된다.
이하, 상기 포토리소그래피 공정에 대해서 도면을 참조하여 좀 더 상세히 설명한다.
도 2는 일반적인 액정표시장치용 포토리소그래피 공정에 대한 공정블럭도를 도시한 도면이다.
포토리소그래피(Photolithography) 공정은 포토 레지스트(PR ; photo resist)가 빛을 받으면 화학반응을 일으켜서 성질이 변하는 원리를 이용하여, 얻고자 하는 패턴(pattern)의 마스크를 이용하여 빛을 선택적으로 PR이 도포된 기판 상에 조사함으로써 마스크의 패턴과 동일한 패턴을 기판 상에 형성시키는 공정이다.
상기 마스크는 투명기판 상에 임의의 패턴을 형성한 것으로, 상기 패턴은 빛을 막는 불투명 영역과 빛을 통과하는 영역으로 구분된다.
상기 PR은 반응원리에 따라 포지티브(positive) PR과 네가티브(negative) PR로 구분할 수 있는데, 포지티브 PR은 노광(exposure)된 영역이 용해되기 쉬운 상태이므로 현상과정에서 빛에 노출된 부분이 쉽게 용해되는 성질을 가지며, 이 PR은 블랙매트릭스 및 어레이 소자의 제작에 주로 이용되고, 네가티브 PR은 노광된 영역이 용해되기 어려운 상태로 현상과정에서 쉽게 용해되지 않고, 그외 비노출 부분이 용해되는 성질을 가지며, 컬러필터 패턴 형성에 주로 이용된다.
일반적으로, 상기 포토리소그래피 공정순서는 평탄하고 균일한 두께의 PR를 형성하기 위해 스핀코팅(spin coating)방식을 이용하여 PR을 코팅하는 단계(ST 1)와, 코팅된 PR을 고형화하는 소프트 베이크(soft bake) 단계(ST 2)와, 상기 소프트 베이크 단계를 거친 PR층 상에 임의의 패턴이 형성된 마스크를 정렬하고, 노광장비의 광원을 조사하여 상기 PR층을 노광하는 단계(ST 3)와, 상기 노광을 거친 PR층을 현상액(developer)을 이용하여 상을 형성하기 위해 일정부위의 PR층을 제거하는 현상(develop) 단계(ST 4)와, 상기 현상 단계를 거친 PR층과 하부물질과의 밀착성을 좋게하기 위한 하드 베이크(hard bake) 단계(ST 5) 순으로 이루어진다.
이중 상기 ST 3단계에 해당하는 노광 공정은 광원렌즈 및 미러를 포함하는 노광장비를 이용하여 기판 상에 임의의 패턴을 전사(轉寫)하는 방식으로 이루어지기 때문에, 상기 광원렌즈 및 미러의 이용에 따른 패턴의 왜곡현상을 완전하게 제어하기 어렵다.
예를 들어, 제 1 패턴에서 임의의 포인트를 정하고, 제 2 패턴을 상기 포인트에 맞추어 형성함에 있어서, 왜곡현상이 일어날 경우에는 상기 포인트에서 벗어난 지점에서 제 2 패턴이 형성되어 상기 두 패턴간의 오버레이 정확도가 떨어지게 되고, 이러한 오버레이 차는 공정이 추가될수록 더욱 심해지게 된다.
더욱이, 액정표시장치용 어레이 기판에 있어서, 화면구현 영역과 이웃하는 배선간에 오버레이 차가 커지게 되면, 화질저하를 가져오는 문제점이 있다.
이하, 기존의 액정표시장치용 하부 기판의 구조를 통하여 상술한 오버레이 특성에 대해서 좀 더 상세히 설명한다.
도 3은 일반적인 액정표시장치용 어레이 기판의 일부 영역에 대한 평면을 도시한 평면도이다.
도시한 바와 같이, 가로방향으로 게이트 전극(30) 및 캐패시터(capacitor) 전극(31)을 포함하는 게이트 배선(32)이 형성되어 있고, 세로방향으로 상기 게이트 배선(32)과 교차하며, 소스 전극(40)을 포함하는 데이터 배선(44)이 형성되어 있다.
그리고, 상기 소스 전극(40)과 일정간격 이격되어 드레인 전극(42)이 형성되어 있으며, 상기 게이트 전극(30), 소스 전극(40), 드레인 전극(42)은 박막트랜지스터(T)를 이룬다.
또한, 상기 게이트 및 데이터 배선(32, 44)이 교차되는 영역으로 정의되는 화소영역에는 상기 박막트랜지스터(T)와 연결되어 화소전극(50)이 형성되어 있다.
한편, 상기 게이트 및 데이터 배선(32, 44)은 각각 주사 신호 및 데이터 신호를 화소전극(50)에 인가하는 배선으로써, 이중 상기 데이터 배선(44)과 대향하는 화소전극(50) 사이에는 커플링 캐피시턴스(coupling capacitance)라는 기생 캐패시턴스(parasitic capacitance)가 존재하는데, 이 기생 캐패시턴스값은 화소별로 균등하지 않을 경우에는 화면얼룩과 같은 화질저하를 발생시키게 된다.
상기 캐패시턴스는 하기 공식을 만족한다.
C = ε(A/d)
(C : 캐패시터 용량, ε: 절연체의 유전율, A : 전극의 면적, d : 전극체간의 거리)
즉, 상기 식과 연관되어 커플링 캐패시턴스값에 변화를 주는 요인으로는 데이터 배선(44)과 화소전극(50)간의 대향거리로 볼 수 있으므로, 이 데이터 배선(44)과 화소전극(50) 간의 대향거리를 일정하게 유지하는 것은 화질특성과 관련되어 매우 중요하다.
이하, 상기 화소전극(50)과 데이터 배선(44)간의 단면구조를 통하여, 오버레이에 대해서 설명한다.
도 4a 내지 4c는 상기 도 3의 절단선 A-A, B-B에 따라 절단된 단면을 제조단계별로 도시한 단면도로서, 각 제조공정은 상기 도 2에서 상술한 포토리소그래피 공정이 포함되는 공정이다.
도 4a에서는, 투명기판(1) 상에 박막트랜지스터(T) 및 데이터 배선(44)을 형성하는 단계이다.
상기 박막트랜지스터(T)는, 투명기판(1) 상에 게이트 전극(30)을 형성하고, 상기 게이트 전극(30) 상부에 게이트 절연막(34)을 기판 전면에 걸쳐 형성하고, 상기 게이트 절연막(34) 상부에 비정질 실리콘(a-Si)으로 이루어진 액티브층(36a)과, 불순물 비정질 실리콘(n+ a-Si)으로 이루어진 오믹콘택층(36b ; ohmic contact layer)을 차례대로 형성하여 반도체층(36)을 구성한 후, 상기 반도체층(36) 상부에 서로 일정간격 이격되는 소스 및 드레인 전극(40, 42)을 형성하고, 상기 소스 및 드레인 전극(40, 42) 사이 구간의 오믹 콘택층(36b)을 제거하고, 액티브층(36a)을일부 노출하여 채널(ch)을 형성하는 공정을 거쳐 이루어진다.
상기 데이터 배선(44)은 상기 소스 및 드레인 전극(40, 42)과 동일한 공정에서 형성된다.
도 4b에서는, 상기 박막트랜지스터(T)의 전기적 특성을 보호하기 위한 목적을 가지는 보호층(46)을 상기 박막트랜지스터(T)와 데이터 배선(44) 상부에 형성하는 단계이다.
이 단계에서는, 상기 보호층(46) 상에 드레인 전극(42)을 일부 노출시키는 드레인 콘택홀(48)을 형성하는 단계가 포함된다.
도 4c에서는, 상기 보호층(46) 상부에 투명도전성 물질을 이용하여 화소전극(50)을 형성하는 단계이다.
이때, 상기 화소전극(50)은 드레인 콘택홀(48)을 통해 드레인 전극(42)과 연결된다.
그리고, 상기 데이터 배선(44)의 양쪽에는 화소전극(50)이 위치하는데, 도면에 도시한 바와 같이 좌측 화소전극(50)과 데이터 배선(44)간의 대향거리(a)와, 우측 화소전극(50)과 데이터 배선(44)간의 대향거리(b)가 균일하게 유지되어야 화면얼룩과 같은 화질저하를 방지할 수 있다.
그러나, 상기 구조는 패턴의 왜곡현상이 발생하지 않는 이상적인 경우에 관한 것이고, 일반적인 포토리소그래피 공정의 노광공정에서는 장비의 특성상 패턴의 왜곡현상은 존재하게 되고, 이러한 패턴의 선형 또는 비선형 왜곡현상을 각 패턴에 따른 노광장비별로 동일한 조건으로 보상하기는 공정상 어렵다.
도 5는 일반적인 액정표시장치용 하부 기판에 있어서, 오버레이가 불균일하게 나타나는 영역의 단면을 도시한 단면도이다.
도시한 바와 같이, 좌측 화소전극(54)과 데이터 배선(52)이 이루는 대향거리(a')보다 우측 화소전극(54)과 데이터 배선(52)이 이루는 대향거리(b')가 더 큰값을 가지므로, 각각의 커플링 캐패시턴스값이 달라지게 되고, 이는 해당 데이터 배선과 연결된 화소전극에 인가되는 전압의 세기를 달라지게 한다.
즉, 화소별로 전압의 세기가 달라지면, 액정의 배열을 균일하게 제어할 수 없게되어, 화면 얼룩 등의 불량이 발생하게 된다.
또한, 이러한 불량을 방지하기 위해서는 포토리소그래피 공정의 재작업(rework)이 요구되므로, 공정시간 및 제품수율이 떨어지는 문제점이 있다.
상기 문제점을 해결하기 위해서, 본 발명에서는 패턴간 오버레이를 일정하게 함으로써 화면얼룩을 방지하여 수율이 향상된 액정표시장치를 제공하는 것을 목적으로 한다.
즉, 본 발명에서는 화소전극과 데이터 배선과의 오버레이를 균일하게 하기 위해서, 화소전극 패턴을 형성하는 공정에서, 제 2의 데이터 배선을 형성하는 것이다.
도 1은 일반적인 액정표시장치용 액정패널의 단면을 도시한 단면도.
도 2는 일반적인 액정표시장치용 포토리소그래피(photolithography) 공정에 대한 공정블럭도.
도 3은 일반적인 액정표시장치용 어레이 기판의 일부 영역에 대한 평면을 도시한 평면도.
도 4a 내지 4c는 상기 도 3의 절단선 A-A, B-B에 따라 절단한 단면을 제조 단계별로 각각 도시한 단면도.
도 5는 일반적인 액정표시장치용 어레이 기판에 있어서, 오버레이가 불균일한 영역의 단면을 도시한 단면도.
도 6은 본 발명에 따른 액정표시장치용 어레이 기판의 일부 영역에 대한 평면을 도시한 평면도.
도 7a 내지 7c는 상기 도 6의 절단선 C-C, D-D에 따라 절단한 단면을 제조 단계별로 각각 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
105 : 어레이 기판 110 : 게이트 전극
112 : 캐패시터 전극 114 : 게이트 배선
120 : 소스 전극 122 : 드레인 전극
124a : 제 1 데이터 배선 124b : 제 2 데이터 배선
124 : 데이터 배선 130 : 데이터 콘택홀
132 : 화소전극
상기 목적을 달성하기 위하여, 제 1 방향으로 형성된 게이트 배선과; 상기 게이트 배선과 교차하는 제 2 방향으로 형성되며, 하부층을 이루는 제 1 데이터 배선과, 상기 제 1 데이터 배선의 상부층을 이루며, 상기 제 1 데이터 배선보다 넓은 폭을 가지는 제 2 데이터 배선으로 이루어진 데이터 배선과; 상기 게이트 및 데이터 배선이 교차되는 영역으로 정의되는 화소영역에 위치하며, 상기 제 2 데이터 배선과 동일공정에서 형성되어 이루어진 화소전극과; 상기 화소전극과 연결되어 형성된 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판을 제공한다.
상기 제 1, 2 데이터 배선 사이에는 상기 제 1, 2 데이터 배선을 연결하는 적어도 하나의 데이터 콘택홀이 형성된 절연막을 더욱 포함하며, 상기 박막트랜지스터 상부에는 보호층을 더욱 포함하며, 상기 보호층은 상기 제 1, 2 데이터 배선 사이에 개재되는 절연막과 동일 공정에서 형성되는 동일 물질임을 특징으로 한다.
상기 제 1 데이터 배선은 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 니켈(Ni) 중 어느 하나이고, 상기 제 2 데이터 배선 및 상기 화소전극은 투명도전성 물질로 이루어지며, 상기 투명도전성 물질은 ITO(Indium Tin Oxide)임을 특징으로 한다.
상기 박막트랜지스터는 상기 게이트 전극과, 상기 제 1, 2 데이터 배선과 각각 연결되어 형성되는 제 1, 2 소스 전극 및 상기 소스 전극과 일정간격 이격되어 형성되는 드레인 전극으로 이루어지고, 상기 제 1 소스 전극은 하부층을 이루며, 상기 제 1 소스 전극의 상부층을 이루며, 상기 제 1 소스 전극보다 넓은 폭을 가지는 제 2 소스 전극으로 이루어짐을 특징으로 한다.
본 발명의 또 하나의 특징에서는, 투명기판을 준비하는 단계와; 상기 투명기판 상에 제 1 방향으로 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선 상부에 게이트 절연막 및 반도체층을 형성하는 단계와; 상기 반도체층 상부에, 상기 게이트 배선과 교차하는 제 2 방향으로 제 1 소스 전극을 포함하는 제 1 데이터 배선과, 상기 제 1 소스 전극과 일정간격 이격되는 드레인 전극을 형성하는 단계와; 상기 제 1 소스 전극 및 드레인 전극과 제 1 데이터 배선 상부에, 드레인 콘택홀과 데이터 콘택홀을 가지는 보호층을 형성하는 단계와; 상기 보호층 상부에, 상기 드레인 콘택홀을 통해 드레인 전극과 연결되는 화소전극 및 상기 데이터 콘택홀을 통해 제 1 데이터 배선 및 제 1 소스 전극과 각각 연결되는 제 2 데이터 배선 및 제 2 소스전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법을 제공한다.
상기 액정표시장치용 하부 기판의 각 패턴은 PR 코팅(photo resist coating), 노광(exposure), 현상(develop)을 포함하는 포토리소그래피(photolithography) 공정에 의해 형성되는 것으로, 상기 화소전극 및 제 2 데이터 배선과 제 2 소스 전극은 동일한 노광공정에 의해 패턴을 형성함을 특징으로 한다.
그리고, 상기 제 2 데이터 배선을 형성하는 단계에서, 상기 제 2 데이터 배선의 폭은 상기 제 1 데이터 배선폭보다 일정간격 넓게 형성하는 것을 특징으로 하고, 상기 화소전극 및 제 2 데이터 배선과 제 2 소스 전극은 투명도전성 물질로 이루어지며, 상기 투명도전성 물질은 ITO(Indium Tin Oxide)임을 특징으로 한다.
상기 드레인 전극, 제 1 데이터 배선, 제 1 소스 전극을 이루는 물질은 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 니켈(Ni) 중 어느 하나임을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 6은 본 발명에 따른 액정표시장치용 어레이 기판의 일부 영역에 대한 평면도이다.
도시한 바와 같이, 제 1 방향으로 게이트 전극(110) 및 캐패시터 전극(112)을 포함하는 게이트 배선(114)이 형성되어 있고, 제 2 방향으로 상기 게이트 배선(114)과 교차하며, 소스 전극(120)을 포함하는 데이터 배선(124)이 형성되어 있다.
상기 데이터 배선(124)은 제 1, 2 데이터 배선(124a, 124b)으로 이루어져 있는데, 상기 제 2 데이터 배선(124b)은 제 1 데이터 배선(124a)보다 넓은 폭을 가지며 제 1 데이터 배선(124a)을 덮는 구조로 이루어짐을 특징으로 한다.
또한, 상기 데이터 배선(124)은 동일 해상도를 가지는 기존의 데이터 배선과 비교시, 상기 제 1 데이터 배선(124a)은 기존의 데이터 배선보다 좁은 폭을 갖도록 구성하여, 상기 제 2 데이터 배선(124b)이 기존보다 폭이 증가되지 않도록 구성하는 것이 바람직하다.
상기 제 1, 2 데이터 배선(124a, 124b) 사이에는 절연막(미도시)이 개재되며, 이 절연막에는 다수 개의 데이터 콘택홀(130)이 형성되어 있어, 이 데이터 콘택홀(130)을 통해 제 2 데이터 배선(124b)이 제 1 데이터 배선(124a)과 전기적으로 연결된다.
그리고, 상기 소스 전극(120)과 일정간격 이격되어 드레인 전극(122)이 형성되어 있으며, 상기 게이트 전극(110), 소스 전극(120), 드레인 전극(122)은 박막트랜지스터(TT)를 이루고, 이 박막트랜지스터(TT)와 연결되어 화소전극(132)이 형성되어 있다.
상기 소스 전극(120)은 상기 제 1, 2 데이터 배선(124a, 124b)과 각각 연결되는 제 1,2 소스 전극(120a, 120b)으로 구성된다.
상기 화소전극(132) 및 제 2 데이터 배선(124b) 그리고, 제 2 소스 전극(120b)은 동일공정에서 투명도전성 물질로 이루어짐을 특징으로 한다.
상기 투명도전성 물질중에서도, ITO(Indium Tin Oxide)로 하는 것이 바람직하다.
본 발명에서는 화소전극(132)과 제 2 데이터 배선(124b)을 동일공정에서 형성하므로, 두 패턴간의 오버레이를 기판 전체에 걸쳐 일정하게 유지하여, 화면의 얼룩을 방지하고, 오버레이 불량에 따른 재작업을 생략할 수 있으며, 또한 데이터 배선을 이중층을 구성하므로써 이중 어느 한 배선이 단선되더라도 또 하나의 배선이 리페어 배선 역할을 하므로 별도의 리페어 공정을 생략할 수 있으므로 수율이 향상된 액정표시장치를 제공할 수 있다.
이하, 본 발명에 따른 액정표시장치용 어레이 기판의 제조공정에 대해서 설명한다.
도 7a 내지 7c는 상기 도 6의 절단선 C-C, D-D에 따라 절단한 단면을 제조단계별로 도시한 단면도로서, 상기 어레이 공정에는 상기 도 2에서 상술한 포토리소그래피 공정이 포함된다.
도 7a에서는, 투명기판(1) 상에 게이트 전극(110), 게이트 절연막(116), 반도체층(118)을 차례대로 형성한 후, 이 반도체층(118) 상부에 서로 일정간격 이격되는 제 1 소스 전극(120a) 및 드레인 전극(122)을 형성하여 구성한다.
그리고, 상기 제 1 소스 전극(120a)과 연결되어 제 1 데이터 배선(124a)이 형성된다.
상기 게이트 전극(110)은 알루미늄 네오듐(AlNd)을 하부 금속층으로 하고, 몰리브덴(Mo)과 같이 화학적 내식성이 강한 금속을 상부 금속층으로 한 이중 금속층으로 형성하는 것이 바람직하다.
상기 게이트 절연막(116)은 저온공정이 가능한 실리콘 질화막(SiNx)이 주로 이용되며, 상기 반도체층(118)은 비정질 실리콘으로 이루어진 액티브층(118a)과 불순물 비정질 실리콘으로 이루어진 오믹콘택층(118b)의 적층구조로 이루어진다.
그리고, 상기 제 1 데이터 배선(124a)과 제 1 소스 전극 및 드레인 전극(120a, 122)은 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 니켈(Ni) 중 어느 한 금속으로 형성하는 것이 바람직하다.
이 단계에서는, 상기 제 1 데이터 배선(124a)를 형성함에 있어서, 동일 해상도 기준으로 기존의 데이터 배선보다 일정하게 좁은 폭을 갖도록 형성한다.
왜냐하면, 추후 공정에서 형성하는 제 2 의 데이터 배선을 상기 제 1 데이터 배선(124a)보다 넓은 폭을 가지며, 기존의 데이터 배선폭에 상응하는 폭을 갖도록 형성하기 위해서이다.
그리고, 상기 단계에서는 채널(CH)을 형성하는 공정이 포함된다.
도 7b에서는, 상기 제 1 소스 전극 및 드레인 전극(120a, 122)과 제 1 데이터 배선(124a) 상부에 보호층(126)을 형성하는 단계이다.
이 단계에서는, 상기 보호층(126) 상에 드레인 콘택홀(128) 및 데이터 콘택홀(130)을 형성하는 단계가 포함된다.
상기 드레인 콘택홀(128) 및 데이터 콘택홀(130)은 각각 드레인 전극(122) 및 제 1 데이터 배선(124a)을 일부 노출시키기 위한 목적으로 형성하는 것이다.
도면으로 제시되지는 않았지만, 상기 데이터 콘택홀(130)은 그 형상이나 위치를 다양하게 변경하여 다수 개 형성할 수 있으며, 바람직하기로는 하나의 화소부 단위로 상기 화소부의 양단과 대응하는 위치에 하나씩 형성하는 것이다.
상기 보호층은 절연성을 띠는 물질로 이루어지며, 특히, 실리콘 질화막이나 실리콘 산화막(Si02) 또는 BCB(BenzoCycloButene)가 주로 이용된다.
도 7c에서는, 상기 보호층(126) 상부에 투명도전성 물질을 이용하여 화소전극(132) 및 제 2 데이터 배선(124b) 그리고, 제 2 소스 전극(120b)을 형성하는 단계이다.
도시한 바와 같이, 상기 화소전극(132)은 드레인 콘택홀(128)을 통해 드레인 전극(122)과 연결되고, 제 2 데이터 배선(124b) 및 제 2 소스 전극(120b)은 데이터 콘택홀(130)을 통해 각각 제 1 데이터 배선(124a) 및 제 1 소스 전극(120a)과 연결된다.
상기 게이트 전극(110), 제 1, 2 소스 전극(120a, 120b), 드레인 전극(122)을 포함하여 박막트랜지스터(TT)가 구성된다.
한편, 상기 제 2 데이터 배선폭(I)은 제 1 데이터 배선폭(II)보다 큰값을 가지며, 상기 제 2 데이터 배선의 양측이 제 1 데이터 배선(124a)보다 외부에 위치하도록 형성하는 것이 공정상 중요하다.
왜냐하면, 상기 제 2 데이터 배선(124b)을 화소전극 공정에서 형성하는 이유는, 데이터 배선(124)과 화소전극(132)간의 오버레이 차를 없애기 위한 것이기 때문에 제 2 데이터 배선(124b)이 제 1 데이터 배선(124a)과 화소전극(132)간의 오버레이의 불균일을 상쇄할 수 있도록, 상기 제 2 데이터 배선(124b)의 양측이 제 1 데이터 배선(124a)보다 외부에 위치하도록 구성해야한다.
한편, 상기 드레인 전극(122)은 박막트랜지스터(TT)와 화소전극(132)을 연결하는 전극으로써, 상기 데이터 배선(124)과 별도의 패턴으로 형성되므로, 화소전극(132)과 데이터 배선(124)간에 발생하는 기생 용량값에 영향을 끼치지 않으므로, 상기 제 1 데이터 배선(124a) 형성공정에서 단일층으로 구성할 수 있다.
본 발명에서는 제 1 데이터 배선(124a)과 연결되는 제 2 데이터 배선(124b)과 화소전극(132)을 동일한 공정에서 형성하므로써, 제 2 데이터 배선(124b)과 화소전극(132)의 패턴형성을 위한 노광공정을 동시에 수행할 수 있어 전공정과 후공정간에 발생하는 패턴간 오버레이 차를 없앨 수 있다.
즉, 도시한 바와 같이, 좌측 화소전극(132)과 데이터 배선(124)의 대향거리(a')와 우측 화소전극(132)과 데이터 배선(124)의 대향거리(b')를 일정하게 유지할 수 있으므로, 오버레이 특성을 향상시킬 수 있는 것이다.
본 발명은 상기 실시예로 한정하지 않으며, 본 발명의 취지에 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
이와 같이, 본 발명에서는 데이터 배선을 제 1, 2 데이터 배선으로 구성하고, 이 중 제 2 데이터 배선과 화소전극을 동일공정에서 형성하여, 화소전극과 데이터 배선간의 오버레이를 패널 전체적으로 균일하게 유지할 수 있으므로, 다음과 같은 장점을 갖는다.
첫째, 오버레이 차에 따른 화면얼룩과 같은 불량을 방지할 수 있다.
둘째, 오버레이 차로 인한 포토리소그래피 공정의 재작업을 생략할 수 있어, 공정시간 및 제조비용을 감소시켜 제품 수율을 향상시킬 수 있다.
세째, 데이터 배선을 이중층을 구성하므로써 이중 어느 한 배선이 단선되더라도 또 하나의 배선이 리페어 배선 역할을 하므로 별도의 리페어 공정을 생략할 수 있다.

Claims (14)

  1. 제 1 방향으로 형성된 게이트 배선과;
    상기 게이트 배선과 교차하는 제 2 방향으로 형성되며, 하부층을 이루는 제 1 데이터 배선과, 상기 제 1 데이터 배선의 상부층을 이루며, 상기 제 1 데이터 배선보다 넓은 폭을 가지는 제 2 데이터 배선으로 이루어진 데이터 배선과;
    상기 게이트 및 데이터 배선이 교차되는 영역으로 정의되는 화소영역에 위치하며, 상기 제 2 데이터 배선과 동일공정에서 형성되어 이루어진 화소전극과;
    상기 화소전극과 연결되어 형성된 박막트랜지스터
    를 포함하는 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1, 2 데이터 배선 사이에는 상기 제 1, 2 데이터 배선을 연결하는 적어도 하나의 데이터 콘택홀이 형성된 절연막을 더욱 포함하는 액정표시장치용 어레이 기판.
  3. 제 2 항에 있어서,
    상기 박막트랜지스터 상부에는 보호층을 더욱 포함하며, 상기 보호층은 상기제 1, 2 데이터 배선 사이에 개재되는 절연막과 동일 공정에서 형성되는 동일 물질인 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 제 1 데이터 배선은 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 니켈(Ni) 중 어느 하나인 액정표시장치용 어레이 기판.
  5. 제 1 항에 있어서,
    상기 제 2 데이터 배선 및 상기 화소전극은 투명도전성 물질로 이루어지는 액정표시장치용 어레이 기판.
  6. 제 5 항에 있어서,
    상기 투명도전성 물질은 ITO(Indium Tin Oxide)인 액정표시장치용 어레이 기판.
  7. 제 1 항에 있어서,
    상기 박막트랜지스터는 상기 게이트 전극과, 상기 제 1, 2 데이터 배선과 각각 연결되어 형성되는 제 1, 2 소스 전극 및 상기 소스 전극과 일정간격 이격되어 형성되는 드레인 전극으로 이루어지는 액정표시장치용 어레이 기판.
  8. 제 7 항에 있어서,
    상기 제 1 소스 전극은 하부층을 이루며, 상기 제 1 소스 전극의 상부층을 이루며, 상기 제 1 소스 전극보다 넓은 폭을 가지는 제 2 소스 전극으로 이루어지는 액정표시장치용 어레이 기판.
  9. 투명기판을 준비하는 단계와;
    상기 투명기판 상에 제 1 방향으로 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와;
    상기 게이트 배선 상부에 게이트 절연막 및 반도체층을 형성하는 단계와;
    상기 반도체층 상부에, 상기 게이트 배선과 교차하는 제 2 방향으로 제 1 소스 전극을 포함하는 제 1 데이터 배선과, 상기 제 1 소스 전극과 일정간격 이격되는 드레인 전극을 형성하는 단계와;
    상기 제 1 소스 전극 및 드레인 전극과 제 1 데이터 배선 상부에, 드레인 콘택홀과 데이터 콘택홀을 가지는 보호층을 형성하는 단계와;
    상기 보호층 상부에, 상기 드레인 콘택홀을 통해 드레인 전극과 연결되는 화소전극 및 상기 데이터 콘택홀을 통해 제 1 데이터 배선 및 제 1 소스 전극과 각각 연결되는 제 2 데이터 배선 및 제 2 소스전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  10. 제 9 항에 있어서,
    상기 액정표시장치용 하부 기판의 각 패턴은 PR 코팅(photo resist coating), 노광(exposure), 현상(develop)을 포함하는 포토리소그래피(photolithography) 공정에 의해 형성되는 것으로, 상기 화소전극 및 제 2 데이터 배선과 제 2 소스 전극은 동일한 노광공정에 의해 패턴을 형성함을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  11. 제 9 항에 있어서,
    상기 제 2 데이터 배선을 형성하는 단계에서, 상기 제 2 데이터 배선의 폭은 상기 제 1 데이터 배선폭보다 일정간격 넓게 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  12. 제 9 항에 있어서,
    상기 화소전극 및 제 2 데이터 배선과 제 2 소스 전극은 투명도전성 물질로 이루어지는 액정표시장치용 어레이 기판의 제조방법.
  13. 제 12 항에 있어서,
    상기 투명도전성 물질은 ITO(Indium Tin Oxide)인 액정표시장치용 어레이 기판의 제조방법.
  14. 제 9 항에 있어서,
    상기 드레인 전극, 제 1 데이터 배선, 제 1 소스 전극을 이루는 물질은 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 니켈(Ni) 중 어느 하나인 액정표시장치용 어레이 기판의 제조방법.
KR1020010027613A 2001-05-21 2001-05-21 액정표시장치용 어레이 기판 및 그의 제조방법 KR100792466B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020010027613A KR100792466B1 (ko) 2001-05-21 2001-05-21 액정표시장치용 어레이 기판 및 그의 제조방법
US10/032,057 US7098983B2 (en) 2001-05-21 2001-12-31 Array substrate for a liquid crystal display device and manufacturing method for the same
US11/476,089 US8330924B2 (en) 2001-05-21 2006-06-28 Array substrate having first and second data lines for a liquid crystal display device and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010027613A KR100792466B1 (ko) 2001-05-21 2001-05-21 액정표시장치용 어레이 기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20020088272A true KR20020088272A (ko) 2002-11-27
KR100792466B1 KR100792466B1 (ko) 2008-01-08

Family

ID=19709698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010027613A KR100792466B1 (ko) 2001-05-21 2001-05-21 액정표시장치용 어레이 기판 및 그의 제조방법

Country Status (2)

Country Link
US (2) US7098983B2 (ko)
KR (1) KR100792466B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022572B1 (ko) * 2004-03-29 2011-03-16 엘지디스플레이 주식회사 폴리 실리콘 액정표시장치 및 그 제조방법
KR101034788B1 (ko) * 2004-03-30 2011-05-17 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR101160823B1 (ko) * 2004-08-24 2012-06-29 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
KR101475297B1 (ko) * 2008-03-25 2014-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 액정 표시 장치, 및 액정 표시장치의 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW594232B (en) * 2002-11-26 2004-06-21 Hannstar Display Corp A method of utilizing dual-layer photoresist to form black matrix and spacers on a control circuit substrate
KR100923701B1 (ko) * 2002-12-31 2009-10-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7212256B2 (en) * 2003-07-17 2007-05-01 Hannstar Display Corp. Liquid crystal display device and fabrication method thereof
KR20050063016A (ko) * 2003-12-19 2005-06-28 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
TWI249857B (en) * 2005-06-01 2006-02-21 Au Optronics Corp Displaying device with photocurrent-reducing structure and method of manufacturing the same
US20100020257A1 (en) * 2008-07-23 2010-01-28 Samsung Electronics Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
TWI421812B (zh) 2010-10-08 2014-01-01 Au Optronics Corp 顯示面板之陣列基板及其修補方法
CN102122655A (zh) * 2010-10-22 2011-07-13 友达光电股份有限公司 像素结构、像素阵列以及显示面板
CN102681268A (zh) * 2012-05-04 2012-09-19 深圳市华星光电技术有限公司 像素结构及相应的液晶显示装置
CN104252074B (zh) * 2013-06-28 2017-04-26 群创光电股份有限公司 像素阵列基板与液晶显示装置
CN104536226B (zh) 2014-12-29 2018-03-30 上海天马微电子有限公司 一种显示面板及显示装置
CN105527736B (zh) * 2016-02-15 2019-01-18 京东方科技集团股份有限公司 一种阵列基板及其修复方法、显示面板和显示装置
TWI609220B (zh) * 2017-05-09 2017-12-21 友達光電股份有限公司 畫素陣列
CN110832394B (zh) * 2017-07-14 2022-04-29 夏普株式会社 液晶面板以及液晶显示装置
CN111025798B (zh) * 2019-12-02 2021-06-25 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板
CN113934061B (zh) 2020-06-29 2023-02-07 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
JPH06160904A (ja) * 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JPH07318975A (ja) * 1994-05-25 1995-12-08 Sanyo Electric Co Ltd 液晶表示装置
TW321731B (ko) * 1994-07-27 1997-12-01 Hitachi Ltd
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR980003739A (ko) * 1996-06-14 1998-03-30 구자홍 박막트랜지스터 어레이 기판 및 그 제조방법
TW413955B (en) * 1997-10-18 2000-12-01 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
JP3329273B2 (ja) * 1998-06-08 2002-09-30 カシオ計算機株式会社 表示装置及びその製造方法
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022572B1 (ko) * 2004-03-29 2011-03-16 엘지디스플레이 주식회사 폴리 실리콘 액정표시장치 및 그 제조방법
KR101034788B1 (ko) * 2004-03-30 2011-05-17 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR101160823B1 (ko) * 2004-08-24 2012-06-29 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
KR101475297B1 (ko) * 2008-03-25 2014-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 액정 표시 장치, 및 액정 표시장치의 제조 방법

Also Published As

Publication number Publication date
US20060238668A1 (en) 2006-10-26
US20020171782A1 (en) 2002-11-21
KR100792466B1 (ko) 2008-01-08
US7098983B2 (en) 2006-08-29
US8330924B2 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
KR100792466B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
US7517620B2 (en) Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device
KR100808466B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US8455870B2 (en) Thin film transistor array panel and method of manufacturing the same
US20100173435A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US6208390B1 (en) Electrode substrate resistant to wire breakage for an active matrix display device
US7777228B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US20060223206A1 (en) Array substrate for liquid crystal display device and manufacturing method thereof
US8730418B2 (en) Array substrate and method for manufacturing the same
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101682432B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
US7136122B2 (en) Liquid crystal display and manufacturing method thereof
KR100997968B1 (ko) 박막 트랜지스터 표시판의 제조 방법
US7563655B2 (en) Method of fabricating the liquid crystal display device
US20010024247A1 (en) Active matrix substrate and manufacturing method thereof
KR20050000129A (ko) 액정 표시 장치
KR100324913B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101006475B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100656904B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee