JP4476991B2 - 電気光学装置 - Google Patents

Description

本発明は、液晶等の表示体を用いた液晶電気光学装置に関し、特に、その構成に関するものである。

従来の表示装置としては、ＣＲＴが最も一般的である。しかし、ＣＲＴは装置の容積、重量、消費電力が大きく、特に、大面積の表示装置には適していなかった。そこで、近年、ＣＲＴに比べ軽量化及び低消費電力化が容易に実現できる液晶電気光学装置が注目されている。

液晶電気光学装置は液晶物質が分子軸に対して平行方向と垂直方向で誘電率が異なることを利用し、光の偏光や透過光量、さらには散乱量を制御することでＯＮ／ＯＦＦすなわち明暗を表示する。液晶材料としてはＴＮ液晶、ＳＴＮ液晶、強誘電液晶が一般的である。

特に、液晶電気光学装置のなかでも、ガラス等の絶縁基板上にＴＦＴを有する半導体装置、例えば、薄膜トランジスタ（ＴＦＴ）を画素の駆動に用いるアクティブマトリクス型の液晶電気光学装置が盛んに開発されている。

アクティブマトリクス型の液晶電気光学装置のパネル部分は、ガラス基板上に信号線と走査線をマトリクス状に組み合わせ、その交点部分近傍にＴＦＴを配置した構成を有したものである。この構成において、ＴＦＴのソース電極は信号線に接続され、ゲート電極は走査線に接続されている。また、ドレイン電極は保持容量と画素領域の液晶に対応して配置された画素電極に接続されている。液晶は対向電極と画素電極の間に挟まれて駆動される。この対向電極は、対向基板上に作り込まれる。

また、上記パネル部分の信号線や走査線を駆動するための駆動回路部分は、単結晶の半導体集積回路で形成されており、テープ自動ボンディング（ＴＡＢ）法や、チップ・オン・グラス（ＣＯＧ）法によって、アクティブマトリクスに接続されている。

しかし、表示画面を構成するための電極配線の数は数百にもおよぶものである。そして、従来の周辺駆動回路は、ＩＣパッケージや半導体チップであるため、これらの端子を基板上の電極配線と接続するためには、配線を引き回さなければならず、表示画面と比較して、周辺駆動回路部分の面積が大きくなってしまっていた。特に大面積の表示装置の場合、更に電極配線が多くなるため、ＩＣの数も多くなりコスト高になるという問題があった。

また、上記問題点を解決するための方法として、パネル部分と同一基板上に駆動部分を配置する方法が考えられている。この場合の駆動部分は、薄膜トランジスタを用いて、パネル部分と同様に形成される。しかし、同一基板にパネル部分と駆動部分を一体形成した場合は、熱や外部からの力が加えられると基板全体にたわみ等が生じて、基板間隔制御物（スペーサ等）により、同一基板に設けられた周辺駆動回路に影響を与えていた。その結果、周辺駆動回路が正常に動作せず、液晶電気光学装置の信頼性、耐久性の低下を引き起こしていた。また、パネル部分と駆動部分を同時に形成するため、特に、大面積の表示装置の場合、歩留りが低下していた。

さらに上記問題点を解決するための他の方法として、駆動部分を他の支持基板上に形成し、パネルアレイ基板（パネル部分が形成された基板）に接着する方法や、パネルアレイ基板に他の支持基板上に形成された駆動部分を接着後、支持基板を除去する方法が考えられている。そして、この方法によって得られる構成は、より一層の小型化、軽量化が図ることができ、さらに表示装置の信頼性の向上を図ることができた。また、この方法は、パネルアレイ基板とスティック基板（駆動部分が形成された基板）を別々に形成するため、接着前に電気特性をテストして、良品・不良品に選別することができ、良品のパネルアレイ基板と良品のスティック基板を接着することが可能であった。従って、特に、大面積の表示装置の場合において、電気光学装置全体の歩留り及び信頼性を大幅に向上させることができた。

上述した方法、即ち、駆動部を他の支持基板上に形成し、パネルアレイ基板に接着する方法を用いた場合において、電気光学装置全体の信頼性及び製造歩留りは、主に、
〔１〕パネルアレイ基板の作製およびパネル作製工程
〔２〕スティック基板（駆動部分が形成された支持基板）の製造工程
〔３〕スティック基板とパネルアレイ基板との接続工程
に左右される。

まず、〔１〕のパネルアレイ基板の作製およびパネル作製工程においては、パネル部分の画素ＴＦＴの半導体材料としてアモルファスシリコン（ａ−Ｓｉ）を用いることが適している。即ち、作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むために、最も一般的に用いられている非晶質珪素半導体（アモルファスシリコン）をパネル部分の半導体材料として用いることが適している。

次に、〔２〕のスティック基板の製造工程においては、駆動部分のＴＦＴの半導体材料として結晶性を有する珪素半導体（ポリシリコン）を用いることが適している。即ち、アモルファスシリコンよりも、導電率等の物性が優れ、高速駆動の可能な、結晶性を有する珪素半導体を駆動部分のＴＦＴの半導体材料として用いることが適している。尚、結晶性を有する珪素半導体としては、多結晶珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性と非晶質性の中間の状態を有するセミアモルファス珪素等が知られている。

これら結晶性を有する薄膜状の珪素半導体を得る方法としては、非晶質の半導体膜を成膜しておき、長時間、熱エネルギーを印加（熱アニール）することにより結晶性を有せしめるという方法が知られている。しかしながら、加熱温度として６００℃以上の高温で長時間の処理をすることが必要であり、そのため、基板が不可逆的に収縮することが問題となっている。

このように、ＴＦＴの半導体材料として非晶質珪素半導体で形成したパネルアレイ基板と、ＴＦＴの半導体材料として結晶性を有する珪素半導体で形成したスティック基板とを接着して、電気光学装置を作製すると、以下のような問題が生じていた。

パネルアレイ基板は、非晶質珪素半導体を用いているため、基板はほとんどシュリンク（基板の収縮）しないが、スティック基板は、結晶性を有する珪素半導体を得るために高熱処理を施しているため、シュリンクが生じていた。また、その高熱処理に耐えうる基板を用いるため、パネルアレイ基板とは基板自体が異なっていた。即ち、パネルアレイ基板とスティック基板とで、基板の収縮幅の違いが生じていた。

特に、大面積の表示装置の場合、スティック基板の形状は、一辺が長い長方形（横（Ｘ方向）×縦（Ｙ方向））となるため、加熱前のアライメントが微妙にずれ、長辺方向には顕著に影響を与えていた。

そのため、〔３〕のパネルアレイ基板とスティック基板との接続工程において、パネルアレイ基板とスティック基板との収縮幅の違いによる配線パターンの位置ずれによって、接続不良が増大し、信頼性が低下するという問題点を有していた。スティック基板のＸ方向端部において、スティック基板８０３のＸ方向の収縮幅Ｄにより、配線パターンの位置ずれが生じている従来例を図８に示した。そして、配線パターンの位置ずれは、長辺方向（Ｘ方向）の端部に向かうにつれ大きくなり、電極パッド８０８と電極パッド８０６の重なる面積が小さくなっていた。

また、〔３〕のパネルアレイ基板とスティック基板との接続工程において、接続時に僅かに配線パターンがずれることもあり、この配線パターンの位置ずれによって、接続不良が増大し、信頼性が低下するという問題点も有していた。

本発明は、上記問題点を解決する手段を提供するものである。より具体的には、特に、大面積の表示画面を有する装置に適した製造方法、即ち、駆動部分を他の支持基板上に形成し、パネルアレイ基板に接着する方法を用いて作製した電気光学装置を提供するものである。

加えて、本発明は、特に、パネルアレイ基板の引き出し配線とスティック基板の引き出し配線とを高精度で接続する手段を開示するとともに、歩留りが高く表示特性の良い電気光学装置を提供することを目的とする。

本明細書で開示する本発明の構成は、
薄膜トランジスタを用いたスイッチング素子及び前記スイッチング素子と接続された画素電極がマトリクス状に配置された第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板の間に液晶とを介在せしめた液晶電気光学装置であって、
液晶を駆動させるための駆動回路及び該駆動回路と接続された複数の引き出し配線が配置された少なくとも１枚以上の第３の基板を有し、
前記第３の基板上には、前記複数の引き出し配線の端部に電極パッドが設けられ、
隣合う電極パッドは、引き出し配線が延在している方向にずらして配置することを特徴とする液晶電気光学装置である。

また、本発明の他の構成は、
薄膜トランジスタを用いたスイッチング素子及び前記スイッチング素子と接続された画素電極がマトリクス状に配置された第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板の間に液晶とを介在せしめた液晶電気光学装置であって、
液晶を駆動させるための駆動回路及び該駆動回路と接続された複数の引き出し配線が配置された少なくとも１枚以上の第３の基板を有し、
前記第３の基板上には、複数の引き出し配線の端部に電極パッドが配置され、
前記電極パッドの形状が長方形であり、
前記長方形の向かい合う２辺の一組が前記第３の基板の収縮幅によって規定され、他の一組が前記第１の基板に形成された配線パターンによって規定されたことを特徴とする液晶電気光学装置である。

上記構成において、前記第３の基板の収縮幅は、第１の基板の収縮幅より大きいことを特徴としている。

また、上記構成において、前記配線パターンの少なくとも一部が走査配線であることを特徴としている。

また、上記構成において、前記配線パターンの少なくとも一部が信号配線であることを特徴としている。

上記構成において、前記第３の基板は、前記第１の基板よりも高温の熱処理が施されている。

上記構成において、前記第３の基板の基板は前記第２の基板と実質的に同一平面とされている。

上記構成において、前記第１の基板のスイッチング素子として用いた薄膜トランジスタの活性層は、アモルファスシリコンからなり、
前記第３の基板のスイッチング素子として用いた薄膜トランジスタの活性層は、結晶性を有するシリコンからなることを特徴としている。

上記構成において、前記第１の基板のスイッチング素子として用いた薄膜トランジスタの活性層は、結晶性を有するシリコンからなり、
前記第３の基板のスイッチング素子として用いた薄膜トランジスタの活性層は、結晶性を有するシリコンからなることを特徴としている。

上記構成において、前記第１の基板及び第３の基板は、前記第３の基板の電極パッド部分の位置合わせが行われるよう調節する位置合わせ手段を有していることを特徴としている。

上記構成において、前記第１の基板は、第３の基板と異なる収縮率を有することを特徴としている。

本発明の液晶電気光学装置においては、互いに異なる熱処理工程が施され、スティック基板とパネルアレイ基板とで収縮幅や、接着時のズレが生じても、本発明における電極パッド（収縮幅の大きい基板側）形状とすることで、スティック基板とパネルアレイ基板の接続不良の発生を防止することができる。また、貼り合わせ時の目合わせずれに対しても接続不良を防止できる。即ち、パネルアレイ基板とスティック基板との引き出し配線同士を確実に接続することができる。

また、本発明の電極パッドの形状とすることで、主に基板の収縮により生じていたパネルアレイ基板側の電極パッドとスティック基板側の電極パッドとが重なる面積のバラツキを防ぐことができる。

また、本発明を用いれば、特に、表示パネルの画素マトリクス領域が大型でスティック基板が長尺となる場合でも、高精度で接続することが可能である。即ち本発明の技術を用いれば、大容量、高密度表示パネルの電極パッド接続を極めて容易、且つ、確実に行うことができる。

加えて、本発明の構成としたことにより、より一層の小型化、軽量化が図れ、液晶電気光学装置の信頼性の向上が図れる。

本発明の液晶電気光学装置は、図２及び図３に示す装置の概略構成を用い、図１に示すレイアウトをもつことを特徴とする。図１においては、３個ずつ電極パッドをＹ方向にずらした構成を例示しているが、特に、ずらす電極パッドの個数は限定されないことは言うまでもない。

本発明においては、基板の収縮幅が最も重要な要素である。この基板の収縮幅は、基板の熱処理温度及び処理時間や、基板そのものの収縮率に基づき変化する。基板の収縮率（単位距離当たりの収縮距離）は、主に、基板の種類とその特性（熱膨張係数、歪み点等）、サイズ、厚さ等に左右される。

従って、これらのことを十分考慮に入れ、以下に示すレイアウトの寸法（スケール）を適宜設計することは言うまでもない。

図２に示すように、スティック基板１０３全体の形状は、長方形（Ｌｘ₁ ×Ｌｙ₁ ）とした。また、スティック基板１０３を配置する位置は、画素マトリクス形成領域１０４以外の箇所であればよい。この形状及び配置は、主に画素マトリクスの形成領域１０４の大きさによって、適宜設計される。

本明細書においては、このスティック基板１０３の外周縁の長辺方向をＸ方向、短辺方向をＹ方向とする。具体的には、スティック基板の駆動回路部１０５から画素マトリクスの形成領域１０４側に向かう方向、即ち、スティック基板に設けられた引き出し配線１０７が延在している方向がＹ方向である。

図１に示すように、スティック基板の駆動回路部１０５から画素マトリクスの形成領域１０４側に向かってスティック基板側引き出し配線１０７（線幅Ｗ）が並列して設けられており、隣接する互いの引き出し配線は、一定の間隔（線間隔Ｐ）を保ち、さらに、それらの配線端部には、電極パッド１０６（スティック側電極パッド）が設けられている。この線間隔Ｐ及び線幅Ｗは、パネル側の配線パターン等に従い、適宜設計すればよい。このスティック側電極パッド１０６と電気的に接続させるために、パネルアレイ基板１０１にもパネル側引き出し配線１０９の端部に電極パッド１０８（パネル側電極パッド）を設けている。

これらの電極パッド同士は、直接接続されるわけではなく、導電部材（バンプ、異方性導電膜、導電性微粒子、ＦＰＣ等）を介して接続されるため、できるだけ電極パッドが重なる面積を拡大することが望ましい。しかし、スティック基板の収縮が大きい場合、単純に電極面を拡大するのみでは、隣接する電極パッドの短絡、寄生容量の発生等の問題が発生する。

そこで本発明において、この電極パッド１０６の形状は、Ｘ方向を長辺（Ｓｄｘ）、Ｙ方向を短辺（Ｓｄｙ）とする長方形とした。この長辺（Ｓｄｘ）は、スティック基板のＸ方向の収縮幅Ｄおよび貼り合わせ時の位置ずれによって規定される。こうすることによって、特に問題となっていたスティック基板の長辺方向（Ｘ方向）の変化（収縮や接着ずれ等）に対応することができ、パネルアレイ基板側の引き出し配線１０９との電気的接続をより確実なものとすることができる。

また、隣接する電極パッドをＹ方向にＴｓずらして配置し、隣接する電極パッドの短絡をなくした。加えて、隣接する電極パッドをＹ方向にずらして配置することで、電極パッド１個あたりのＸ方向のピッチを小さくすることができ、微細な画素ピッチに対応することができる。このＹ方向にずれた距離（Ｔｓ）は、パネル側の配線パターン等に従い、適宜設計すればよい。また、隣接する電極パッド同士のＹ方向間隔（Ｒｓ）や、電極パッドと隣接する配線とのＸ方向間隔（Ｐｓ）もＴｓと同様に、適宜設計すればよい。

当然のことながら、スティック側電極パッド１０６に対応してパネル側電極パッド１０８をＹ方向にＴｓずらして配置されている。

この電極パッド１０８（パネル側電極パッド）の形状を、Ｘ方向を（Ｐｄｘ）、Ｙ方向を（Ｐｄｙ）の概略正方形状とした。このパッドの形状は電極パッド１０６（スティック側電極パッド）よりも小さい形状であれば、特に限定されない。以上のようにして電極パッド１０８の形状および配置を最適化する。

このように設計することで、高熱処理を施す前と比較して長辺方向に収縮幅Ｄだけスティック基板が収縮しても、スティック基板側の電極パッドと、パネルアレイ基板側の電極パッドとが重なる面積は、基板全面においてほぼ均一にすることができる。図１に示すように、収縮幅Ｄだけスティック基板が収縮した場合、電極パッドの重なる面積は、概略パネルアレイ基板側のパッドの面積（Ｐｄｘ×Ｐｄｙ）と等しい。また、長辺方向の貼り合わせ時の位置ずれに対しても有効となる。従って、パネルアレイ基板の引き出し配線とスティック基板の引き出し配線とを高精度で接続することができる。

また、他の構成として、上記構成と逆の構成、即ち、パネル側電極パッドを長方形とし、スティック側電極パッドをパネル側電極パッドよりも小さい正方形状とする構成としてもよい。

以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。

本実施例は、パネルの作製工程、スティック基板の作製工程、パネルアレイ基板とスティック基板との接続工程の概略を示すものである。本実施例を図１〜６を用いて説明する。図２は、本発明の電気光学装置全体の簡略図である。また、図３は、図２中のＡ−Ａ’断面図およびＢ−Ｂ’断面図である。

〔パネルの作製工程〕
本実施例では、パネルアレイ基板４００上に、作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むために、最も一般的に用いられている非晶質珪素半導体（アモルファスシリコン）を用いて画素マトリクスに用いられるスイッチング素子を構成する。

このスイッチング素子の構造としては、ゲート材料（Ａｌ）を厚くし易いため大面積ディスプレイに適しているトップゲート構造のプレーナ型ＴＦＴを用いてもよい。しかし、本実施例では、マスクが少なく量産性に富んでいるボトムゲート型の薄膜トランジスタ（代表的には逆スタガ型ＴＦＴ）を用いた例を示す。

図４に非晶質珪素半導体（アモルファスシリコン）を用いた、代表的なボトムゲート型（チャネルエッチ型）の薄膜トランジスタの作製工程の一例を示した。

まず、ガラス基板４００（本実施例ではコーニング７０５９）を用意する。パネルアレイ基板の作製工程は、６００℃以下で処理されるため、ほとんどすべてのガラス材質で構成されるものを用いることができる。特に、量産性に適した基板であれば、特に限定されない。

次に、ガラス基板上に導電性を有する金属膜を成膜しパターニングすることによって、ゲート電極４０１を形成する。その後、ゲート絶縁膜４０２、非晶質珪素膜４０３を積層する。そして、Ｎ型またはＰ型を付与された珪素膜４０４を積層する。次に、珪素膜４０３及び４０４のパターニングを行い、図４（Ａ）に示す状態を得る。

そして、導電性を有する金属膜を成膜しパターニングすることによって、ソース電極４０５、ドレイン電極４０６を作製し、さらに、ＩＴＯ電極４０７を形成する。このＩＴＯ電極４０７は、ソース、ドレイン電極の成膜前に設ける構成としてもよい。

次に、ソース電極、ドレイン電極をマスクとして、非晶質珪素膜４０３をエッチングする。最後に保護膜（パッシベーション膜）４０８を成膜して、図４（Ｄ）に示す状態を得ることができる。

ここでは、チャネルエッチ型のボトムゲート型の薄膜トランジスタの作製方法を示したが、図５に示すようなチャネルストップ型の構造を有する薄膜トランジスタを用いてもよい。５０１はゲート電極、５０２はゲート電極、５０３は非晶質珪素膜、５０４はＮ型またはＰ型を付与された珪素膜、５０５はソース電極、５０６はドレイン電極、５０７はＩＴＯ電極、５０８は保護膜、５０９はエッチングストッパー（チャネルストッパー）である。

このような薄膜トランジスタを画素マトリクスのスイッチング素子としてパネルアレイ基板１０１を作製する。

次に、パネルアレイ基板１０１および対向基板１０２（対向電極が作り込まれた基板）に配向膜を成膜して、加熱・硬化（ベーク）させる。その次に、配向膜の付着した基板表面を毛足の長さ２〜３ｍｍのバフ布（レイヨン・ナイロン等の繊維）で一定方向に擦り、微細な溝を作るラビング工程を行う。その後、パネルアレイ基板、もしくは対向基板のいずれかに、ポリマー系・ガラス系・シリカ系等の球のスペーサを散布する。スペーサ球の直径は、２μｍ〜６μｍ、好ましくは３μｍ〜５μｍ、本実施例では、直径約４μｍのものを用いた。このスペーサ球の径の大きさは特に限定されない。

その次に、パネルアレイ基板、もしくは対向基板のいずれかに、基板の外枠に設けられるシール材１１０となる樹脂を塗布する。

シール材が設けられたのち、対向基板とパネルアレイ基板を貼り合わせる。このようにして、パネルアレイ基板と対向基板を貼り合わせて形成されたパネルの液晶注入口より液晶材料１１１を注入し、その後、エポキシ系樹脂で液晶注入口を封止する。以上のようにして、パネルが作製される。

〔スティック基板の作製〕
図６に結晶性を有する珪素半導体（ポリシリコン）を用いた、代表的なトップゲート型の薄膜トランジスタの作製工程を示した。

まず、基板は耐熱性の高い基板６００（本実施例では石英基板）を用意し、その基板上には、図示しないが、下地膜として３００ｎｍ厚の絶縁性珪素膜を形成する。絶縁性珪素膜とは、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎy ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）のいずれか若しくはそれらの積層膜である。

また、歪点が７５０℃以上であればガラス基板（代表的には結晶化ガラス、ガラスセラミクス等と呼ばれる材料）を利用することもできる。その場合には下地膜を減圧熱ＣＶＤ法で設けて基板全面を絶縁性珪素膜で囲む様にするとガラス基板からの成分物質の流出を抑えられて効果的である。また、基板全面を非晶質珪素膜で覆い、それを完全に熱酸化膜に変成させる手段もとれる。

そして、公知の方法により、結晶性を有する珪素膜からなる島状半導体領域（シリコン・アイランド）を形成した。〔図６（Ａ）〕この結晶性を有する珪素膜６０３の厚さは、必要とする半導体回路の特性を大きく左右するが、２０〜１００ｎｍ、好ましくは１５〜４５ｎｍとすればよい。本実施例では４５ｎｍとした。ここでは、結晶性を有する珪素膜を得る工程により、基板は約１００〜１５０ｐｐｍで収縮した。この収縮率は、工程の条件により異なる。

本実施例においては、公知の如何なる手段を用いて結晶性を有する珪素膜を形成してもよいが、できるだけ基板の収縮を抑え、配線パターンの位置ずれを最小限にとどめることが望ましいため、ニッケル等を触媒元素として添加すると結晶化温度を下げ、アニール時間が短縮できる特開平８−７８３２９号公報記載の技術を用いた。

また、本実施例では、さらに同公報記載の技術で結晶性を有する珪素膜を得た後、リンを用いたゲッタリング手段〔５００〜７００℃の加熱処理〕（特願平９−６５４０６号）で結晶化に利用した触媒元素を低減している。他にもハロゲン元素を含む雰囲気中で〔７００℃〜１０００℃の〕加熱処理を（特願平８−３０１２４９号）を行って触媒元素を低減してもよい。

その後、プラズマＣＶＤ法もしくは熱ＣＶＤ法によって、ゲート絶縁層を形成した後、熱酸化工程を行って、酸化珪素膜を得る。さらに、アルミニウムまたはアルミニウムを主成分とする材料（本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜）を成膜し、パターニングしてゲート電極６０１・配線を形成した。ゲート配線は、シリコンや、タングステン、チタン等の金属や、あるいはそれらの珪化物でもよい。ゲート電極をどのような材料で構成するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。

次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜及び無孔性の陽極酸化膜６０９を形成する。そして、これらの陽極酸化膜およびゲート電極６０１をマスクとして、ゲート絶縁層をエッチングし、ゲート絶縁膜６０２を形成する。その後、多孔性の陽極酸化膜を除去する。〔図６（Ｂ）〕

その後、セルフアライン的に、イオンドーピング法等の手段によりＮ型またはＰ型の不純物をシリコン・アイランドに導入し、チャネル形成領域６１０、低濃度不純物領域６１１、そしてソース領域６１２、ドレイン領域６１３を形成した。〔図６（Ｃ）〕

そして、公知の手段で、層間絶縁膜６０８を堆積した。そして、これにコンタクトホールを開孔し、アルミニウム合金配線を形成してソース電極６０５及びドレイン電極６０６を得た。〔図６（Ｄ）〕

さらに、これらの上に、保護膜（パッシベーション膜）として、厚さ１０〜５０ｎｍの窒化珪素膜等をプラズマＣＶＤ法によって堆積し、これに、出力端子の配線に通じるコンタクトホールを開孔し、配線を形成する構成としてもよい。

このようにして、石英基板に周辺駆動回路を作製した。量産性を上げるためには、一枚の基板に複数の周辺駆動回路を一度に作製することが望ましい。

本実施例において、駆動回路部１０５からの引き出し配線１０７および電極パッド１０６の配置は、図１に示すレイアウトで構成したが、特に限定されない。

本実施例では駆動回路のスイッチング素子としてトップゲート構造を用い、その構造の例としてプレーナ型ＴＦＴを作製する場合を例にとったが、ボトム型ゲート型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）を用いても構わない。

その後、直径約４μｍの銀ペーストを機械的に電極パッド１０６の上に形成した。このようにして得られた回路を適当な大きさに分断して、スティック基板が得られた。

〔パネルアレイ基板とスティック基板の接続工程〕
以上の工程により作製されたパネルアレイ基板１０１とスティック基板１０３を圧力を加えて接着した。パネルアレイ基板とスティック基板を接続した装置の断面図である図３を用いて説明する。本実施例では、両基板共に厚さ１ｍｍのものを用いたが、特に限定されない。

上記圧着時において、スティック基板側の電極パッド１０６とパネルアレイ基板側の電極パッド１０８との位置合わせが容易に行われるように位置合わせマーカーを設ける構成とすることが望ましい。本実施例においては、スティック基板及びパネルアレイ基板は透光性を有する基板を用いることができるため、位置合わせが容易である。また、スティック基板のマーカーの配置および形状は、電極パッドと同様に、特にスティック基板の長辺方向のずれ（基板の収縮によるずれ、貼り合わせ時のずれ等）を考慮して、適宜設計することが好ましい。

こうして、パネルアレイ基板側の電極パッド１０８とスティック基板側の電極パッド１０６は導電部材１１２（導電性微粒子等）によって、電気的に接続される。

次に光硬化性の有機樹脂を混合した接着剤１１３をスティック基板とパネルアレイ基板の隙間に注入した。なお、接着材は、スティック基板とパネルアレイ基板を圧着する前に、いずれかの表面に、事前に塗布しておいてもよい。

ここで、対向基板１０２とパネルアレイ基板１０１との間隔（基板の厚さを含む）Ｈｐと、スティック基板１０３とパネルアレイ基板１０１との間隔（基板の厚さを含む）Ｈｓを概略同一とすることが好ましい。そのために、基板間隔を保つためのスペーサを基板間に有する構成としてもよい。

そして、１２０℃の窒素雰囲気のオーブンて、１５分間処理することにより、スティック基板とパネルアレイ基板との電気的な接続と機械的な接着を完了した。なお、完全な接着の前に、電気的な接続が不十分であるか否かを、特開平７−１４８８０に開示される方法によってテストした後、本接着する方法を採用してもよい。

本実施例において、駆動回路の形成された基板上の引き出し配線１０７と液晶パネルを構成する基板上の引き出し配線１０９とを接続する他の方法としては、例えば、導電性微粒子を混合した紫外線硬化接着剤を基板間に介在せしめ、圧力を加えながら紫外線を照射して接続を行う方法、或いはＦＰＣを用いる方法、異方性導電ゴムを用いる方法等を用いてもよい。

また、スティック基板とパネルアレイ基板との電気的な接続と機械的な接着を完了した後、スティック基板を剥離する構成としてもよい。その場合は、剥離後の周辺駆動回路上に、保護膜として、ポリイミド膜等を形成することが好ましい。

図７に本実施例の装置全体概略図を示す。
作製方法に関しては、実施例１と同一工程を用いて作製することができる。実施例１はスティック基板を２枚用いる構成であったが、本実施例においては、スティック基板を３枚用いた例を示した。また、コントロール回路や、メモリ回路等を搭載したＶＬＳＩ基板７０６を２枚設けて、更なる集積化を行った。このＶＬＳＩ基板は、シリコン基板を用いる構成とした。このＶＬＳＩ基板は、１枚でも、２枚でも、それ以上の枚数を使用しても構わない。

７０１はパネルアレイ基板、７０２は対向基板、７０３はスティック基板、７０４は、画素マトリクスの形成領域、７０５は駆動回路部、７０６はＶＬＳＩ基板、７１４はＦＰＣを示している。

こうすることによって更なる集積化と、駆動回路の負担の軽減を行うことができる。さらに本実施例の応用として、さらに複数のスティック基板（４枚以上）、複数のＶＬＳＩ基板を用いることが可能である。

なお、本発明においては、液晶パネルとしてアクティブマトリクス型のものを用いたが、種類の異なる他の液晶パネルを用いることも可能である。

本発明の一実施例を示すレイアウト図である。 本発明の一実施例を示す全体の概略図である。 図２における断面図である。 パネルアレイ基板のＴＦＴ作製工程図である。 パネルアレイ基板のＴＦＴ構造の一例である。 スティック基板のＴＦＴ作製工程図である。 実施例２を示す全体の概略図である。 従来例を示す図である。

符号の説明

スティック基板のＸ方向の長辺長さ：Ｌｘ₁ 、スティック基板のＸ方向の短辺長さ：Ｌｙ₁ 、Ｓｄｘ：スティック基板側の電極パッドのＸ方向の長辺長さ、Ｓｄｙ：スティック基板側の電極パッドのＹ方向の短辺長さ、Ｄ：スティック基板の長辺方向の収縮幅、Ｐ：線間隔、Ｗ：線幅、Ｈｐ：（パネルアレイ基板の厚さ及び対向基板厚さ含む）パネルの厚さ、Ｈｓ：（パネルアレイ基板の厚さ及びスティック基板厚さ含む）パネルの厚さ、Ｐｓ：スティック基板側の電極パッドと隣接する引き出し配線とのＸ方向の間隔、Ｒｓ：隣接するスティック基板側の電極パッド同士のＹ方向の間隔、Ｔｓ：隣接するスティック基板側の電極パッド同士のＸ方向の間隔
１０１：パネルアレイ基板、１０２：対向基板、１０３：スティック基板、１０４：画素マトリクスの形成領域、１０５：駆動回路部、１０６：スティック側電極パッド、１０７：スティック側引き出し配線、１０８：パネル側電極パッド、１０９：パネル側引き出し配線、１１０：シール材、１１１：液晶、１１２：導電部材、１１３：接着材、１１４：ＦＰＣ

Claims (16)

1. 第１及び第２の基板を有し、
   前記第１の基板には、
   複数の信号線と、
   複数の走査線と、
   前記複数の信号線のうちの１つおよび前記複数の走査線のうちの１つと電気的に接続された第１の薄膜トランジスタと、
   複数の第１の電極パッドと、
   前記複数の第１の電極パッドのうちの１つを備え、互いに平行に設けられた複数の第１の配線と、が設けられ、
   前記第２の基板には、
   複数の第２の電極パッドと、
   前記複数の第２の電極パッドのうちの１つを備え、互いに平行に設けられた複数の第２の配線と、
   結晶性を有する珪素半導体膜を用いた第２の薄膜トランジスタを含む駆動回路部と、が設けられ、
   前記第１の電極パッドの形状は、長方形であって、前記複数の第１の配線の延在方向に平行な対辺の長さよりも他の対辺の長さの方が長く、
   前記第２の電極パッドは、前記第１の電極パッドよりも小さく、
   前記複数の第１の電極パッドの各々は、隣接する前記複数の第１の配線に備えられた前記複数の第１の電極パッドと隣り合わないように、前記複数の第１の配線の延在方向にずれて配置され、
   前記複数の第１の電極パッドの一つと前記複数の第２の電極パッドの一つとが重なる面積は、前記複数の第１の電極パッドの他の一つと前記複数の第２の電極パッドの他の一つとが重なる面積とほぼ均一であり、
   前記第１の電極パッドの前記他の対辺と平行な方向において、前記複数の第１の電極パッドの一つに対する前記複数の第２の電極パッドの一つの位置と、前記複数の第１の電極パッドの他の一つに対する前記複数の第２の電極パッドの他の一つの位置とは、異なることを特徴とする電気光学装置。
2. 第１及び第２の基板を有し、
   前記第１の基板には、
   複数の第１の電極パッドと、
   前記複数の第１の電極パッドのうちの１つを備え、互いに平行に設けられた複数の第１の配線と、が設けられ、
   前記第２の基板には、
   複数の第２の電極パッドと、
   前記複数の第２の電極パッドのうちの１つを備え、互いに平行に設けられた複数の第２の配線と、
   結晶性を有する珪素半導体を用いたスイッチング素子を含む駆動回路部と、が設けられ、
   前記第１の電極パッドの形状は、前記複数の第１の配線の延在方向に平行な対辺と他の対辺とを有する長方形であって、
   前記第２の電極パッドは、前記第１の電極パッドよりも小さく、
   前記複数の第１の電極パッドの各々は、隣接する前記複数の第１の配線に備えられた前記複数の第１の電極パッドと隣り合わないように、前記複数の第１の配線の延在方向にずれて配置され、
   前記複数の第１の電極パッドの一つと前記複数の第２の電極パッドの一つとが重なる面積は、前記複数の第１の電極パッドの他の一つと前記複数の第２の電極パッドの他の一つとが重なる面積とほぼ均一であり、
   前記第１の電極パッドの前記他の対辺と平行な方向において、前記複数の第１の電極パッドの一つに対する前記複数の第２の電極パッドの一つの位置と、前記複数の第１の電極パッドの他の一つに対する前記複数の第２の電極パッドの他の一つの位置とは、異なることを特徴とする電気光学装置。
3. 請求項１または請求項２において、
   前記第２の電極パッドは、概略正方形状であることを特徴とする電気光学装置。
4. 第１及び第２の基板を有し、
   前記第１の基板には、
   複数の信号線と、
   複数の走査線と、
   前記複数の信号線のうちの１つおよび前記複数の走査線のうちの１つと電気的に接続された第１の薄膜トランジスタと、
   複数の第１の電極パッドと、
   前記複数の第１の電極パッドのうちの１つを備え、互いに平行に設けられた複数の第１の配線と、が設けられ、
   前記第２の基板には、
   複数の第２の電極パッドと、
   前記複数の第２の電極パッドのうちの１つを備え、互いに平行に設けられた複数の第２の配線と、
   結晶性を有する珪素半導体膜を用いた第２の薄膜トランジスタを含む駆動回路部と、が設けられ、
   前記第２の電極パッドの形状は、長方形であって、前記複数の第２の配線の延在方向に平行な対辺の長さよりも他の対辺の長さの方が長く、
   前記第１の電極パッドは、前記第２の電極パッドよりも小さく、
   前記複数の第２の電極パッドの各々は、隣接する前記複数の第２の配線に備えられた前記複数の第２の電極パッドと隣り合わないように、前記複数の第２の配線の延在方向にずれて配置され、
   前記複数の第１の電極パッドの一つと前記複数の第２の電極パッドの一つとが重なる面積は、前記複数の第１の電極パッドの他の一つと前記複数の第２の電極パッドの他の一つとが重なる面積とほぼ均一であり、
   前記第２の電極パッドの前記他の対辺と平行な方向において、前記複数の第２の電極パッドの一つに対する前記複数の第１の電極パッドの一つの位置と、前記複数の第２の電極パッドの他の一つに対する前記複数の第１の電極パッドの他の一つの位置とは、異なることを特徴とする電気光学装置。
5. 請求項４において、
   前記第１の電極パッドは、概略正方形状であることを特徴とする電気光学装置。
6. 請求項１、請求項４、又は請求項５において、
   前記結晶性を有する珪素半導体膜を設ける際に施される加熱処理によって、前記第２の基板は収縮していることを特徴とする電気光学装置。
7. 請求項１、請求項４乃至請求項６のいずれか一項において、
   前記第１の薄膜トランジスタの活性層はアモルファスシリコンからなることを特徴とする電気光学装置。
8. 請求項１、請求項４乃至請求項７のいずれか一項において、
   前記第１の薄膜トランジスタは、ボトムゲート型の薄膜トランジスタであることを特徴とする電気光学装置。
9. 請求項１、請求項４乃至請求項８のいずれか一項において、
   前記第１の薄膜トランジスタは、チャネルエッチ型の薄膜トランジスタであることを特徴とする電気光学装置。
10. 請求項１、請求項４乃至請求項８のいずれか一項において、
    前記第１の薄膜トランジスタは、チャネルストップ型の薄膜トランジスタであることを特徴とする電気光学装置。
11. 請求項１乃至請求項１０のいずれか一項において、
    前記第１の基板は、コントロール回路、メモリ回路を搭載したＶＬＳＩ基板を少なくとも１つ有することを特徴とする電気光学装置。
12. 請求項１乃至請求項１１のいずれか一項において、
    前記第１の電極パッドは、異方性導電膜を介して前記第２の電極パッドと電気的に接続されていることを特徴とする電気光学装置。
13. 請求項１乃至請求項１１のいずれか一項において、
    前記第１の電極パッドは、導電性微粒子を混合した紫外線硬化接着剤を介して前記第２の電極パッドと電気的に接続されていることを特徴とする電気光学装置。
14. 請求項１乃至請求項１１のいずれか一項において、
    前記第１の電極パッドは、バンプを介して前記第２の電極パッドと電気的に接続されていることを特徴とする電気光学装置。
15. 請求項１乃至請求項１４のいずれか一項において、
    前記第１及び第２の基板は、ガラス基板であることを特徴とする電気光学装置。
16. 請求項１乃至請求項１４のいずれか一項において、
    前記第１の基板はガラス基板であり、前記第２の基板は石英基板であることを特徴とする電気光学装置。

Images