JP4401461B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP4401461B2 JP4401461B2 JP1162699A JP1162699A JP4401461B2 JP 4401461 B2 JP4401461 B2 JP 4401461B2 JP 1162699 A JP1162699 A JP 1162699A JP 1162699 A JP1162699 A JP 1162699A JP 4401461 B2 JP4401461 B2 JP 4401461B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- glass substrate
- circuit
- semiconductor integrated
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置及びその製造方法に関し、詳しくは液晶表示素子の駆動回路実装部分の小面積化に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は薄型、軽量な表示装置としてノート型コンピューター、車載型テレビ、液晶プロジェクター等多方面に応用されおり、これら電子機器の小型化に伴い、更に狭額縁の、即ち有効な画面面積の広い液晶表示装置が求められている。
【０００３】
液晶表示装置の狭額縁化のためには、液晶表示装置の画面周辺に配置された駆動回路実装部分の面積を縮小する必要がある。従来、駆動回路は、テープ自動ボンディング法やチップ・オン・グラス法により半導体ＩＣチップを液晶パネルのガラス基板に実装することにより形成されていた。しかし、ＩＣチップ周囲にある端子に数百本以上の配線を接続する必要があるため、配線の引き回し面積が大きくなり、駆動回路実装部分の小面積化は困難であった。
【０００４】
そこで、特開平７−１４８８０号公報及び特開平８−２５０７４５号公報には、画面と同程度の長さのガラス基板上に薄膜トランジスタを形成して駆動回路を構成し、これを液晶表示装置のガラス基板に接続することにより駆動回路を実装する方法が開示されている。この方法によれば、必要な数の接続端子を駆動回路を形成したガラス基板の一辺に配列することにより、液晶パネルのガラス基板上の配線引き回し面積を減少し、駆動回路実装部分の小面積化を図ることができる。
【０００５】
尚、上記方法において、駆動回路の接続端子と液晶パネルの配線との電気的接続は次のように行う。即ち、駆動回路を形成したガラス基板の端部に接続電極を形成し、液晶パネルガラス基板上の配線端部に金バンプを形成し、上記接続電極を金バンプに圧着することにより電気接続し、その周囲を樹脂により固定する。又は、金バンプを用いずに樹脂中に分散した導電性粒子により上記接続電極と配線端部を電気的に接続する。
【０００６】
【発明が解決しようとする課題】
しかし、この方法を用いても液晶表示装置の狭額縁化は十分でなく、更なる駆動回路実装部分の小面積化が求められている。
【０００７】
上記方法において、駆動回路を形成したガラス基板に占める接続電極の面積割合は１／２〜１／５にもなるため、接続電極を縮小することが駆動回路の実装部分の小面積化に有効である。しかし、接続電極は導通の確保の観点から一定の面積以上が必要であるため、接続電極の小面積化には一定の限界がある。
【０００８】
そこで本発明は、ガラス基板上に薄膜トランジスタを形成して駆動回路を構成し、これを液晶表示装置の額縁部分に接続することにより駆動回路を実装して成る液晶表示装置において、必要な接続電極の面積を確保しながら駆動回路ガラス基板を小面積化し、狭額縁な液晶表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の液晶表示装置は、
（A)多数本の画素信号線を表面に形成した第1の表示装置ガラス基板と、
（B) 上記第1の表示装置ガラス基板上に液晶層を挟んで貼り合わされた第２の表示装置ガラス基板と、
（C)上記第２の表示装置ガラス基板に並列して上記第１の表示装置ガラス基板上に接続電極を介して電気接続するよう設置された駆動回路ガラス基板とを備えた液晶表示装置であって、
上記駆動回路ガラス基板の実質的に全面に駆動用半導体集積回路が形成され、該駆動用半導体集積回路上に絶縁膜を介して上記接続電極が実質的に上記駆動用半導体集積回路のオペアンプ回路部分のみに重ねて形成されたことを特徴とするものである。
【００１０】
これにより、接続電極の面積が駆動回路ガラス基板の面積に寄与しなくなるため、従来大きな面積を占めていた接続電極の分だけ駆動回路部分を小面積化し、狭額縁な液晶表示装置を提供することができる。
さらに、上記接続電極を実質的に上記駆動用半導体集積回路のオペアンプ回路部分のみに重ねて形成することにより雑音を抑制することができる。オペアンプは出力をフィードバックしているため、雑音が途中で入っても最終的に所定の出力に戻るためである。
【００１１】
また、上記駆動用半導体集積回路に電源を供給する電源供給線を、さらに上記駆動用半導体集積回路上に絶縁膜を介して実質的に上記駆動用半導体集積回路の当該電源供給線と同電位の構成部分のみに重ねて形成しても良い。これにより、駆動回路ガラス基板をさらに小面積化することができる。
【００１４】
また、接続電極を実質的に駆動用半導体集積回路のオペアンプ回路部分のみに重ねて形成し、電源供給線を実質的に駆動用半導体集積回路のその電源供給線と同電位の構成部分のみに重ねて形成することにより、雑音抑制することができる。電源供給線が絶縁膜を介して下部の回路と互いに同電位であれば、電源供給線から雑音が発生することはないからである。
【００１５】
さらに、上記駆動用半導体集積回路は、
(a)画面横方向に走査して順次スイッチ動作を行うデジタル回路部と、
(b)映像信号を上記画素信号線に出力するオペアンプ回路とを備え、
上記デジタル回路部が、上記オペアンプ回路の動作開始から該オペアンプ回路時定数の３倍以上経過後であって、該オペアンプ回路動作終了前に、動作開始することにより雑音発生を抑制することもできる。接続電極及び電源供給線の電位はオペアンプ動作開始直後に大きく変動して雑音を発生するため、上記動作を行うことにより雑音発生を抑制可能である。
【００１６】
またさらに、上記絶縁膜を、比誘電率２以下かつ厚み１μｍ以上とすることによって雑音を抑制しても良い。これにより接続電極又は電源供給線と駆動用半導体集積回路の間に存する絶縁膜の電気容量を減少して雑音発生を抑制できる。
【００１７】
上記駆動用半導体集積回路に電源を供給する複数の電源供給線の少なくとも一部を、上記第１の表示装置ガラス基板上に形成しても良い。これにより、駆動用集積回路中の電源供給線を細線化して駆動回路ガラス基板をさらに小面積化できる。
【００１８】
また、本発明の液晶表示装置の製造方法は、
(a)ガラス基板上に駆動用半導体集積回路を形成する工程と、
(b)該駆動用半導体集積回路上に絶縁膜を形成する工程と、
(c)該絶縁膜上に、実質的に上記駆動用半導体集積回路のオペアンプ回路部分のみに重なった接続用領域と上記駆動用半導体集積回路に重ならない回路検査用領域を有するよう接続電極を形成する工程と、
(d)上記回路検査用領域の接続電極を、該領域下部の上記絶縁膜及び上記ガラス基板と共に、切断除去する工程を備えたことを特徴とする。
【００１９】
これにより、駆動用半導体集積回路に重ならない回路検査領域にプローバーの検査針を下ろし、駆動用半導体集積回路に損傷を与えることなく回路検査を行うことが可能となる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。尚、各図において、同一符号は同一部材を示す。
【００２１】
実施の形態１
図１は、本発明の液晶表示装置の一例を示す(a)平面図及び(b)断面図である。本発明の液晶表示装置は、図１に示すように、多数本の画素信号線１２を表面に形成した第1の表示装置ガラス基板１０ａと、 第1の表示装置ガラス基板１０ａ上に液晶層８を挟んでシール剤２６により貼り合わされた第２の表示装置ガラス基板１０ｂと、第２の表示装置ガラス基板１０ｂに並列して上記第１の表示装置ガラス基板１０ａ上に設置された駆動回路ガラス基板１４とを備える。
【００２２】
駆動回路ガラス基板１４は、接続電極１６を介して電気接続するように第１の表示装置ガラス基板１０ａ上に設置されている。図２（ａ）に、接続電極１６と画素信号線１２の接続部分の部分拡大図を示す。例えば、図２（ａ）に示すように導電性粒子２４を分散した樹脂２２によって駆動回路ガラス基板１４が第１の表示装置ガラス基板に接着されており、導電性粒子２４によって接続電極１６と画素信号線１２を電気的に接続されている。
【００２３】
本発明は、上記駆動回路ガラス基板１４の実質的に全面に駆動用半導体集積回路１８を形成し、この駆動用半導体集積回路１８上に絶縁膜２０を介して接続電極１６を重ねて形成することを特徴とする。この構成により、接続電極１６の面積が駆動回路ガラス基板１４の面積に寄与しなくなり、接続電極１６の必要面積を維持したまま、駆動回路ガラス基板１４を小面積とすることができる。
【００２４】
駆動用半導体集積回路１８は、例えば図２（ｂ）に示すように、一般的な低温ポリシリコントランジスタ形成プロセスによりガラス基板１４上に形成することができる。駆動用半導体集積回路１８上には、例えば窒化シリコン等の絶縁膜２０を形成し、この絶縁膜２０上に、例えばクロムとアルミニウムの２層膜等から成る接続電極１６を形成する。絶縁膜２０にはコンタクトホールを形成しておき、コンタクトホールを介して接続電極１６と駆動用半導体集積回路１８を電気的に接続する。
【００２５】
また、本実施の形態においては、図２（ｃ）に示すように、さらに駆動用半導体集積回路１８に電源を供給する電源供給線２８の一部を絶縁膜２０上に形成する。電源供給線２８は、駆動用半導体集積回路内に外部から電圧を伝達する役割を果たすが、液晶表示装置のサイズ、給電個所によって必要配線巾、限界長さが変化する。サイズが大きくなり、給電個所が少なくなると電源供給線の必要個所までの配線距離が長くなり配線抵抗が増加するため、より巾の広い配線が必要となる。そこで、電源供給線の一部２８ａを絶縁膜２０上に形成することにより、サイズの大きな液晶表示装置であっても、電源供給線の必要な配線巾を確保しながら、駆動回路ガラス基板の小面積化を図ることができる。
【００２６】
尚、駆動用半導体集積回路に映像信号を外部から伝達する映像信号線に関しても上記事情は同じであり、電源供給線に加えて映像信号線を絶縁膜２０上に形成しても良い。
【００２７】
ところで、上記接続電極１６及び電源供給線２８ａは、絶縁膜２０の有する電気容量を介して下部の駆動用半導体集積回路１８と結合しているため、この容量結合により接続電極１６及び電源供給線２８ａの電位変動が回路１８に影響して雑音発生の原因となり得る。したがって、本発明においては、接続電極１６及び電源供給線２８ａを駆動用半導体集積回路に雑音抑制可能に重ねて形成することが必要である。
【００２８】
本実施の形態においては、接続電極１６及び電源供給線２８ａを駆動用半導体集積回路の特定の回路構成部分に重ねて設置することにより、雑音発生を抑制する。
【００２９】
駆動用半導体集積回路の回路構成の概略を図３に示す。図３（ａ）は、回路配置の概略を示す駆動回路ガラス基板の上面図であり、図３（ｂ）は回路構成の概略を示すブロック図である。駆動回路は一般的に次の構成から成る。画面を走査する信号を発生するシフトレジスタ３４、シフトレジスタ３４に駆動されてアナログラッチ部３８のスイッチを順次開くラッチ信号発生部（１）３６、ソース信号源４４から出力される映像信号を順次蓄積するアナログラッチ部３８、アナログラッチ部３８に蓄積された映像信号の出力を制御するラッチ信号発生部（２）４０、出力された映像信号を増幅するオペアンプ回路部分４２である。尚、図３において電源供給線は省略されているが、回路中の各能動素子に電源を供給できるよう複数の電源供給線が回路を横断して形成されている。
【００３０】
かかる構成の駆動回路において、本実施の形態では接続電極を実質的に駆動用半導体集積回路のオペアンプ回路部分４２のみに重ねて形成することにより雑音を抑制する。オペアンプ回路部分は図４に回路図を示すように、出力をフィードバックしており、雑音が接続電極から入ったとしても、最終的には所定の出力に戻るため、駆動回路の出力に生じる雑音を抑制することができる。
【００３１】
また、図２（ｃ）に示すように電源供給線２８ａを実質的に駆動用半導体集積回路の、その電源供給線と同電位の構成部分にのみ重ねて形成することにより雑音を抑制する。通常、電源供給線の電位は一つの駆動回路中に複数種類設定されており、各設定電位の電源供給線が複数本存在する。そこで、設定電位が同電位の電源供給線同士を絶縁膜２０を介して上下に重ねて形成することにより、互いに雑音の影響を及ぼさないようにすることができる。
【００３２】
さて、本発明の液晶表示装置は、駆動回路ガラス基板の実質的に全面に駆動用半導体集積回路を形成し、この上に絶縁膜を介して接続電極を重ねて形成することを特徴とするが、かかる構造の液晶表示装置の製造において、駆動用半導体集積回路の検査工程が問題となる。駆動用半導体集積回路の形成後、液晶パネルへの実装前に、回路不良の有無を検査する必要があり、検査はプローバーの検査針を駆動回路に接続された検査用の電極に突き刺して検査が行われるが、検査用の電極は駆動回路基板の小面積化のため接続電極と兼用される場合が多い。しかし、本発明においては接続電極に検査針を突き刺すと、その下部の半導体集積回路を損傷する恐れがある。
【００３３】
そこで、本発明の液晶表示装置の製造工程において、駆動回路ガラス基板の製造を次のように行うことにより、駆動用半導体集積回路の損傷の問題なく回路検査を行い、かつ駆動回路ガラス基板の小面積化を図ることができる。
【００３４】
まず、ガラス基板上に駆動用半導体集積回路を形成し、次に 駆動用半導体集積回路上に絶縁膜を形成し、次に 図５（ａ）に示すように、絶縁膜上に上記駆動用半導体集積回路に重なった接続用領域１６ａと上記駆動用半導体集積回路に重ならない回路検査用領域１６ｂを有するよう接続電極を形成する。 この回路検査領域１６ｂの接続電極にプローバー３０の検査針３２を突き刺して回路検査を行った後、この回路検査用領域１６ｂの接続電極を、該領域下部の上記絶縁膜及び上記ガラス基板と共に、切断除去する。
【００３５】
この製造方法により、検査針３２により駆動用半導体集積回路を損傷することなく、回路検査を行い、かつ駆動回路ガラス基板を小面積化することができる。尚、回路検査用領域１６ｂは、プローバーの検査針３２の位置決め精度を考慮して、３０μｍ□以上の大きさとすることが好ましい。また、図５（ｂ）に示すように、回路検査領域１６ｂと接続用領域１６ａを、適当な配線により接続しても良い。
【００３６】
実施の形態２
実施の形態１同様に、接続電極及び電源供給線の一部を、駆動用半導体集積回路に絶縁膜を介して形成するが、本実施の形態においては、接続電極及び電源供給線の配置方法ではなく、駆動回路の動作方法によって雑音を抑制する。したがって、接続電極及び電源供給線は、駆動用半導体集積回路上の任意の位置に重ねて形成することが可能である。ただし、特に雑音に弱いアナログラッチ部は避けて形成することが好ましい。
【００３７】
本実施の形態の駆動回路の動作方法を説明するにあたり、まず、駆動回路の一般的動作の概略を図３及び図６を参照しながら説明する。図６は図３に示す回路各構成部分の動作を示すタイミングチャートであり、図６（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、各々図３におけるシフトレジスタ３４、ラッチ信号発生部（１）３６、アナログラッチ部３８、ラッチ信号発生部（２）４０、オペアンプ部４２の動作タイミングを示す。
【００３８】
まず、シフトレジスタ３４が、画面を横方向に走査しながらゲート信号を順次出力し、このゲート信号出力を受けてラッチ信号発生部（１）３６が、画面横方向に走査しながらアナログラッチ部３８上段のスイッチを順次開く。上段のスイッチが順次開くと、アナログラッチ部の各列に形成された映像信号蓄積用の容量（３８ａ又は３８ｂ）に、ソース信号源４４から映像信号が順次書き込まれる。アナログラッチ部３８の全ての列の容量に映像信号が書き込まれると、次にラッチ信号発生部（２）４０がリセット信号（ＲＳＴと称す）及びリードライト信号（Ｒ／Ｗ信号と称す）を出力する。Ｒ／Ｗ信号が出力されると、アナログラッチ部３８下段のスイッチが一斉に開いてオペアンプ回路（４２ａ及び４２ｂ）が動作し、全列の映像信号が各容量から液晶パネルの画素信号線に出力される。この動作が画面の行数分繰り返されて一画面分の映像信号の出力が完了する。
【００３９】
ここで、画面横方向に走査して順次スイッチ動作を行う部分、即ちシフトレジスタ３４及びラッチ信号発生部（１）３６をデジタル回路部と称すると、図６に示すように、画面１行の書き込み動作を、デジタル回路部の動作期間Ｔ１と、オペアンプ回路の動作期間Ｔ２に分けることができる。画素数の多い液晶表示装置においては動作時間の有効活用のため、図７（ａ）に示すように、画面１行目のオペアンプ回路動作期間（図中オペアンプと略記）に、画面２行目のデジタル回路部動作期間（図中デジタルと略記）を重ねて駆動するのが一般的である。
【００４０】
かかる駆動においては、図７（ａ）に示すように、デジタル回路部とオペアンプ回路が常に同時に動作し、アナログラッチ部への書き込みと出力が同時に進行することとなる。このため、図３（ｂ）に示すように、アナログラッチ部３８の各列には、奇数行用容量３８ａ及び偶数行用容量３８ｂが並列に形成され、まず奇数行用容量３８ａに繋がる上段スイッチのみが順次開かれて映像信号が各列の奇数行用容量３８ａに順次書き込まれ、次に奇数行用容量３８ａからオペアンプ部４２を介して映像信号を出力すると同時に偶数行用容量３８ｂに繋がる上段スイッチが順次開かれて映像信号が各列の偶数行用容量３８ｂに順次書き込まれる。
【００４１】
本実施の形態においては、オペアンプ回路とデジタル回路部を同時に駆動するのではなく、図７（ｂ）に示すように、一定時間Δｔだけずらして駆動することにより雑音発生を抑制する。オペアンプ回路の動作開始時には、接続電極を介して大きな電流が流れるため、接続電極から雑音が発生し易く、また電源供給線も電位変動して雑音を発生し易い。したがって雑音発生し易いオペアンプ動作開始時を避けて、デジタル回路部を駆動することにより、アナログラッチ部への書き込まれる信号への雑音の影響を抑制することができる。
【００４２】
ずらす時間Δｔは、長いほど雑音抑制には有利であるが、長すぎては液晶表示装置の表示が遅くなる。そこで、少なくともオペアンプ回路の時定数の約３倍の時間をずらすことが好ましい。オペアンプ回路の時定数は、概略次式で決まる。
τ＝Ｒout・Ｃセル
ここで、τはオペアンプ回路時定数、Ｒoutはオペアンプ回路出力抵抗、Ｃセルはオペアンプ回路の各出力に接続する接続電極、画素信号線、液晶等の合計容量である。例えば、一般的な対角１２インチＳＶＧＡ液晶表示装置においては、Ｃセルは約１５０ｐＦ、τは約５μＳである。
【００４３】
実施の形態３
実施の形態１同様に、接続電極及び電源供給線の一部を、駆動用半導体集積回路上に絶縁膜を介して形成するが、本実施の形態においては、特定の膜厚と誘電率の絶縁膜を用いることにより雑音を抑制する。したがって、接続電極及び電源供給線は、駆動用半導体集積回路上の任意の位置に重ねて形成することが可能であるが、特に雑音に弱いアナログラッチ部は避けて形成することが好ましい。
【００４４】
本実施の形態に用いる絶縁膜２０は、比誘電率２以下かつ厚み１μｍ以上であることが必要である。かかる絶縁膜を用いることにより、接続電極又は電源供給線と下部の駆動用半導体集積回路の間の結合容量を小さくし、接続電極又は電源供給線から発生する雑音の駆動用半導体集積回路への影響を抑制することができる。
【００４５】
また、本実施の形態において絶縁膜２０を１μｍ以上の厚膜とすることは、駆動用半導体集積回路１８の表面の凹凸を平坦化できる利点もある。表面を平坦化することにより接続電極１６も平坦となるため、導電性粒子２４への荷重が均一となり、接続部分の導通状態がより良好となる。
【００４６】
本実施の形態の絶縁膜には、例えば、ポリイミド膜、各種レジスト等の有機樹脂膜を用いることができる。尚、有機樹脂膜を用いた場合、駆動回路ガラス基板１４を表示装置ガラス基板１０ａに固定するために用いる樹脂２２には、紫外線硬化樹脂を用いることが好ましい。熱硬化性樹脂を用いては、硬化時の熱により絶縁膜２０が劣化又は剥離を起こす恐れがあるからである。紫外線硬化樹脂を用いる場合、駆動回路ガラス基板１４側の接続電極１６又は表示装置ガラス基板１０ａ側の画素信号線１２のどちらか一方が光透過性を有していることが好ましい。接続部分の有機樹脂２２に紫外線を到達させ、硬化を促進して接続部分の導通状態を安定させるためである。光透過性を有する電極又は配線は、例えばインジウム・スズ酸化物膜により形成可能である。また、紫外線の到達しない部分をなくすため、駆動回路ガラス基板１４側及び表示装置ガラス基板１０ａ側の両側から紫外線を照射することが好ましい。
【００４７】
尚、用いる絶縁膜が十分な耐熱性を有する場合は、接続部の有機樹脂２２に熱硬化性樹脂を用いても良く、その場合は接続電極１６及び画素信号線１２が光透過性でなくとも良いことは言うまでもない。ここで、十分な耐熱性とは、１５０℃以上の耐熱性を言う。熱硬化性樹脂は、一般に１５０℃、３０秒以上の圧着により、反応率が６０％を越え、最低限の圧着が可能となるからである。
【００４８】
実施の形態４
本実施の形態においては、接続電極は実施の形態１同様に絶縁膜を介して駆動用半導体集積回路に重ねて形成するが、電源供給線の一部は、図８に示すように表示装置ガラス基板１０ａ上に形成する。図８（ａ）は本実施の形態の液晶表示装置を示す平面図、（ｂ）はそのＢ−Ｂ’断面図である。尚、図８（ａ）には、表示装置ガラス基板１０ａを切り出す前の周辺のガラス板も併せて示す。
【００４９】
電源供給線２８ｃを表示装置ガラス基板１０ａ上に形成した場合、電源供給線２８ｃと駆動用半導体集積回路１８の間には、絶縁膜２０及び有機樹脂２２が介在するため、互いの容量結合は弱い。したがって、電源供給線を絶縁膜２０上に形成した場合に比較して、雑音発生はさらに抑制される。
【００５０】
表示装置ガラス基板１０ａ上に形成した電源供給線２８ｃと、駆動用半導体集積回路１８との電気接続は、図８（ｂ）に示すように、接続電極１６と画素信号線を接続した場合と同様の方法により行うことができる。即ち、表示装置ガラス基板１０ａにおいて電源供給線２８ｃの適当な部位から接続端子４６ａを引き出し、一方駆動回路ガラス基板１４においては絶縁膜２０の上に駆動用半導体集積回路１８とコンタクトホールを介して電気接続した接続端子４６ｂを形成し、接続端子４６ａと接続端子４６ｂを導電粒子２４により電気接続することにより行うことができる。
【００５１】
尚、電源供給線２８ｃは、表示装置ガラス基板１０ａの任意の１辺に形成することができるが、ショートリング５０と逆の辺に形成することが好ましい。ショートリング５０は、表示装置ガラス基板１０ａ上に形成されたトランジスタが製造工程中に静電気により破壊する事を防止するための配線である。トランジスタのゲート電極及びソース電極に接続する全ての配線４８をショートリング５０に接続し、ゲート−ソース間に電位差発生を抑制することにより、トランジスタの静電気による破壊を防止する。ショートリング５０は、表示装置ガラス基板１０ａの切断時に切り落とされ、全ての配線４８が分離される。電源供給線２８ｃをショートリング５０側の辺に形成した場合、電源供給線２８ｃと配線４８が重なり、互いに容量結合するため、互いの電気動作に悪影響を及ぼすこととなる。
【００５２】
実施の形態１から４においては、いずれも駆動回路ガラス基板１４が、表示装置ガラス基板とほぼ同等の長さを有する１枚の基板である場合を図示したが（図９（ａ）参照）、駆動回路ガラス基板１４を複数の基板に分割しても良い。図９（ｂ）に駆動回路ガラス基板１４を２枚に分割した場合を示す。この場合、駆動回路ガラス基板に外部回路から給電を行うフレキシブルプリント基板（ＦＰＣと称す）を画面中央付近に接続し、その両側に駆動回路ガラス基板を配置する。駆動回路ガラス基板を分割すると、電源供給線等の必要な配線長が短くなるため、配線抵抗が下がり、配線巾を狭くすることができる利点がある。配線長が１／２になれば、配線巾は１／４にすることができる。また、ＦＰＣによる給電は、駆動回路ガラス基板の片側のみよりも両側から行う事が好ましく、これにより配線巾をさらに１／４にすることができる。例えば、駆動回路ガラス基板を２枚に分割した場合は、図９（ｂ）に示すように駆動回路ガラス基板を挟んで３箇所から給電を行う。本発明を一般的なＳＶＧＡ（８００ｘ６００画素）の液晶表示装置に適用し、駆動回路ガラス基板を２枚に分け、駆動回路中の配線に厚さ４００ｎｍのアルミニウム系合金膜（シート抵抗約０．１Ω／□）を用いた場合、中央一箇所から給電した場合には駆動回路ガラス基板の巾は約５ｍｍであったが、駆動回路ガラス基板を挟んで３箇所から給電した場合には駆動回路ガラス基板の巾を約３ｍｍに縮小することができた。
【００５３】
【発明の効果】
本発明は、以上説明したように構成されているため、下記の効果を奏する。
【００５４】
本発明の液晶表示装置は、駆動回路ガラス基板の実質的に全面に駆動用半導体集積回路が形成され、該駆動用半導体集積回路上に絶縁膜を介して上記接続電極が実質的に上記駆動用半導体集積回路のオペアンプ回路部分のみに重ねて形成されているため、駆動回路ガラス基板を小面積化しかつ雑音を抑制し、狭額縁かつ画面の乱れの少ない液晶表示装置を提供することができる。
【００５５】
また、駆動用半導体集積回路に電源を供給する電源供給線を、さらに上記駆動用半導体集積回路上に絶縁膜を介して実質的に上記駆動用半導体集積回路の当該電源供給線と同電位の構成部分のみに重ねて形成することにより、さらに駆動回路ガラス基板を小面積化して、一層狭額縁な液晶表示装置を提供することができる。
【００５７】
加えて、上記駆動用半導体集積回路のデジタル回路部とオペアンプ回路の駆動をずらすことによっても、雑音発生を抑制し、狭額縁かつ画面の乱れの少ない液晶表示装置を提供することができる。
【００５８】
またさらに、接続電極又は電源供給線と駆動用半導体集積回路の間の絶縁膜を比誘電率２以下かつ厚み１μｍ以上とすることによっても、雑音を抑制し、狭額縁かつ画面の乱れの少ない液晶表示装置を提供することができる。
【００５９】
電源供給線の少なくとも一部を、表示装置ガラス基板上に形成しても良く、これによっても、駆動回路ガラス基板を小面積化して、狭額縁な液晶表示装置を提供することができる。
【００６０】
また、本発明の液晶表示装置の製造方法は、実質的に駆動用半導体集積回路のオペアンプ回路部分のみに重なった接続用領域と上記駆動用半導体集積回路に重ならない回路検査用領域を有するように接続電極を形成し、回路検査用領域の接続電極をガラス基板と共に切断除去するため、駆動用半導体集積回路に損傷を与えることなく回路検査を行うことが可能となり、液晶表示装置の生産歩留まりを向上することができる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の一例を示す（ａ）平面図、及び（ｂ）断面図である。
【図２】 （ａ）は本発明の液晶表示装置の駆動回路ガラス基板と表示装置ガラス基板の接続部分の部分断面図であり、（ｂ）及び（ｃ）は駆動回路ガラス基板の部分断面図である。
【図３】 （ａ）は駆動回路ガラス基板の回路配置を模式的に示す平面図であり、（ｂ）は駆動回路ガラス基板の回路構成を示すブロック図である。
【図４】 オペアンプ回路部分の回路図の一例である。
【図５】 （ａ）および（ｂ）は、切断前の本発明の駆動回路ガラス基板の一例を示す平面図である。
【図６】 駆動回路ガラス基板の回路動作の一例を示すタイミングチャートである。
【図７】 （ａ）は従来の、（ｂ）は本発明の駆動回路ガラス基板の回路動作の一例を示すタイミングチャートである。
【図８】 本発明の液晶表示装置の一例を示す（ａ）平面図、及び（ｂ）断面図である。
【図９】 （ａ）および（ｂ）は、本発明の液晶表示装置の一例を示す平面図である。
【符号の説明】
８ 液晶層、１０ａ 第１の表示装置ガラス基板、１０ｂ 第２の表示装置ガラス基板、１２ 画素信号線、１４ 駆動回路ガラス基板、１６ 接続電極、１８駆動用半導体集積回路、２０ 絶縁膜、２２ 樹脂、２４ 導電性粒子、２６シール剤、２８ａ、２８ｂ及び２８ｃ 電源供給線、３０ プローバー、３２検査針、３４ シフトレジスタ、３６ ラッチ信号発生部（１）、３８ アナログラッチ部、４０ ラッチ信号発生部（２）、４２ オペアンプ回路部分、４４ ソース信号源、４６ａおよび４６ｂ 接続端子、４８ 配線、５０ ショートリング。
【発明の属する技術分野】
本発明は、液晶表示装置及びその製造方法に関し、詳しくは液晶表示素子の駆動回路実装部分の小面積化に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は薄型、軽量な表示装置としてノート型コンピューター、車載型テレビ、液晶プロジェクター等多方面に応用されおり、これら電子機器の小型化に伴い、更に狭額縁の、即ち有効な画面面積の広い液晶表示装置が求められている。
【０００３】
液晶表示装置の狭額縁化のためには、液晶表示装置の画面周辺に配置された駆動回路実装部分の面積を縮小する必要がある。従来、駆動回路は、テープ自動ボンディング法やチップ・オン・グラス法により半導体ＩＣチップを液晶パネルのガラス基板に実装することにより形成されていた。しかし、ＩＣチップ周囲にある端子に数百本以上の配線を接続する必要があるため、配線の引き回し面積が大きくなり、駆動回路実装部分の小面積化は困難であった。
【０００４】
そこで、特開平７−１４８８０号公報及び特開平８−２５０７４５号公報には、画面と同程度の長さのガラス基板上に薄膜トランジスタを形成して駆動回路を構成し、これを液晶表示装置のガラス基板に接続することにより駆動回路を実装する方法が開示されている。この方法によれば、必要な数の接続端子を駆動回路を形成したガラス基板の一辺に配列することにより、液晶パネルのガラス基板上の配線引き回し面積を減少し、駆動回路実装部分の小面積化を図ることができる。
【０００５】
尚、上記方法において、駆動回路の接続端子と液晶パネルの配線との電気的接続は次のように行う。即ち、駆動回路を形成したガラス基板の端部に接続電極を形成し、液晶パネルガラス基板上の配線端部に金バンプを形成し、上記接続電極を金バンプに圧着することにより電気接続し、その周囲を樹脂により固定する。又は、金バンプを用いずに樹脂中に分散した導電性粒子により上記接続電極と配線端部を電気的に接続する。
【０００６】
【発明が解決しようとする課題】
しかし、この方法を用いても液晶表示装置の狭額縁化は十分でなく、更なる駆動回路実装部分の小面積化が求められている。
【０００７】
上記方法において、駆動回路を形成したガラス基板に占める接続電極の面積割合は１／２〜１／５にもなるため、接続電極を縮小することが駆動回路の実装部分の小面積化に有効である。しかし、接続電極は導通の確保の観点から一定の面積以上が必要であるため、接続電極の小面積化には一定の限界がある。
【０００８】
そこで本発明は、ガラス基板上に薄膜トランジスタを形成して駆動回路を構成し、これを液晶表示装置の額縁部分に接続することにより駆動回路を実装して成る液晶表示装置において、必要な接続電極の面積を確保しながら駆動回路ガラス基板を小面積化し、狭額縁な液晶表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の液晶表示装置は、
（A)多数本の画素信号線を表面に形成した第1の表示装置ガラス基板と、
（B) 上記第1の表示装置ガラス基板上に液晶層を挟んで貼り合わされた第２の表示装置ガラス基板と、
（C)上記第２の表示装置ガラス基板に並列して上記第１の表示装置ガラス基板上に接続電極を介して電気接続するよう設置された駆動回路ガラス基板とを備えた液晶表示装置であって、
上記駆動回路ガラス基板の実質的に全面に駆動用半導体集積回路が形成され、該駆動用半導体集積回路上に絶縁膜を介して上記接続電極が実質的に上記駆動用半導体集積回路のオペアンプ回路部分のみに重ねて形成されたことを特徴とするものである。
【００１０】
これにより、接続電極の面積が駆動回路ガラス基板の面積に寄与しなくなるため、従来大きな面積を占めていた接続電極の分だけ駆動回路部分を小面積化し、狭額縁な液晶表示装置を提供することができる。
さらに、上記接続電極を実質的に上記駆動用半導体集積回路のオペアンプ回路部分のみに重ねて形成することにより雑音を抑制することができる。オペアンプは出力をフィードバックしているため、雑音が途中で入っても最終的に所定の出力に戻るためである。
【００１１】
また、上記駆動用半導体集積回路に電源を供給する電源供給線を、さらに上記駆動用半導体集積回路上に絶縁膜を介して実質的に上記駆動用半導体集積回路の当該電源供給線と同電位の構成部分のみに重ねて形成しても良い。これにより、駆動回路ガラス基板をさらに小面積化することができる。
【００１４】
また、接続電極を実質的に駆動用半導体集積回路のオペアンプ回路部分のみに重ねて形成し、電源供給線を実質的に駆動用半導体集積回路のその電源供給線と同電位の構成部分のみに重ねて形成することにより、雑音抑制することができる。電源供給線が絶縁膜を介して下部の回路と互いに同電位であれば、電源供給線から雑音が発生することはないからである。
【００１５】
さらに、上記駆動用半導体集積回路は、
(a)画面横方向に走査して順次スイッチ動作を行うデジタル回路部と、
(b)映像信号を上記画素信号線に出力するオペアンプ回路とを備え、
上記デジタル回路部が、上記オペアンプ回路の動作開始から該オペアンプ回路時定数の３倍以上経過後であって、該オペアンプ回路動作終了前に、動作開始することにより雑音発生を抑制することもできる。接続電極及び電源供給線の電位はオペアンプ動作開始直後に大きく変動して雑音を発生するため、上記動作を行うことにより雑音発生を抑制可能である。
【００１６】
またさらに、上記絶縁膜を、比誘電率２以下かつ厚み１μｍ以上とすることによって雑音を抑制しても良い。これにより接続電極又は電源供給線と駆動用半導体集積回路の間に存する絶縁膜の電気容量を減少して雑音発生を抑制できる。
【００１７】
上記駆動用半導体集積回路に電源を供給する複数の電源供給線の少なくとも一部を、上記第１の表示装置ガラス基板上に形成しても良い。これにより、駆動用集積回路中の電源供給線を細線化して駆動回路ガラス基板をさらに小面積化できる。
【００１８】
また、本発明の液晶表示装置の製造方法は、
(a)ガラス基板上に駆動用半導体集積回路を形成する工程と、
(b)該駆動用半導体集積回路上に絶縁膜を形成する工程と、
(c)該絶縁膜上に、実質的に上記駆動用半導体集積回路のオペアンプ回路部分のみに重なった接続用領域と上記駆動用半導体集積回路に重ならない回路検査用領域を有するよう接続電極を形成する工程と、
(d)上記回路検査用領域の接続電極を、該領域下部の上記絶縁膜及び上記ガラス基板と共に、切断除去する工程を備えたことを特徴とする。
【００１９】
これにより、駆動用半導体集積回路に重ならない回路検査領域にプローバーの検査針を下ろし、駆動用半導体集積回路に損傷を与えることなく回路検査を行うことが可能となる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。尚、各図において、同一符号は同一部材を示す。
【００２１】
実施の形態１
図１は、本発明の液晶表示装置の一例を示す(a)平面図及び(b)断面図である。本発明の液晶表示装置は、図１に示すように、多数本の画素信号線１２を表面に形成した第1の表示装置ガラス基板１０ａと、 第1の表示装置ガラス基板１０ａ上に液晶層８を挟んでシール剤２６により貼り合わされた第２の表示装置ガラス基板１０ｂと、第２の表示装置ガラス基板１０ｂに並列して上記第１の表示装置ガラス基板１０ａ上に設置された駆動回路ガラス基板１４とを備える。
【００２２】
駆動回路ガラス基板１４は、接続電極１６を介して電気接続するように第１の表示装置ガラス基板１０ａ上に設置されている。図２（ａ）に、接続電極１６と画素信号線１２の接続部分の部分拡大図を示す。例えば、図２（ａ）に示すように導電性粒子２４を分散した樹脂２２によって駆動回路ガラス基板１４が第１の表示装置ガラス基板に接着されており、導電性粒子２４によって接続電極１６と画素信号線１２を電気的に接続されている。
【００２３】
本発明は、上記駆動回路ガラス基板１４の実質的に全面に駆動用半導体集積回路１８を形成し、この駆動用半導体集積回路１８上に絶縁膜２０を介して接続電極１６を重ねて形成することを特徴とする。この構成により、接続電極１６の面積が駆動回路ガラス基板１４の面積に寄与しなくなり、接続電極１６の必要面積を維持したまま、駆動回路ガラス基板１４を小面積とすることができる。
【００２４】
駆動用半導体集積回路１８は、例えば図２（ｂ）に示すように、一般的な低温ポリシリコントランジスタ形成プロセスによりガラス基板１４上に形成することができる。駆動用半導体集積回路１８上には、例えば窒化シリコン等の絶縁膜２０を形成し、この絶縁膜２０上に、例えばクロムとアルミニウムの２層膜等から成る接続電極１６を形成する。絶縁膜２０にはコンタクトホールを形成しておき、コンタクトホールを介して接続電極１６と駆動用半導体集積回路１８を電気的に接続する。
【００２５】
また、本実施の形態においては、図２（ｃ）に示すように、さらに駆動用半導体集積回路１８に電源を供給する電源供給線２８の一部を絶縁膜２０上に形成する。電源供給線２８は、駆動用半導体集積回路内に外部から電圧を伝達する役割を果たすが、液晶表示装置のサイズ、給電個所によって必要配線巾、限界長さが変化する。サイズが大きくなり、給電個所が少なくなると電源供給線の必要個所までの配線距離が長くなり配線抵抗が増加するため、より巾の広い配線が必要となる。そこで、電源供給線の一部２８ａを絶縁膜２０上に形成することにより、サイズの大きな液晶表示装置であっても、電源供給線の必要な配線巾を確保しながら、駆動回路ガラス基板の小面積化を図ることができる。
【００２６】
尚、駆動用半導体集積回路に映像信号を外部から伝達する映像信号線に関しても上記事情は同じであり、電源供給線に加えて映像信号線を絶縁膜２０上に形成しても良い。
【００２７】
ところで、上記接続電極１６及び電源供給線２８ａは、絶縁膜２０の有する電気容量を介して下部の駆動用半導体集積回路１８と結合しているため、この容量結合により接続電極１６及び電源供給線２８ａの電位変動が回路１８に影響して雑音発生の原因となり得る。したがって、本発明においては、接続電極１６及び電源供給線２８ａを駆動用半導体集積回路に雑音抑制可能に重ねて形成することが必要である。
【００２８】
本実施の形態においては、接続電極１６及び電源供給線２８ａを駆動用半導体集積回路の特定の回路構成部分に重ねて設置することにより、雑音発生を抑制する。
【００２９】
駆動用半導体集積回路の回路構成の概略を図３に示す。図３（ａ）は、回路配置の概略を示す駆動回路ガラス基板の上面図であり、図３（ｂ）は回路構成の概略を示すブロック図である。駆動回路は一般的に次の構成から成る。画面を走査する信号を発生するシフトレジスタ３４、シフトレジスタ３４に駆動されてアナログラッチ部３８のスイッチを順次開くラッチ信号発生部（１）３６、ソース信号源４４から出力される映像信号を順次蓄積するアナログラッチ部３８、アナログラッチ部３８に蓄積された映像信号の出力を制御するラッチ信号発生部（２）４０、出力された映像信号を増幅するオペアンプ回路部分４２である。尚、図３において電源供給線は省略されているが、回路中の各能動素子に電源を供給できるよう複数の電源供給線が回路を横断して形成されている。
【００３０】
かかる構成の駆動回路において、本実施の形態では接続電極を実質的に駆動用半導体集積回路のオペアンプ回路部分４２のみに重ねて形成することにより雑音を抑制する。オペアンプ回路部分は図４に回路図を示すように、出力をフィードバックしており、雑音が接続電極から入ったとしても、最終的には所定の出力に戻るため、駆動回路の出力に生じる雑音を抑制することができる。
【００３１】
また、図２（ｃ）に示すように電源供給線２８ａを実質的に駆動用半導体集積回路の、その電源供給線と同電位の構成部分にのみ重ねて形成することにより雑音を抑制する。通常、電源供給線の電位は一つの駆動回路中に複数種類設定されており、各設定電位の電源供給線が複数本存在する。そこで、設定電位が同電位の電源供給線同士を絶縁膜２０を介して上下に重ねて形成することにより、互いに雑音の影響を及ぼさないようにすることができる。
【００３２】
さて、本発明の液晶表示装置は、駆動回路ガラス基板の実質的に全面に駆動用半導体集積回路を形成し、この上に絶縁膜を介して接続電極を重ねて形成することを特徴とするが、かかる構造の液晶表示装置の製造において、駆動用半導体集積回路の検査工程が問題となる。駆動用半導体集積回路の形成後、液晶パネルへの実装前に、回路不良の有無を検査する必要があり、検査はプローバーの検査針を駆動回路に接続された検査用の電極に突き刺して検査が行われるが、検査用の電極は駆動回路基板の小面積化のため接続電極と兼用される場合が多い。しかし、本発明においては接続電極に検査針を突き刺すと、その下部の半導体集積回路を損傷する恐れがある。
【００３３】
そこで、本発明の液晶表示装置の製造工程において、駆動回路ガラス基板の製造を次のように行うことにより、駆動用半導体集積回路の損傷の問題なく回路検査を行い、かつ駆動回路ガラス基板の小面積化を図ることができる。
【００３４】
まず、ガラス基板上に駆動用半導体集積回路を形成し、次に 駆動用半導体集積回路上に絶縁膜を形成し、次に 図５（ａ）に示すように、絶縁膜上に上記駆動用半導体集積回路に重なった接続用領域１６ａと上記駆動用半導体集積回路に重ならない回路検査用領域１６ｂを有するよう接続電極を形成する。 この回路検査領域１６ｂの接続電極にプローバー３０の検査針３２を突き刺して回路検査を行った後、この回路検査用領域１６ｂの接続電極を、該領域下部の上記絶縁膜及び上記ガラス基板と共に、切断除去する。
【００３５】
この製造方法により、検査針３２により駆動用半導体集積回路を損傷することなく、回路検査を行い、かつ駆動回路ガラス基板を小面積化することができる。尚、回路検査用領域１６ｂは、プローバーの検査針３２の位置決め精度を考慮して、３０μｍ□以上の大きさとすることが好ましい。また、図５（ｂ）に示すように、回路検査領域１６ｂと接続用領域１６ａを、適当な配線により接続しても良い。
【００３６】
実施の形態２
実施の形態１同様に、接続電極及び電源供給線の一部を、駆動用半導体集積回路に絶縁膜を介して形成するが、本実施の形態においては、接続電極及び電源供給線の配置方法ではなく、駆動回路の動作方法によって雑音を抑制する。したがって、接続電極及び電源供給線は、駆動用半導体集積回路上の任意の位置に重ねて形成することが可能である。ただし、特に雑音に弱いアナログラッチ部は避けて形成することが好ましい。
【００３７】
本実施の形態の駆動回路の動作方法を説明するにあたり、まず、駆動回路の一般的動作の概略を図３及び図６を参照しながら説明する。図６は図３に示す回路各構成部分の動作を示すタイミングチャートであり、図６（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、各々図３におけるシフトレジスタ３４、ラッチ信号発生部（１）３６、アナログラッチ部３８、ラッチ信号発生部（２）４０、オペアンプ部４２の動作タイミングを示す。
【００３８】
まず、シフトレジスタ３４が、画面を横方向に走査しながらゲート信号を順次出力し、このゲート信号出力を受けてラッチ信号発生部（１）３６が、画面横方向に走査しながらアナログラッチ部３８上段のスイッチを順次開く。上段のスイッチが順次開くと、アナログラッチ部の各列に形成された映像信号蓄積用の容量（３８ａ又は３８ｂ）に、ソース信号源４４から映像信号が順次書き込まれる。アナログラッチ部３８の全ての列の容量に映像信号が書き込まれると、次にラッチ信号発生部（２）４０がリセット信号（ＲＳＴと称す）及びリードライト信号（Ｒ／Ｗ信号と称す）を出力する。Ｒ／Ｗ信号が出力されると、アナログラッチ部３８下段のスイッチが一斉に開いてオペアンプ回路（４２ａ及び４２ｂ）が動作し、全列の映像信号が各容量から液晶パネルの画素信号線に出力される。この動作が画面の行数分繰り返されて一画面分の映像信号の出力が完了する。
【００３９】
ここで、画面横方向に走査して順次スイッチ動作を行う部分、即ちシフトレジスタ３４及びラッチ信号発生部（１）３６をデジタル回路部と称すると、図６に示すように、画面１行の書き込み動作を、デジタル回路部の動作期間Ｔ１と、オペアンプ回路の動作期間Ｔ２に分けることができる。画素数の多い液晶表示装置においては動作時間の有効活用のため、図７（ａ）に示すように、画面１行目のオペアンプ回路動作期間（図中オペアンプと略記）に、画面２行目のデジタル回路部動作期間（図中デジタルと略記）を重ねて駆動するのが一般的である。
【００４０】
かかる駆動においては、図７（ａ）に示すように、デジタル回路部とオペアンプ回路が常に同時に動作し、アナログラッチ部への書き込みと出力が同時に進行することとなる。このため、図３（ｂ）に示すように、アナログラッチ部３８の各列には、奇数行用容量３８ａ及び偶数行用容量３８ｂが並列に形成され、まず奇数行用容量３８ａに繋がる上段スイッチのみが順次開かれて映像信号が各列の奇数行用容量３８ａに順次書き込まれ、次に奇数行用容量３８ａからオペアンプ部４２を介して映像信号を出力すると同時に偶数行用容量３８ｂに繋がる上段スイッチが順次開かれて映像信号が各列の偶数行用容量３８ｂに順次書き込まれる。
【００４１】
本実施の形態においては、オペアンプ回路とデジタル回路部を同時に駆動するのではなく、図７（ｂ）に示すように、一定時間Δｔだけずらして駆動することにより雑音発生を抑制する。オペアンプ回路の動作開始時には、接続電極を介して大きな電流が流れるため、接続電極から雑音が発生し易く、また電源供給線も電位変動して雑音を発生し易い。したがって雑音発生し易いオペアンプ動作開始時を避けて、デジタル回路部を駆動することにより、アナログラッチ部への書き込まれる信号への雑音の影響を抑制することができる。
【００４２】
ずらす時間Δｔは、長いほど雑音抑制には有利であるが、長すぎては液晶表示装置の表示が遅くなる。そこで、少なくともオペアンプ回路の時定数の約３倍の時間をずらすことが好ましい。オペアンプ回路の時定数は、概略次式で決まる。
τ＝Ｒout・Ｃセル
ここで、τはオペアンプ回路時定数、Ｒoutはオペアンプ回路出力抵抗、Ｃセルはオペアンプ回路の各出力に接続する接続電極、画素信号線、液晶等の合計容量である。例えば、一般的な対角１２インチＳＶＧＡ液晶表示装置においては、Ｃセルは約１５０ｐＦ、τは約５μＳである。
【００４３】
実施の形態３
実施の形態１同様に、接続電極及び電源供給線の一部を、駆動用半導体集積回路上に絶縁膜を介して形成するが、本実施の形態においては、特定の膜厚と誘電率の絶縁膜を用いることにより雑音を抑制する。したがって、接続電極及び電源供給線は、駆動用半導体集積回路上の任意の位置に重ねて形成することが可能であるが、特に雑音に弱いアナログラッチ部は避けて形成することが好ましい。
【００４４】
本実施の形態に用いる絶縁膜２０は、比誘電率２以下かつ厚み１μｍ以上であることが必要である。かかる絶縁膜を用いることにより、接続電極又は電源供給線と下部の駆動用半導体集積回路の間の結合容量を小さくし、接続電極又は電源供給線から発生する雑音の駆動用半導体集積回路への影響を抑制することができる。
【００４５】
また、本実施の形態において絶縁膜２０を１μｍ以上の厚膜とすることは、駆動用半導体集積回路１８の表面の凹凸を平坦化できる利点もある。表面を平坦化することにより接続電極１６も平坦となるため、導電性粒子２４への荷重が均一となり、接続部分の導通状態がより良好となる。
【００４６】
本実施の形態の絶縁膜には、例えば、ポリイミド膜、各種レジスト等の有機樹脂膜を用いることができる。尚、有機樹脂膜を用いた場合、駆動回路ガラス基板１４を表示装置ガラス基板１０ａに固定するために用いる樹脂２２には、紫外線硬化樹脂を用いることが好ましい。熱硬化性樹脂を用いては、硬化時の熱により絶縁膜２０が劣化又は剥離を起こす恐れがあるからである。紫外線硬化樹脂を用いる場合、駆動回路ガラス基板１４側の接続電極１６又は表示装置ガラス基板１０ａ側の画素信号線１２のどちらか一方が光透過性を有していることが好ましい。接続部分の有機樹脂２２に紫外線を到達させ、硬化を促進して接続部分の導通状態を安定させるためである。光透過性を有する電極又は配線は、例えばインジウム・スズ酸化物膜により形成可能である。また、紫外線の到達しない部分をなくすため、駆動回路ガラス基板１４側及び表示装置ガラス基板１０ａ側の両側から紫外線を照射することが好ましい。
【００４７】
尚、用いる絶縁膜が十分な耐熱性を有する場合は、接続部の有機樹脂２２に熱硬化性樹脂を用いても良く、その場合は接続電極１６及び画素信号線１２が光透過性でなくとも良いことは言うまでもない。ここで、十分な耐熱性とは、１５０℃以上の耐熱性を言う。熱硬化性樹脂は、一般に１５０℃、３０秒以上の圧着により、反応率が６０％を越え、最低限の圧着が可能となるからである。
【００４８】
実施の形態４
本実施の形態においては、接続電極は実施の形態１同様に絶縁膜を介して駆動用半導体集積回路に重ねて形成するが、電源供給線の一部は、図８に示すように表示装置ガラス基板１０ａ上に形成する。図８（ａ）は本実施の形態の液晶表示装置を示す平面図、（ｂ）はそのＢ−Ｂ’断面図である。尚、図８（ａ）には、表示装置ガラス基板１０ａを切り出す前の周辺のガラス板も併せて示す。
【００４９】
電源供給線２８ｃを表示装置ガラス基板１０ａ上に形成した場合、電源供給線２８ｃと駆動用半導体集積回路１８の間には、絶縁膜２０及び有機樹脂２２が介在するため、互いの容量結合は弱い。したがって、電源供給線を絶縁膜２０上に形成した場合に比較して、雑音発生はさらに抑制される。
【００５０】
表示装置ガラス基板１０ａ上に形成した電源供給線２８ｃと、駆動用半導体集積回路１８との電気接続は、図８（ｂ）に示すように、接続電極１６と画素信号線を接続した場合と同様の方法により行うことができる。即ち、表示装置ガラス基板１０ａにおいて電源供給線２８ｃの適当な部位から接続端子４６ａを引き出し、一方駆動回路ガラス基板１４においては絶縁膜２０の上に駆動用半導体集積回路１８とコンタクトホールを介して電気接続した接続端子４６ｂを形成し、接続端子４６ａと接続端子４６ｂを導電粒子２４により電気接続することにより行うことができる。
【００５１】
尚、電源供給線２８ｃは、表示装置ガラス基板１０ａの任意の１辺に形成することができるが、ショートリング５０と逆の辺に形成することが好ましい。ショートリング５０は、表示装置ガラス基板１０ａ上に形成されたトランジスタが製造工程中に静電気により破壊する事を防止するための配線である。トランジスタのゲート電極及びソース電極に接続する全ての配線４８をショートリング５０に接続し、ゲート−ソース間に電位差発生を抑制することにより、トランジスタの静電気による破壊を防止する。ショートリング５０は、表示装置ガラス基板１０ａの切断時に切り落とされ、全ての配線４８が分離される。電源供給線２８ｃをショートリング５０側の辺に形成した場合、電源供給線２８ｃと配線４８が重なり、互いに容量結合するため、互いの電気動作に悪影響を及ぼすこととなる。
【００５２】
実施の形態１から４においては、いずれも駆動回路ガラス基板１４が、表示装置ガラス基板とほぼ同等の長さを有する１枚の基板である場合を図示したが（図９（ａ）参照）、駆動回路ガラス基板１４を複数の基板に分割しても良い。図９（ｂ）に駆動回路ガラス基板１４を２枚に分割した場合を示す。この場合、駆動回路ガラス基板に外部回路から給電を行うフレキシブルプリント基板（ＦＰＣと称す）を画面中央付近に接続し、その両側に駆動回路ガラス基板を配置する。駆動回路ガラス基板を分割すると、電源供給線等の必要な配線長が短くなるため、配線抵抗が下がり、配線巾を狭くすることができる利点がある。配線長が１／２になれば、配線巾は１／４にすることができる。また、ＦＰＣによる給電は、駆動回路ガラス基板の片側のみよりも両側から行う事が好ましく、これにより配線巾をさらに１／４にすることができる。例えば、駆動回路ガラス基板を２枚に分割した場合は、図９（ｂ）に示すように駆動回路ガラス基板を挟んで３箇所から給電を行う。本発明を一般的なＳＶＧＡ（８００ｘ６００画素）の液晶表示装置に適用し、駆動回路ガラス基板を２枚に分け、駆動回路中の配線に厚さ４００ｎｍのアルミニウム系合金膜（シート抵抗約０．１Ω／□）を用いた場合、中央一箇所から給電した場合には駆動回路ガラス基板の巾は約５ｍｍであったが、駆動回路ガラス基板を挟んで３箇所から給電した場合には駆動回路ガラス基板の巾を約３ｍｍに縮小することができた。
【００５３】
【発明の効果】
本発明は、以上説明したように構成されているため、下記の効果を奏する。
【００５４】
本発明の液晶表示装置は、駆動回路ガラス基板の実質的に全面に駆動用半導体集積回路が形成され、該駆動用半導体集積回路上に絶縁膜を介して上記接続電極が実質的に上記駆動用半導体集積回路のオペアンプ回路部分のみに重ねて形成されているため、駆動回路ガラス基板を小面積化しかつ雑音を抑制し、狭額縁かつ画面の乱れの少ない液晶表示装置を提供することができる。
【００５５】
また、駆動用半導体集積回路に電源を供給する電源供給線を、さらに上記駆動用半導体集積回路上に絶縁膜を介して実質的に上記駆動用半導体集積回路の当該電源供給線と同電位の構成部分のみに重ねて形成することにより、さらに駆動回路ガラス基板を小面積化して、一層狭額縁な液晶表示装置を提供することができる。
【００５７】
加えて、上記駆動用半導体集積回路のデジタル回路部とオペアンプ回路の駆動をずらすことによっても、雑音発生を抑制し、狭額縁かつ画面の乱れの少ない液晶表示装置を提供することができる。
【００５８】
またさらに、接続電極又は電源供給線と駆動用半導体集積回路の間の絶縁膜を比誘電率２以下かつ厚み１μｍ以上とすることによっても、雑音を抑制し、狭額縁かつ画面の乱れの少ない液晶表示装置を提供することができる。
【００５９】
電源供給線の少なくとも一部を、表示装置ガラス基板上に形成しても良く、これによっても、駆動回路ガラス基板を小面積化して、狭額縁な液晶表示装置を提供することができる。
【００６０】
また、本発明の液晶表示装置の製造方法は、実質的に駆動用半導体集積回路のオペアンプ回路部分のみに重なった接続用領域と上記駆動用半導体集積回路に重ならない回路検査用領域を有するように接続電極を形成し、回路検査用領域の接続電極をガラス基板と共に切断除去するため、駆動用半導体集積回路に損傷を与えることなく回路検査を行うことが可能となり、液晶表示装置の生産歩留まりを向上することができる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の一例を示す（ａ）平面図、及び（ｂ）断面図である。
【図２】 （ａ）は本発明の液晶表示装置の駆動回路ガラス基板と表示装置ガラス基板の接続部分の部分断面図であり、（ｂ）及び（ｃ）は駆動回路ガラス基板の部分断面図である。
【図３】 （ａ）は駆動回路ガラス基板の回路配置を模式的に示す平面図であり、（ｂ）は駆動回路ガラス基板の回路構成を示すブロック図である。
【図４】 オペアンプ回路部分の回路図の一例である。
【図５】 （ａ）および（ｂ）は、切断前の本発明の駆動回路ガラス基板の一例を示す平面図である。
【図６】 駆動回路ガラス基板の回路動作の一例を示すタイミングチャートである。
【図７】 （ａ）は従来の、（ｂ）は本発明の駆動回路ガラス基板の回路動作の一例を示すタイミングチャートである。
【図８】 本発明の液晶表示装置の一例を示す（ａ）平面図、及び（ｂ）断面図である。
【図９】 （ａ）および（ｂ）は、本発明の液晶表示装置の一例を示す平面図である。
【符号の説明】
８ 液晶層、１０ａ 第１の表示装置ガラス基板、１０ｂ 第２の表示装置ガラス基板、１２ 画素信号線、１４ 駆動回路ガラス基板、１６ 接続電極、１８駆動用半導体集積回路、２０ 絶縁膜、２２ 樹脂、２４ 導電性粒子、２６シール剤、２８ａ、２８ｂ及び２８ｃ 電源供給線、３０ プローバー、３２検査針、３４ シフトレジスタ、３６ ラッチ信号発生部（１）、３８ アナログラッチ部、４０ ラッチ信号発生部（２）、４２ オペアンプ回路部分、４４ ソース信号源、４６ａおよび４６ｂ 接続端子、４８ 配線、５０ ショートリング。
Claims (6)
- （A)多数本の画素信号線を表面に形成した第1の表示装置ガラス基板と、
（B) 上記第1の表示装置ガラス基板上に液晶層を挟んで貼り合わされた第２の表示装置ガラス基板と、
（C)上記第２の表示装置ガラス基板に並列して上記第１の表示装置ガラス基板上に接続電極を介して電気接続するよう設置された駆動回路ガラス基板とを備えた液晶表示装置であって、
上記駆動回路ガラス基板の実質的に全面に駆動用半導体集積回路が形成され、該駆動用半導体集積回路上に絶縁膜を介して上記接続電極が実質的に上記駆動用半導体集積回路のオペアンプ回路部分のみに重ねて形成されたことを特徴とする液晶表示装置。 - 上記駆動用半導体集積回路に電源を供給する電源供給線が、さらに上記駆動用半導体集積回路上に絶縁膜を介して実質的に上記駆動用半導体集積回路の当該電源供給線と同電位の構成部分のみに重ねて形成されたことを特徴とする請求項１記載の液晶表示装置。
- 上記駆動用半導体集積回路が、
(a)画面横方向に走査して順次スイッチ動作を行うデジタル回路部と、
(b)映像信号を上記画素信号線に出力する上記オペアンプ回路とを備え、
上記デジタル回路部が、上記オペアンプ回路の動作開始から該オペアンプ回路時定数の３倍以上経過後であって、該オペアンプ回路動作終了前に、動作開始することを特徴とする請求項１又は請求項２記載の液晶表示装置。 - 上記絶縁膜が、比誘電率２以下かつ厚み１μｍ以上であることを特徴とする請求項１又は請求項２記載の液晶表示装置。
- 上記駆動用半導体集積回路に電源を供給する複数の電源供給線の少なくとも一部が、上記第１の表示装置ガラス基板上に形成されたことを特徴とする請求項１記載の液晶表示装置。
- (a)ガラス基板上に駆動用半導体集積回路を形成する工程と、
(b)該駆動用半導体集積回路上に絶縁膜を形成する工程と、
(c)該絶縁膜上に、実質的に上記駆動用半導体集積回路のオペアンプ回路部分のみに重なった接続用領域と上記駆動用半導体集積回路に重ならない回路検査用領域を有するよう接続電極を形成する工程と、
(d)上記回路検査用領域の接続電極を、該領域下部の上記絶縁膜及び上記ガラス基板と共に、切断除去する工程を備えた請求項１記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162699A JP4401461B2 (ja) | 1999-01-20 | 1999-01-20 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162699A JP4401461B2 (ja) | 1999-01-20 | 1999-01-20 | 液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000214477A JP2000214477A (ja) | 2000-08-04 |
| JP4401461B2 true JP4401461B2 (ja) | 2010-01-20 |
Family
ID=11783150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162699A Expired - Fee Related JP4401461B2 (ja) | 1999-01-20 | 1999-01-20 | 液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4401461B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003029296A (ja) * | 2001-07-13 | 2003-01-29 | Toshiba Corp | アレイ基板及びその検査方法並びに液晶表示装置 |
| JP2005181830A (ja) | 2003-12-22 | 2005-07-07 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2005234459A (ja) * | 2004-02-23 | 2005-09-02 | Nec Corp | 表示装置および液晶表示装置 |
| JP4737367B2 (ja) | 2004-03-15 | 2011-07-27 | 日本電気株式会社 | 表示装置及びこれを用いた携帯端末 |
| JP2005268282A (ja) * | 2004-03-16 | 2005-09-29 | Nec Corp | 半導体チップの実装体及びこれを用いた表示装置 |
| JP4228948B2 (ja) | 2004-03-16 | 2009-02-25 | 日本電気株式会社 | 表示装置 |
| CN103698954B (zh) * | 2013-12-31 | 2016-03-02 | 合肥京东方光电科技有限公司 | 一种液晶面板及液晶显示装置 |
| US20150382465A1 (en) * | 2014-06-25 | 2015-12-31 | Pixtronix, Inc. | Systems and methods for implementing display drivers |
-
1999
- 1999-01-20 JP JP1162699A patent/JP4401461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000214477A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8467028B2 (en) | Electro-optical device and electronic apparatus | |
| US6882397B2 (en) | Liquid crystal display device | |
| JP3696512B2 (ja) | 表示素子駆動装置およびそれを用いた表示装置 | |
| US5657139A (en) | Array substrate for a flat-display device including surge protection circuits and short circuit line or lines | |
| JP3429775B2 (ja) | 静電気対策に適するアクティブ・マトリックス方式の液晶表示装置 | |
| TW539890B (en) | Liquid crystal display device | |
| US6756975B1 (en) | Matrix type display apparatus, method of production thereof, and thermo-compression bonding head | |
| JP3715996B2 (ja) | 液晶表示装置 | |
| JP3979405B2 (ja) | 電気光学装置、実装構造体及び電子機器 | |
| CN109658855B (zh) | 阵列基板、显示模组及其测试方法、显示面板 | |
| JP5315747B2 (ja) | 表示装置 | |
| US8164731B2 (en) | Liquid crystal display device | |
| JP5239428B2 (ja) | 電気光学装置及び電子機器 | |
| JP4401461B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3366496B2 (ja) | 液晶表示装置 | |
| KR20060092154A (ko) | 전기 광학 장치 및 그 제조 방법, 및 전자 기기 | |
| JPH0926593A (ja) | 液晶表示装置 | |
| JP2008277647A (ja) | 実装構造体及び電子機器 | |
| JPH0926586A (ja) | 液晶表示装置 | |
| JP3767630B2 (ja) | 液晶表示装置 | |
| KR20070068235A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0926590A (ja) | 液晶表示装置 | |
| JP4289281B2 (ja) | 半導体装置、実装構造体、電気光学装置、電子機器 | |
| JPH05173164A (ja) | 液晶表示パネル | |
| JPH0926587A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090818 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091028 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |