JP4289281B2 - 半導体装置、実装構造体、電気光学装置、電子機器 - Google Patents

Description

本発明は、例えば携帯電話、携帯情報端末等の電子機器、これら電子機器に用いられる電気光学装置、実装構造体、半導体装置及び実装構造体の製造方法に関する。

ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）は、例えば携帯電話等の電子機器に搭載される半導体素子のパッケージの一種である。パッケージ表面には接続端子として半田ボールが配列されており、この半田ボールを溶融し例えば回路基板等に接合して実装する。ＢＧＡを実装した回路基板では、パッケージと回路基板との熱膨張係数の違いにより接合部に応力が発生し、半田接合が剥がれることがある。

また、例えば、図１０に示すように、半導体装置５０を実装した状態でフレキシブル基板５１を曲げると、応力はパッケージ表面の４つの角部近傍で最も大きくなるため、角部近傍で半田ボール端子５２と端子電極５３との接合が剥がれて接続不良を起こすこととなる。例えば、このフレキシブル基板を液晶パネル等に実装した状態で、液晶パネルに衝撃を加えた場合等に接合が剥がれることがあり、液晶装置の表示不良等の原因となる。

このため、例えば剥がれ防止を目的としたダミー端子をパッケージ表面の各角部に設け、角部での接続不良を回避している（特許文献１参照）。
特開平１１−２１４５７６号公報

しかしながら、パッケージ表面上にダミー端子を設けるためのスペースが新たに必要となるので、パッケージの大型化を余儀なくされ、コストが増大するという問題がある。

本発明は上記事情に鑑みてなされたものであり、接続不良を回避し、かつ、パッケージの大型化を抑えることが可能な半導体装置、実装構造体、電気光学装置、電子機器及び実装構造体の製造方法を提供することを目的とする。

上記目的を達成するために、本発明の主たる観点に係る半導体装置は、矩形の半導体装置本体と、前記半導体装置本体の端子実装面に配置された端子群とを具備する半導体装置において、前記端子実装面の角部ないし角部近傍の少なくとも一方に、使用頻度が低い端子又は使用がない端子の少なくとも一方が配置されていることを特徴とする。

本発明によれば、半導体装置本体の端子実装面の角部近傍に半導体装置の使用頻度が低い又は使用がない端子を配置したので、角部ないし角部近傍の端子が接続されていなくても、半導体装置は接続不良を起こすことなく作動することができる。これにより、角部ないし角部近傍にダミー端子を設ける必要もなく、パッケージが大型化することもない。なお、ここで使用とは、半導体装置を基板などに実装した後における、例えば半導体装置の使用時の信号の授受や電圧の印加等によるアクセスをいう。また、使用がないとは、製品出荷後の半導体装置本体の動作に関わりがないことをいい、使用頻度が低いとは、製品出荷後の半導体装置本体の動作に関わりが少ないことをいう。

例えば電源制御に用いる半導体装置について、半導体装置本体の端子実装面には、使用頻度が高い端子として、電源電圧の入力端子、グランド入力端子等のように半導体装置の使用時に頻繁に使用され半導体装置の動作に直接関わる端子や、これらの端子に比べて使用頻度が低く半導体装置の動作に関わりの少ない付加機能用の入出力端子、また、製造工程で行うテスト用の端子、製品出荷前にデータを書き込むための端子、製品の使用条件によっては使用されない端子等のように半導体装置の使用時に使用されない端子等が配置される。製品の使用条件によっては使用されない端子とは、例えば製品が一定電圧を超えて使用することができない場合、その一定電圧よりも高い電圧用の端子等が該当する。

また、電気光学装置の駆動に用いる半導体装置については、半導体装置本体の端子実装面には、駆動信号の入出力端子等のように半導体装置の使用時に頻繁に使用され、動作に直接関わる端子や、使用頻度が低い付加機能用の端子等が配置される。

本発明の別の観点に係る半導体装置は、矩形の半導体装置本体と、前記半導体装置本体の端子実装面に配置された端子群と、出力する信号を制御するための設定データを記憶する記憶部とを具備する半導体装置において、前記端子実装面の角部及び角部近傍のうち少なくとも一方に、前記設定データを前記記憶部に書き込むための端子が配置されていることを特徴とする。

このような構成によれば、角部ないし角部近傍に設けられる端子はデータを記憶部に書き込むための端子であり、この端子は半導体装置の使用時に使用されないので、当該端子が接続されていなくても半導体装置は接続不良を起こすことなく確実に作動することができる。ここで、出力する信号の制御とは、例えば信号の電圧等を制御することをいう。ここで、データとしては、例えば電気光学装置を駆動する際の最適な電圧のデータ等が挙げられる。具体的には、電子ボリュームの設定（適正電圧の設定）、温度補正係数の設定、出力ＴｒのＯＮ／ＯＦＦ時間の設定、ロット番号などの、製品出荷前に書き込まれるデータが挙げられる。従って、製品出荷後の装置使用時に生じるデータを保存する記憶部、いわゆる静止画像の記憶部(ＳＲＡＭ)とは異なる。

本発明の別の観点に係る半導体装置は、駆動電圧を出力する矩形の半導体装置本体と、前記半導体装置本体の端子実装面に配置された端子群とを具備する半導体装置において、当該端子群には、駆動電圧を複数の電圧に切り替えるための複数のキャパシター接続端子を有し、前記端子実装面の角部及び角部近傍のうち少なくとも一方に、前記複数のキャパシター接続端子のうち、最も高い駆動電圧を出力する際に使用するキャパシター接続端子が配置されていることを特徴とする。

このような構成によれば、角部ないし角部近傍に設けられる端子はフィードバック制御用の端子であり、この端子は半導体装置の使用時には使用頻度が低いので、当該端子が接続されていなくても半導体装置は接続不良を起こすことなく確実に作動することができる。

本発明の別の観点に係る半導体装置は、矩形の半導体装置本体と、前記半導体装置本体の端子実装面に配置された端子群とを具備する半導体装置において、前記端子実装面の角部及び角部近傍のうち少なくとも一方に、製造工程で行うテスト用の端子が配置されていることを特徴とする。

このような構成によれば、角部ないし角部近傍に設けられる端子は製造工程で行うテスト用の端子であり、この端子は半導体装置の使用時に使用されないので、当該端子が接続されていなくても半導体装置は接続不良を起こすことなく確実に作動することができる。ここで、テストとしては、例えば製造工程での電気特性の検査等が挙げられる。
本発明の別の観点に係る半導体装置は、駆動電圧を出力する矩形の半導体装置本体と、前記半導体装置本体の端子実装面に配置された端子群とを具備する半導体装置において、当該端子群には、駆動電圧を複数の電圧に切り替えるための複数のキャパシター接続端子を有し、前記端子実装面の角部及び角部近傍のうち少なくとも一方に、前記複数のキャパシター接続端子のうち、最も高い駆動電圧を出力する際に使用するキャパシター接続端子が配置されていることを特徴とする。
本発明の別の観点に係る実装構造体は、表面に配線が形成された第１の基板と、端子実装面に配置された端子群が前記配線に接続されるように、前記第１の基板の表面に実装された上記の半導体装置とを具備することを特徴とする。

このような構成によれば、半導体装置本体の端子実装面の角部ないし角部近傍で端子と第１の基板との接合（例えば、半田接合等）が剥がれても、半導体装置は接続不良を起こすことなく作動することができるので、剥がれ防止用のダミー端子を設ける必要もなく、パッケージが大型化することもない。

本発明の一の形態によれば、前記第１の基板はフレキシブルであることを特徴とする。

第１の基板がフレキシブルである場合、第１の基板が変形することで半導体装置本体の端子実装面と端子との接合部に加わる応力がより大きくなり、角部ないし角部近傍の接合が剥がれやすくなるが、本発明によれば、角部ないし角部近傍の接合が剥がれても半導体装置は接続不良を生じることなく作動することができる。従って、本発明は第１の基板がフレキシブルである場合に特に有効である。

本発明の別の観点に係る電気光学装置は、上記の実装構造体と、間に電気光学材料を保持した一対の基板とを具備し、前記実装構造体は前記一対の基板の一方に接続されていることを特徴とする。

電気光学装置については、半導体装置の接続不良は例えば表示不良等の原因となるが、本発明によれば、半導体装置は接続不良を起こすことなく作動することができるので、電気光学装置に表示不良が発生することもない。

本発明の別の観点に係る電子機器は、上記の半導体装置、上記の実装構造体又は上記の電気光学装置のいずれかを搭載したことを特徴とする。

このような構成によれば、動作不良を起こすことがなく、表示特性の良い電子機器を得ることができる。

本発明の別の観点に係る実装構造体の製造方法は、半導体装置本体の端子実装面に端子群を配置し、前記端子実装面の角部ないし角部近傍の少なくとも一方に使用頻度が低い端子又は使用がない端子の少なくとも一方を配置する工程と、半導体装置と、前記端子群に対応する電極群が形成された第１の基板とを対面させ、前記端子群と前記電極群とが対向するように位置合わせをする工程と、前記端子群が溶融して前記電極群と接合するように、前記端子群を加熱して前記半導体装置を前記第１の基板上に載置する工程とを具備することを特徴とする。

このような構成によれば、半導体装置本体の端子実装面の角部ないし角部近傍で端子と第１の基板との接合が剥がれても、半導体装置は接続不良を起こすことなく作動するので、剥がれ防止用のダミー端子は不要となり、ダミー端子を形成する工程を別途設ける必要もなく、製造工程を簡略化することができる。

以下、本発明の実施の形態を図面に基づき説明する。

（第１実施形態）

図１は、本発明の一実施形態に係る液晶装置の斜視図である。

液晶装置１は、シール材４を介して対向するように貼り合わされた一対の基板２及び基板３と、両基板及びシール材４の間隙に封止された液晶（図示省略）とを有する。必要に応じてバックライト等の照明装置やその他の付帯機器が付設される（図示省略）。ここで、液晶装置１としては、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）アクティブマトリクス型、パッシブマトリクス型、ＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）アクティブマトリクス型の液晶装置などのいずれであってもよく、更に本発明は液晶装置に限らず他の電気光学装置、例えば無機あるいは有機のエレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置などにも適用可能である。

以下、液晶装置１としてＴＦＴアクティブマトリクス型を例にあげて説明する。

基板２及び基板３は、例えばガラスや合成樹脂といった透光性を有する材料からなる板状部材である。基板２の内側（液晶側）表面にはＸ方向にゲート電極５が形成され、Ｙ方向にソース電極６が形成されている。また、図示しない画素電極が画素ごとに形成されている。ゲート電極５及びソース電極６は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）などの透明導電材料によって形成される。ソース電極６は、例えば図１に示すように上半分が左側に、下半分が右側に引き廻されて形成される。一方、基板３の内側表面には共通電極３ａが形成されている。また、各画素ごとに、ゲート電極５、ソース電極６及び画素電極に３端子のそれぞれが接続されたトランジスタＴが設けられる。

また、基板２は、基板３の外周縁から張り出した領域（以下、「張り出し部」と表記する）２ａを有する。張り出し部２ａの面上には、出力端子５ａ、６ａや入力端子５ｂ、６ｂ等の配線パターンが形成され、液晶駆動用のＸドライバＩＣ７、ＹドライバＩＣ８ａ、８ｂが実装されている。出力端子５ａ、６ａはそれぞれゲート電極５、ソース電極６に接続される。

フレキシブル基板Ｐは、例えばポリイミド等の樹脂で形成されており、張り出し部２ａに接続され、表面に半導体装置９、周辺回路１０、配線５ｃ、６ｃ、配線９ａ、９ｂを有する。

半導体装置９は、例えばＸドライバＩＣ７、ＹドライバＩＣ８ａ、８ｂ等の電源用ＩＣであり、例えば電源レベルを制御する際に用いられる温度センサ、例えば出力信号の電圧等出力信号の制御に必要な情報を記憶するＥＥＰＲＯＭ等の記憶部を有している。周辺回路１０は、例えばコンデンサやコイル等が設けられた回路である。配線５ｃ、６ｃは、入力端子５ｂ、６ｂと周辺回路１０とを接続する。配線９ａは例えば図示しない電源部等に接続され、配線９ｂは周辺回路１０と接続される。

図２は、図１に示した液晶装置１をＡの方向から見たときの図である。

半導体装置９は、裏面（実装面）９ｃに外部端子としてボール端子群１１を有する。ボール端子群１１は、例えば半田（Ｓｎ−Ｐｂ）で形成されているが、半田の他に例えばＳｎやＣｕで形成されていても良い。このボール端子群１１は、接続端子群１２と接合している。接続端子群１２は、配線９ａ及び配線９ｂと接続されている。

図３は、フレキシブル基板Ｐに実装された半導体装置９を実装面から見た図である。

ボール端子群１１は、例えば電源電圧の入力端子、周辺回路１０と接続される端子、半導体装置９の製造時のテスト用の端子、半導体装置９の記憶部にデータを書き込む際に用いる端子、付加機能用の入出力端子等を有し、実装面９ｃ上に例えばＸ方向に５行、Ｙ方向に４列に配列される。電源電圧の入力端子は、例えば液晶装置１の作動時に電圧が印加されるときに用いられる（アクセスされる）。周辺回路１０と接続される端子は、半導体装置９とＸドライバＩＣ７等とを接続する回路であり、液晶装置１の動作時には常時アクセスされる。テスト用端子やデータ書き込み用端子は、製造時のテストやデータ書き込み時にアクセスされ、半導体装置９の作動時にはアクセスされない。

なお、電源電圧の入力端子は、基準電圧入力端子とグランド入力端子からなり、半導体装置９は、所定のドライバＩＣ駆動電圧を生成するために昇圧回路を備えている。この昇圧回路は、基準電圧入力端子を介して外部から供給される電圧と、グランド入力端子を介して外部から供給されるグランド電位及び電圧を基に、半導体装置９内で昇圧をして所定のドライバＩＣ駆動電圧を生成するものである。

また、周辺回路１０と接続する端子は、基準クロック信号入力端子と電圧生成出力端子からなり、半導体装置９は、生成したドライバＩＣ駆動電圧を所定のタイミングで出力するためのタイミング回路を備えている。このタイミング回路は、基準クロック信号入力端子を介して外部から供給されるクロック信号を基に、半導体装置９からＸドライバＩＣ７、ＹドライバＩＣ８ａ、８ｂに、電圧生成出力端子を介してドライバＩＣ駆動電圧を出力するタイミングを調整するものである。

付加機能の入出力端子として、例えば、液晶装置１を駆動する際のキャパシター接続端子等がある。液晶装置１の共通電極３ａと画素電極との間には、所定の電圧が印加されるが、そのような電圧値は液晶装置１の種類によって異なる。このため、半導体装置９は所定の低電圧から段階的に所定の高電圧まで印加可能できるように印加電圧ごとに複数のキャパシター接続端子を有する。この場合、印加電圧が最大値となることは稀であるから、そのような最大電圧に対応するキャパシター接続端子はアクセス頻度の低い端子であり、角部近傍に配置されるのが好ましい。

また、付加機能用の端子として、フィードバック制御用入力端子と出力端子がある。半導体装置９からＸドライバＩＣ７、ＹドライバＩＣ８ａ、８ｂに駆動電圧を供給する際に、まれに、強い外部ノイズが侵入することにより、半導体装置９の昇圧回路で生成されたドライバＩＣ駆動電圧が低下してしまうことがある。そして、低電圧のドライバＩＣ駆動電圧がＸドライバＩＣ７、ＹドライバＩＣ８ａ、８ｂに出力されると、表示が暗くなってしまう。そこで、それを防止するために、半導体装置９は、生成される電圧をモニターすると共に、低下したドライバＩＣ駆動電圧の出力を停止するフィードバック制御の機能を備えている。

上述した要因でドライバＩＣ駆動電圧の電圧が低下すると、半導体装置９はドライバＩＣ駆動電圧の出力を停止する。そして、半導体装置９は、ＸドライバＩＣ７、ＹドライバＩＣ８ａ、８ｂに対して、フィードバック制御用出力端子を介してドライバＩＣ駆動電圧の出力を停止したという停止信号を出力する。ＸドライバＩＣ７、ＹドライバＩＣ８ａ、８ｂは、停止信号が入力されると、半導体装置９に対して、ドライバＩＣ駆動電圧の出力を再開する命令の再開信号を出力する。そして、半導体装置９は、フィードバック制御用入力端子を介して再開信号が入力されると、チョッパー回路で低下した電圧を引き上げて所定の電圧にし、電圧生成出力端子を介してドライバＩＣ駆動電圧を出力し、正常な表示が行われる。このようなフィードバック制御は付加的な機能であり、フィードバック制御用入力端子と出力端子はアクセス頻度の低い端子であるので、角部近傍に配置されるのが好ましい。

ボール端子群１１の角部近傍には、このように半導体装置９の動作時にアクセスのない端子や、アクセス頻度の低い端子が配置される。本実施形態では、例えばテスト用入力端子１１ａ、テスト用出力端子１１ｂ、メモリ書き込み用端子１１ｃ、付加機能用端子１１ｄが配置されている。

ここで、角部近傍とは、ボール端子群１１が配列される領域の角部Ｃ１〜Ｃ４及びその隣接部を含めたＮ１〜Ｎ４の領域をいうものとする。隣接部は、例えば角部Ｃ１〜Ｃ４とＸ方向及びＹ方向に隣接する領域であるが、図４に示すように、例えば斜め方向に隣接する領域も含めても良いし（Ｎ５）、Ｘ方向、Ｙ方向又は斜め方向に隣接する領域を含めても良い（Ｎ６）。また、ボール端子群１１の数に応じて任意に設定しても良い（Ｎ７、Ｎ８）。

また、電源電圧の入力用端子である基準電圧入出力端子、グランド入出力端子や周辺回路１０と接続する端子である基準クロック信号入力端子や電圧生成出力端子等、常時アクセスが行われる電源系又は制御用のボール端子については、角部近傍に配置される端子よりも使用頻度が高い端子であり、角部近傍以外の例えば中央部Ｍに配置される。

図５は、半導体装置９の内部の構成を示す図である。

半導体装置９は、半導体チップ１３、絶縁樹脂１４、封止材１５を有する。

半導体チップ１３は、例えばシリコン等により形成される。絶縁樹脂１４は、例えばポリイミド等で形成され、半導体チップ１３の面１３ａ上に例えばポリアミドを塗布後加熱することにより形成される。また、封止材１５は、例えばエポキシ等から形成され、絶縁樹脂１４上に形成される。封止材１５の表面にはボール端子群１１が配列される。

半導体チップ１３の面１３ａには、パッド電極群１６及び集積回路（図示せず）が形成される。パッド電極群１６は、例えばアルミ等からなり、半導体チップ１３の集積回路と接続される。ボール端子群１１と同様に、例えば電源電圧の入力用、周辺回路１０との接続用、テスト用、データ書き込み用等のパッド電極が形成される。

絶縁樹脂１４の層には、パッド電極群１６に対応する領域に、接続端子１７が形成される。接続端子１７は、銅等で形成され、絶縁樹脂１４を貫通するようにパッド電極群１６と接続される。また、絶縁樹脂１４上には、ボール端子群１１と対応する領域に内部端子群１８が形成され、ボール端子群１１と内部端子群１８とは、封止材１５を貫通するように接続される。接続端子１７及び内部端子群１８は、例えばＣｕにより形成された内部配線１９により接続される。例えば、実装面９ｃの角部近傍に配置される半田ボール端子と、例えばテスト用のパッド電極やデータ書き込み用のパッド電極等とが接続されるように内部配線１９が形成される。すなわち、実装面の角部近傍に配置される半田ボール端子、言い換えれば、製品出荷前にはアクセスがあるが製品出荷後の半導体装置の動作時にはアクセスのない端子や、アクセス頻度の低い端子が、内部端子と内部配線を介して、集積回路に電気的に接続されている。

次に、本発明に係る実装構造体であるフレキシブル基板の製造工程について説明する。

図６は、フレキシブル基板の製造工程を示すフローチャートである。

フレキシブル基板の製造工程は、ヘッド２０により半導体装置９をピックアップする工程（ステップ６０１）と、半導体装置９の実装面９ｃに配置されたボール端子群１１の位置を確認する工程（ステップ６０２）と、フレキシブル基板と半導体装置９との位置合わせを行う工程（ステップ６０３）と、半導体装置９をフレキシブル基板上に載置する工程（ステップ６０４）とを有する。

ステップ６０１では、図７に示すように、半導体装置９がセットされたリール２２を回転させ、ヘッド２０がテープ２３上の半導体装置９を持ち上げる。

ステップ６０２では、ヘッド２０が半導体装置９を持ち上げた状態で、例えばＣＣＤカメラ２１によりボール端子群１１の実装面９ｃを撮像し、ボール端子群１１が配列されている位置を確認する。

ステップ６０３では、図８に示すように、ヘッド２０で半導体装置９を保持した状態で、半導体装置９及び基板２の位置を調節し、実装位置の位置合わせをする。例えばＣＣＤカメラ等により撮像しながら、ボール端子群１１と接続端子１２との位置が合うようにヘッド２０の位置を調整する。

ステップ６０４では、図９に示すように、ヘッド２０で半導体装置９に熱を加えつつ、ヘッド２０を下降してフレキシブル基板Ｐに半導体装置９を近づける。接続端子群１２上には、予め例えばスクリーン印刷法等の方法で例えば半田を印刷しておく。熱により軟化したボール端子群１１が、印刷された半田に接触することでボール端子群１１と接続端子群１２とが接合される。

本実施形態によれば、半導体装置９の実装面９ｃの角部近傍に半導体装置９の使用時のアクセス頻度が低い又は使用時にアクセスがない例えば半田ボール端子１１ａ〜１１ｄを配置するようにしたので、例えば半田ボール端子１１ａ〜１１ｄが接続されていなくても、半導体装置９は接続不良を起こすことなく作動することができる。これにより、角部近傍にダミー端子を設ける必要もないので、パッケージが大型化することもない。

なお、異なる複数種類の液晶装置に実装される半導体装置を比較した場合に、半導体装置の使用条件によっては使用されない端子があり、そのような端子は、複数種類の液晶装置に実装される半導体装置同士で共通して、その実装面の角部近傍に配置されることが好ましい。例えば、チャージポンプ方式の電源ＩＣである半導体装置においては、複数種類の昇圧用端子を組み合わすことで、段階的な昇圧を可能にする。そして、その昇圧する程度により半導体装置側の接続される端子数が変わる。具体的には、２倍昇圧の場合は、正の１次昇圧用端子、負の１次昇圧用端子。３倍昇圧の場合は、正の１次昇圧用端子、負の１次昇圧用端子、正の２次昇圧用端子、負の２次昇圧用端子。４倍昇圧の場合は、正の１次昇圧用端子、負の１次昇圧用端子、正の２次昇圧用端子、負の２次昇圧用端子、正の３次昇圧用端子、負の３次昇圧用端子。５倍昇圧の場合は、正の１次昇圧用端子、負の１次昇圧用端子、正の２次昇圧用端子、負の２次昇圧用端子、正の３次昇圧用端子、負の３次昇圧用端子、正の４次昇圧用端子、負の４次昇圧用端子。というように昇圧する程度が高くなるほど、接続される端子が増えていく。ここで、各端子の使用頻度を見ると、４次昇圧用端子においては５倍昇圧の際にしか使用しないが、１次昇圧用端子は２倍昇圧時、３倍昇圧時、４倍昇圧時、５倍昇圧時にも使用する。そして、２次昇圧用端子、３次昇圧用端子においても同様のことがいえる。そのため、２倍昇圧が必要とされる装置に実装される半導体装置においては、２次昇圧用端子、３次昇圧用端子及び４次昇圧用端子は使用されない。従って、そのような使用されない端子は、半導体装置の実装面の角部近傍に配置されることが好ましい。さらに、必要とされる昇圧の程度が異なる複数種類の液晶装置に実装された半導体装置同士を比較した場合に、各昇圧用端子の使用頻度は、正及び負の１次昇圧用端子、正及び負の２次昇圧用端子、正及び負の３次昇圧用端子、正及び負の４次昇圧用端子の順に頻度が低くなる。従って、使用されない端子の中でも４次昇圧用端子のような使用される頻度が低い端子が、半導体装置の実装面の角部近傍に配置されることが好ましい。なお、昇圧の程度はＬＣＤサイズあるいは外部から入力される電圧に依存する。

（携帯電話）

図１１は、本発明に係る電子機器の一実施形態である携帯電話を示す。この携帯電話６００は、操作部６０１と、表示部６０２とを有する。操作部６０１の前面には複数の操作ボタンが配列され、送話部の内部にマイクが内蔵されている。また、表示部６０２の受話部の内部にはスピーカが配置されている。

上記の表示部６０２においては、ケース体の内部に上述の液晶装置１が実装されている。ケース体内に設置された液晶装置１は、表示窓６０Ａを通して表示面を視認することができるように構成されている。

なお、本発明に係る液晶装置を適用可能な他の電子機器としては、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置，ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。

本発明は、以上説明した実施形態には限定されるものではなく、種々の変形が可能である。

例えば、液晶装置１を駆動するＸドライバＩＣ７、ＹドライバＩＣ８ａ、８ｂにＢＧＡを施すことも可能である。
ＸドライバＩＣ７やＹドライバＩＣ８ａ、８ｂとしては、例えば８０・６８系のシリアルインターフェース及び８０系のパラレルインターフェースの両方を有する。この場合、シリアルインターフェース及びパラレルインターフェースのうちいずれか一方が主に用いられ、他方は付加的に用いられる。したがって、付加的に用いられる方のインターフェースの端子を角部近傍に配置させるようにすることが好ましい。

また、パラレルインターフェースでは、通常８ビット又は１６ビットがデータの伝送に用いられ、残りの２４ビット又は３２ビットは付加的に用いられる。したがって、付加的に用いられる２４ビット又は３２ビットのための端子を角部近傍に配置させるようにすることが好ましい。

また、ＸドライバＩＣ７、ＹドライバＩＣ８ａ、８ｂは、液晶装置１を高速で処理する場合、出力された信号をもとに、所望の出力タイミングが得られるようにフィードバック制御する機能を有している。しかし、フィードバック制御することは付加的な機能であるので、このような機能のために用いられる入出力端子はアクセス頻度の低い端子であり、角部近傍に配置されるのが好ましい。

本発明に係る液晶装置の実施形態の全体構成を示す概略斜視図である。 図１に示した液晶装置の一部の矢視方向の構造を模式的に示す図である。 図１に示した半導体装置の実装面を示す概念的な平面図である。 図１に示した半導体装置の実装面を示す概念的な平面図である。 図１に示した半導体装置の断面構造を示す概念的な斜視図である。 図１に示した半導体装置を基板に実装する工程を示すフローチャートである。 半導体装置を基板に実装する一工程を示す図である。 半導体装置を基板に実装する一工程を示す図である。 半導体装置を基板に実装する一工程を示す図である。 半導体装置を基板に実装した状態で基板を変形したときの様子を示す図である。 本発明に係る電子機器の一例である携帯電話の外観を示す概略斜視図である。

符号の説明

Ｐ…フレキシブル基板 １…液晶装置 ９…半導体装置 ９ａ、９ｂ…配線 ９ｃ…実装面 １１…ボール端子群１１ａ…テスト用入力端子 １１ｂ…テスト用出力端子 １１ｃ…込み用端子 １１ｄ…用端子 １２…接続端子群 １３…半導体チップ ５３…端子電極 ６００…携帯電話。

Claims (7)

1. 矩形の半導体装置本体と、
   前記半導体装置本体の端子実装面に配置された端子群と、
   出力する信号を制御するための設定データを記憶する記憶部とを具備する半導体装置において、
   前記端子実装面の角部及び角部近傍のうち少なくとも一方に、前記設定データを前記記憶部に書き込むための端子が配置されていることを特徴とする半導体装置。
2. 駆動電圧を出力する矩形の半導体装置本体と、
   前記半導体装置本体の端子実装面に配置された端子群とを具備する半導体装置において、
   前記端子実装面の角部及び角部近傍のうち少なくとも一方に、前記駆動電圧をフィードバックする駆動電圧フィードバック制御用の端子が配置されていることを特徴とする半導体装置。
3. 駆動電圧を出力する矩形の半導体装置本体と、
   前記半導体装置本体の端子実装面に配置された端子群とを具備する半導体装置において、
   当該端子群には、駆動電圧を複数の電圧に切り替えるための複数のキャパシター接続端子を有し、
   前記端子実装面の角部及び角部近傍のうち少なくとも一方に、前記複数のキャパシター接続端子のうち、最も高い駆動電圧を出力する際に使用するキャパシター接続端子が配置されていることを特徴とする半導体装置。
4. 表面に配線が形成された第１の基板と、
   端子実装面に配置された端子群が前記配線に接続されるように、前記第１の基板の表面に実装された請求項１乃至請求項３のうちいずれか一項に記載の半導体装置と
   を具備することを特徴とする実装構造体。
5. 前記第１の基板はフレキシブルであることを特徴とする請求項４に記載の実装構造体。
6. 請求項４又は請求項５に記載の実装構造体と、
   間に電気光学材料を保持した一対の基板とを具備し、
   前記実装構造体は前記一対の基板の一方に接続されていることを特徴とする電気光学装置。
7. 請求項１乃至請求項３に記載の半導体装置、請求項６に記載の電気光学装置のいずれかを搭載したことを特徴とする電子機器。

Images