JP2005268282A - 半導体チップの実装体及びこれを用いた表示装置 - Google Patents

半導体チップの実装体及びこれを用いた表示装置 Download PDF

Info

Publication number
JP2005268282A
JP2005268282A JP2004074365A JP2004074365A JP2005268282A JP 2005268282 A JP2005268282 A JP 2005268282A JP 2004074365 A JP2004074365 A JP 2004074365A JP 2004074365 A JP2004074365 A JP 2004074365A JP 2005268282 A JP2005268282 A JP 2005268282A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring
power supply
mounting body
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004074365A
Other languages
English (en)
Inventor
Daigo Miyasaka
大吾 宮坂
Hiroshi Hayama
浩 葉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004074365A priority Critical patent/JP2005268282A/ja
Priority to US11/072,431 priority patent/US20050206600A1/en
Priority to CNB2005100550534A priority patent/CN100464236C/zh
Publication of JP2005268282A publication Critical patent/JP2005268282A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 半導体チップを狭幅化できる構造を提供し、かつそれを使用することによって狭額縁化された表示装置を提供することにある。
【解決手段】 ガラス基板に半導体チップ３が実装され、半導体チップ３の複数の電源線（第一の配線２５及び第二の配線２６）が半導体チップ３内の長尺方向に伸びて形成されている半導体チップ３の構造において、電位の異なる上記電源線が重ねて形成されていることを特徴とする半導体チップ３の構造を有する。配線の重ね合わせ領域で容量を形成し、単独で配線を形成するよりも狭幅化された配線とすることができる。
【選択図】 図２

Description

本発明は、半導体チップの実装体及びこれを用いた表示装置に関し、特に半導体チップの小面積化に関する。
近年、液晶や有機ＥＬ（Electro-luminescence）などを用いた表示装置は、薄型かつ軽量な表示装置としてノート型のコンピュータや、携帯電話など様々な分野で使用されている。更なる薄型化、小面積化及び軽量化のためには、狭額縁化、すなわち表示画面部以外の面積を減らすことが求められる。
表示装置の額縁部には、表示部の画素を駆動するための半導体チップが実装されている。半導体チップはＴＡＢ（Tape Automated Bonding）方式やＣＯＧ（Chip On Glass）方式などによって表示装置の額縁部に実装されている。どちらの方式においても、狭額縁化及び軽量化のためには、半導体チップの小面積化、特に半導体チップの幅を狭くすることが有効である。特にＣＯＧ方式は、半導体チップの突起電極（バンプ）と表示装置の基板の額縁部とを、異方導電性フィルム（ＡＣＦ）などの導電性の接着剤を用いて直接接続するので、半導体チップの幅が表示装置の狭額縁化に直接影響する。また、この表示装置に実装された半導体チップの周辺には、必要に応じて平滑用又はＤＣ‐ＤＣコンバータの昇圧用としてコンデンサが設けられている。これらコンデンサも、より実装面積を小さくすることが表示装置の狭額縁化につながる。
ここで、表示装置の狭額縁化の方法として、以下に二種類の従来技術を挙げる。第一従来技術はコンデンサの構成を工夫した例（特許文献１）、第二従来技術は半導体チップの形状を工夫した例（特許文献２）である。
第一従来技術は、半導体チップを額縁部に実装して成る液晶表示装置において、これに複数個の昇圧用コンデンサ又は平滑用コンデンサをコンデンサアレイとして設け、小型で低価格な液晶表示装置を得ようとするものである。
一方、第二従来技術は、表示装置を駆動するための半導体チップを画面と同程度の長さのガラス基板とし、その上に駆動回路を構成し、これを表示用ガラス基板上に接続することにより、表示用ガラス基板での配線引き回し面積を減少させ、駆動回路実装部分の小面積化を図ろうとするものである。
特開２００２−１６９１７６号公報（第３頁、図１） 特開２０００−２１４４７７号公報（第３頁、図１）
しかしながら、第一従来技術では、依然としてコンデンサチップが搭載されていることに変わり無く、コンデンサアレイとしても実装面積が大幅に減少することはない。
また、第二従来技術では、駆動回路ガラス基板を採用することにより、配線の引き回し面積が減少し、全体として狭額縁化が実現できるものの、駆動回路ガラス基板が通常のシリコンチップよりもそのサイズが長いときには、配線での電圧降下の影響を最小限にするために、必要に応じてコンデンサチップを設けている。
したがって、本発明の目的は、このような問題点に鑑みて創案されたものであって、その主な目的は、半導体チップの構造において、半導体チップの周辺に設けられるコンデンサの数を最小限にし、更には半導体チップを狭幅化できる半導体チップの構造を提供し、かつそれを使用することによって狭額縁化された表示装置を提供することにある。
請求項１記載の半導体チップの実装体は、主基板に長方形状の半導体チップが実装され、前記半導体チップ用の複数の電源線が当該半導体チップ内の長尺方向に伸びて形成されたものである。請求項２記載の半導体チップの実装体は、信号用又は電源用の配線がフレキシブル配線基板上に形成され、中継用の配線が主基板上に形成され、この主基板上に前記フレキシブル配線基板とともに長方形状の半導体チップが実装され、前記信号用又は電源用の配線に前記中継用の配線を介して前記半導体チップが電気的に接続され、前記半導体チップ用の複数の電源線が当該半導体チップ内の長尺方向に伸びて形成されたものである。請求項３記載の半導体チップの実装体は、主基板と配線が形成された副基板とがフレキシブル配線基板を介して接続され、前記副基板に長方形状の半導体チップが実装され、前記半導体チップ用の複数の電源線が当該半導体チップ内の長尺方向に伸びて形成されたものである。請求項４記載の半導体チップの実装体は、フレキシブル配線基板が主基板に接続され、前記フレキシブル配線基板に長方形状の半導体チップが実装され、前記半導体チップ用の複数の電源線が当該半導体チップ内の長尺方向に伸びて形成されたものである。請求項５記載の主基板に長方形状の半導体チップが実装され、前記半導体チップ用の複数の電源線が前記主基板上に当該半導体チップの長尺方向に伸びて形成されたものである。請求項６記載の半導体チップの実装体は、主基板と長方形状の副基板とがフレキシブル配線基板を介して接続され、前記副基板に半導体チップが実装され、前記半導体チップ用の複数の電源線が前記副基板の長尺方向に伸びて形成されたものである。そして、請求項１〜６記載の半導体チップの実装体は、前記複数の電源線のうちの電位の異なるもの同士の少なくとも一部が絶縁膜を介して重ねて形成されたことを特徴とする。
このとき、前記電位の異なる電源線の延長部分又は途中部分に当該電源線同士が重なる領域を設けることにより静電容量を形成してもよいし（請求項７）、前記電源線同士が重なる領域として前記電源線に電気的に接続する端子を利用してもよいし（請求項８）、前記電源線は長尺方向に幹部が伸びこの幹部から枝部が分岐した形状を有し、この枝部同士のみが重なるようにしてもよい（請求項９）。
また、前記半導体チップは半導体回路が搭載されたガラス基板としてもよいし（請求項１０）、前記主基板がガラス基板であるとしてもよいし（請求項１１）、前記副基板がプリント基板、フレキシブル配線基板又はガラス基板であるとしてもよい（請求項１２）。
本発明に係る表示装置（請求項１３）は、本発明に係る半導体チップの実装体を備え、前記主基板が表示部を少なくとも有するガラス基板であり、前記半導体チップが前記表示部を駆動又は制御するものである。
換言すると、本発明は、ガラス基板に半導体チップが実装され、この半導体チップの複数の電源線が当該半導体チップ内の長尺方向に伸びて形成されている半導体チップの構造において、電位の異なる前記電源線が重ねて形成されていることを特徴とする。
また、本発明は次のように言い換えることもできる。
（１）．ガラス基板に半導体チップが実装され、前記半導体チップの複数の電源線が前記半導体チップ内の長尺方向に伸びて形成されている半導体チップの構造において、電位の異なる前記電源線の少なくとも一部が平面的に重ねて形成されていることを特徴とする半導体チップの構造。
（２）．ガラス基板に半導体チップとフレキシブル配線基板とが実装され、前記半導体チップの信号配線又は電源配線が前記フレキシブル配線基板上に形成されており、前記半導体チップと前記フレキシブル基板上の信号配線又は電源配線とが前記ガラス基板上の配線を介して接続され、前記半導体チップの複数の電源線が前記半導体チップ内の長尺方向に伸びて形成されている半導体チップの構造において、電位の異なる前記電源線の少なくとも一部が平面的に重ねて形成されていることを特徴とする半導体チップの構造。
（３）．配線が形成された基板とガラス基板とがフレキシブル配線基板を介して接続されており、前記配線が形成された基板に半導体チップが実装され、前記半導体チップの複数の電源線が前記半導体チップ内の長尺方向に伸びて形成されている半導体チップの構造において、電位の異なる前記電源線の少なくとも一部が平面的に重ねて形成されていることを特徴とする半導体チップの構造。
（４）．フレキシブル配線基板がガラス基板と接続されており、前記フレキシブル配線基板に半導体チップが実装されており、前記半導体チップの複数の電源線が前記半導体チップ内の長尺方向に伸びて形成されている半導体チップの構造において、電位の異なる前記電源線の少なくとも一部が平面的に重ねて形成されていることを特徴とする半導体チップの構造。
（５）．ガラス基板に半導体チップが実装され、前記半導体チップの複数の電源線が前記ガラス基板上に前記半導体チップの長尺方向に伸びて形成されている半導体チップの構造において、電位の異なる前記電源線の少なくとも一部が平面的に重ねて形成されていることを特徴とする半導体チップの構造。
（６）．第一のガラス基板と第二のガラス基板とがフレキシブル配線基板を介して接続されており、前記第二のガラス基板に半導体チップが実装され、前記半導体チップの複数の電源線が前記第二のガラス基板の長尺方向に伸びて形成されている半導体チップの構造において、電位の異なる前記電源線の少なくとも一部が平面的に重ねて形成されていることを特徴とする半導体チップの構造。
（７）．前記電位の異なる電源線の延長又は途中に平面的に重なる領域を設け容量を形成したことを特徴とする、前記（１）乃至（６）のいずれかに記載の半導体チップの構造。
（８）．前記電源線と前記半導体チップの出力端子とが平面的に重ねて形成されていることを特徴とする前記（１）乃至（７）のいずれかに記載の半導体チップの構造。
（９）．前記電源線の長尺方向に伸びた領域で当該電源線同士が重ならず、枝状に伸びた領域で当該電源線同士が重なるように形成していることを特徴とする前記（１）乃至（８）のいずれかに記載の半導体チップの構造。
（１０）．前記半導体チップは半導体回路が搭載されたガラス基板であることを特徴とする、前記（１）乃至（９）のいずれかに記載の半導体チップの構造。
（１１）．前記ガラス基板は表示部を少なくとも有する基板であり、前記半導体チップは前記表示部を駆動又は制御するための半導体チップであることを特徴とする、前記（１）乃至（１０）のいずれかに記載の半導体チップの構造を使用した表示装置。
本発明の効果は、電位の異なる電源線が重ねて形成されることにより、電源線間で意図的に静電容量を形成することができる。この電源線間の静電容量はその電源線の重なりの面積に比例して大きくなるので、半導体チップが比較的大面積となる駆動回路ガラス基板に適用することによって、十分な電源線の重なりを設けることができ、その効果が大きい。また、この電源線間の静電容量が外部に設けるコンデンサの静電容量に達しなくても、当該静電容量を設けることにより電源線の電圧降下を抑えることができるので、当該静電容量を設けないときよりも電源線の配線幅を細くすることができる。
また、駆動回路ガラス基板のように電源線が長尺方向に長く伸びた構成を有する場合、配線抵抗が大きくなるため、電源線の電圧が位置によってばらつきやすくなる。そこで、電源線間で意図的に静電容量を形成することにより、このばらつきを抑えることができる。
上記効果により、狭幅化した半導体チップの構造を得ることができ、また、より狭額縁な表示装置を提供することができる。
本発明の第１実施形態について、図１に示す液晶表示装置の平面図、図２及び図４に示す半導体チップの構造、図３に示す半導体チップ及び液晶表示装置の断面図を例として説明する。
図１の液晶表示装置は、第一の基板１と、透明な第二の基板２との間に液晶層（図示せず）を挟んで対向しており、シール材によって貼り合わされている。第一の基板１及び透明な第二の基板２としては、ガラス基板が主に使用されている。もちろん液晶表示装置が実現できるのであれば、プラスティック基板などでもよい。第一の基板１は、透明な第二の基板２よりも図１において右辺及び下辺で突出した構造になっている。この突出した部分には、半導体チップ３，４がＡＣＦを介して搭載されている。半導体チップ３，４の詳細は後述するが、液晶を駆動するための回路などが搭載されている。また、液晶表示装置を駆動するための信号及び電源電圧を入力するためのフレキシブル配線基板５も、第一の基板１に搭載されている。フレキシブル配線基板５からの信号は、図示していないが、第一の基板１に設けられた配線を介して半導体チップ３，４などに送られる。
図１の点線で示した領域は表示部１１である。表示部１１は、第一の基板１上に、互いに交差する複数の走査線１２及び複数の信号線１３と、複数の画素（図示せず）とを少なくとも備え、透明な第二の基板２に、透明電極を少なくとも備えて構成されている。複数の画素は、画素行列部において複数の走査線１２と複数の信号線１３との各交差部に、マトリクス状に薄膜トランジスタ（ＴＦＴ）を介して設けられている。そして、複数の走査線１２へ出力する信号制御を行う走査線駆動用の半導体チップ３、複数の信号線１３へ出力する信号の制御を行う信号線駆動用の半導体チップ４が、それぞれ走査線１２、信号線１３に接続されて、表示部１１の画素を駆動する。
図２は図１で示した半導体チップ３を図１の紙面上から見たときの平面図である。半導体チップ３はフェースダウン実装されるので、図２に示す出力端子２１及び接続端子２２は半導体チップ３の第一の基板１上への実装面側に設けられている。出力端子２１及び接続端子２２は突起電極となっている。図中、出力端子２１は、半導体チップ３の長尺方向に伸びた表示部１１側にある辺（ここでは左辺）に並んで設けられており、それぞれ走査線１２と接続している。また、接続端子２２は、半導体チップ３の出力端子２１がある辺の対辺（ここでは右辺）に並べて設けられている。また、接続端子２２は、半導体チップ３の残りの辺にも設けられている。これらの接続端子２２には、半導体チップ３を駆動するための制御線・電源線１４が接続されている。制御線・電源線１４は第一の基板１上に形成されている。また、半導体チップ３内には、第一の配線２５及び第二の配線２６が図示しない絶縁膜を介して平面的に重ねて設けられている。
図３は、図２に示した半導体チップ３における、第一の配線２５、第二の配線２６及び制御線・電源線１４を含んだ面の断面図である。半導体チップ３は、半導体回路層２３、絶縁膜２４、第一の配線２５を形成する第一配線層、絶縁膜２４、第二の配線２６及び接続端子２２を形成するための第二配線層、絶縁膜２４の順に多層形成される。絶縁膜２４は窒化シリコンなどで形成される。半導体回路層２３と第一配線層及び第二配線層との相互間は、絶縁膜２４の任意の箇所に設けられるコンタクトを介して接続される。そして、第二配線層が絶縁膜２４で覆われていない部分に接続端子２２が無電解めっきなどによって、ドーム状に形成される。なお、出力端子２１も同様の工程で形成される。このドーム状の接続端子２２は、第一の基板１上の制御線・電源線１４と直接又は樹脂中に分散した導電性粒子（図示せず）により電気的に接続される。
第一の配線２５及び第二の配線２６は一つ又は複数個の接続端子２２と接続されている。図３において第二の配線２６は接続端子２２と接続されている。また、第一の配線２５も、図示されていない他の接続端子２２と接続されている。
図４は、図１で示した半導体チップ４を図１の紙面上から見たときの平面図である。図２と同様、図４に示す半導体チップ４の第一の基板１上への実装面側に、出力端子２１及び接続端子２２が設けられている。図４において出力端子２１は、半導体チップ４の長尺方向に伸びた表示部１１側にある辺（ここでは上辺）に並んで設けられており、それぞれ信号線１３と接続している。また、接続端子２２の一部は、半導体チップ４の出力端子２１がある辺の対辺（ここでは下辺）及び半導体チップ４の残りの辺に並べて設けられており、半導体チップ４を駆動するための制御線・電源線１４と接続されている。図２に示す半導体チップ３との接続の違いは、図４における下辺に並べられた接続端子２２から伸びた制御線・電源線１４が、フレキシブル配線基板５に設けられたフレキシブル配線と接続している点である。
次に、本発明で得られる作用・効果について説明する。
図１に示すように、本実施形態で示す半導体チップ３，４は、走査線駆動用、信号線駆動用として各１個ずつ、それぞれ走査線１２端、信号線１３端に設けられていて、その長辺の長さは表示装置の表示部１１の各辺の長さ程度となっている。半導体チップ３，４の出力端子２１から各走査線１２及び信号線１３に接続するための引き回し配線の面積は、出力端子２１のピッチが走査線１２及び信号線１３のピッチに近いほど小さくなるので、なるべくこれらのピッチを近付けることが望ましい。また、このような大面積の半導体チップ３，４は、シート当たりの取れ数やコストを鑑みると、ガラス基板から形成された駆動回路チップである方が望ましい。そして、本発明の効果は、このような長尺方向に配線を長く伸ばす必要があるほどその効果が大きい。
図２の半導体チップ３内には、そのチップ幅を最小にするように、駆動回路がほぼチップ全体に形成されている。それら駆動回路を動かすための電源電圧は電源より遠いほど、その電圧降下が大きくなる。よって、同じ材料で単位長当たりの抵抗値を下げるには、配線を太くする必要がある。そこで、電位の異なる電源線として、第一の配線２５及び第二の配線２６を用いる。第一の配線２５及び第二の配線２６は平面的に重なって構成されているので、電源線間に静電容量が形成される。本実施形態で示す半導体チップ３，４は長尺方向に第一の配線２５及び第二の配線２６が伸びており、電源線間の静電容量はその重なり面積に比例するので、大きな容量を形成することができる。電源線間に静電容量が形成されると、負荷に電流が流れ込むことによる一時的な電圧降下を、静電容量が形成されていないときよりも小さくすることができる。
また、電源線の重なり面積を増やす方法として、図５に示すような第一の配線２５及び第二の配線２６の構成が考えられる。図５では、半導体チップ３の下辺の制御線・電源線１４を通して、第一の配線２５及び第二の配線２６に電圧が印加される。そこで、半導体チップ３の上辺に第一の配線２５と第二の配線２６との重なり面積が大きい領域を形成して、電源線の遠端での電圧降下をより抑えることができる構成となっている。
図４の半導体チップ４は、走査線駆動用の半導体チップ３と比較して消費電流量が多いため、低抵抗配線に対応するフレキシブル配線が半導体チップ４に隣接して設けられている。この構成においても、半導体チップ４内の電源線間で静電容量を形成することにより、半導体チップ４の内部での電圧降下を減少させることができ、本発明の効果が得られる。
以上のことから、電位の異なる電源線が重ねて形成されることにより、電源線間で意図的に静電容量を形成することができる。この電源線間の静電容量はその電源線の重なりの面積に比例して大きくなるので、半導体チップが比較的大面積となる上記駆動回路ガラス基板に適用することによって、十分な電源線の重なりを設けることができ、その効果が大きい。電源線の配線幅を単独で設けたときよりも細くすることができる。
上記効果により、狭幅化した半導体チップの構造を得ることができ、また、より狭額縁な表示装置を提供することができる。
なお、本実施形態では走査線駆動用の半導体チップ３及び信号線駆動用の半導体チップ４の両方に電源線を平面的に重ねた構成を設けたが、もちろん片方だけに適用してもよい。
本発明の第２実施形態について図面を参照して詳細に説明する。図６は、走査線駆動用の半導体チップ３の構造の平面図を示している。なお、この半導体チップ３の構造を使用した液晶表示装置の構成は第１実施形態である図１と同じとなっている。
第１実施形態である図２の走査線駆動用の半導体チップ３と異なるのは、第一の配線２５と第二の配線２６との長尺方向に伸びる配線は重ならず、それぞれの配線から伸びた枝状の領域同士が重なる構成を有している点である。第一の配線２５と第二の配線２６とには、それぞれ別の電位の電源線を割り当てる。このように、配線の一部を平面的に重ねる構成でも、本発明の効果は得られる。
更に、第一の配線２５と第二の配線２６との長尺方向に伸びる配線は重ならないことから、これらの配線を同じプロセス層で形成することが可能となる。図７にその具体的な配線構成を示す。図７において、第一の配線２５及び第二の配線２６のうち長尺方向に伸びた配線は同じプロセス層で形成する。そして、それぞれの配線から伸びた枝状の領域では、第一の配線２５及び第二の配線２６を形成した同じプロセス層で作った配線と、半導体回路層の配線２８（具体的には薄膜トランジスタのゲート線と同じプロセス層で作った配線などがあげられる）とが、平面的に重なった構成となっている。そして、図７では第二の配線２６と半導体回路層の配線２８との間には絶縁層があるので、この絶縁層にコンタクトを設けてそれぞれの配線を電気的に接続している。
このように枝状の配線部のみを別の配線層として、半導体回路層の配線を利用することにより、半導体回路層の上に配線層として二層設けることなく本発明の効果を得ることができる。
また図７に示した構成では第二の配線２６にのみ、半導体回路層の配線２８が接続しているが、これに限ることはなく、入れ子状に半導体回路層の配線２８及び第一の配線２５のプロセス層で形成した配線が接続されていてもよい。
以上のような構成により、半導体チップの配線を細くして、半導体チップを狭幅化できる構造を提供することができる。また、上記の効果によって、より狭額縁な表示装置を提供することができる。
本発明の第３実施形態について図面を参照して詳細に説明する。図８は、走査線駆動用の半導体チップ３の構造の平面図を示している。また、図９は、図８の半導体チップ３の右辺部の断面図を示している。なお、この半導体チップ３の構造を使用した表示装置の構成は、第１実施形態である図１と同じとなっている。
第１実施形態である図２の走査線駆動用の半導体チップ３との違いは、半導体チップ３の長尺方向に並んだ接続端子２２の少なくとも一部と第二の配線２６とが重ねて設けられている点である。また、第一の配線２５と第二の配線２６も重ねて設けられている。その他の構成と作用は、第１実施形態と同じである。
第１実施形態では、半導体チップ３の長尺方向に並んだ接続端子２２はダミーバンプとして使用されているので、基本的に他の配線と接続されていない。そこで、図９の断面図に示すように、ダミーバンプである接続端子２２が形成される配線を、第二の配線２６として使用することにより、ダミーバンプ領域と配線領域を重ねることができる。
以上のような構成により、半導体チップの配線を細くして、半導体チップを狭幅化できる構造を提供することができる。また、上記の効果によって、より狭額縁な表示装置を提供することができる。
本発明の第４実施形態について図面を参照して詳細に説明する。図１０は本発明の第３実施形態である液晶表示装置の平面図であり、図１１は図１０で示された走査線駆動用の半導体チップ３の構造の平面図及び第一の基板１上の配線を示している。また、図１２は図１１の半導体チップ３の右辺部の断面図を示している。
第３実施形態まででは、走査線駆動用の半導体チップ３又は信号線駆動用の半導体チップ４又はその両方に、異なる電位の電源線を平面的に重ねて設けていたが、本実施形態では、第一の基板１上に上記異なる電位の電源線を平面的に重ねて設けている点が大きく異なる。その構造は、半導体チップ３の長辺付近の第一の基板１上に、第一の配線１６と第二の配線１７を平面的に重ねて設けている点が大きく異なる。その他の構成と作用は第１実施形態と同じである。
図１２の第一の基板１及び半導体チップ３の右辺部の断面図を見ると、第一の基板１には、第一の配線１６が形成された後、全面に絶縁膜２４を設け、必要な箇所に第一コンタクトを設ける。そして、第二の配線１７が設けられ、再び絶縁膜２４が設けられた後、第二コンタクトが設けられている。ここでは、第２実施形態で設けられていたダミー配線１５は第二の配線１７と同じプロセスで形成されている。図１２ではダミー配線１５の右側に設けられている第一の配線１６と第二の配線１７とを電源線として、それぞれ異なる電位とする。
第一の配線１６と第二の配線１７は、半導体チップ３の電源線として使用するので、適当な位置で接続端子２２と接続して、半導体チップ３と接続しておく必要がある。接続方法としては、第２実施形態までではダミー配線１５として使用していた配線を使用して半導体チップ３と接続する、又はその他の位置の接続端子２２と接続するといった方法が考えられる。
図１０から図１２に示した液晶表示装置及び半導体チップの構成では、第一の配線１６及び第二の配線１７は半導体チップ３と平面的には重なっていない位置に設けられているが、もちろん、平面的に重なった位置に設けてもよい。図１３には、第一の基板１に重ねて設けられた異なる電位の電源線が、半導体チップ３と平面的に重なって設けられた例を示している。図１２との違いは電源線である第一の配線１６及び第二の配線１７の位置だけである。このような構成にすることにより、液晶表示装置がより狭額縁となる。
なお、本実施形態では第一の基板上に異なる電位の電源線を平面的に重ねて設けたが、あわせて、第３実施形態までに示しているように半導体チップ内にも異なる電位の電源線を平面的に重ねて設けてもよい。
以上のような構成により、半導体チップの配線を細くして、半導体チップを狭幅化できる構造を提供することができる。また、上記の効果によって、より狭額縁な表示装置を提供することができる。
第４実施形態まででは主に半導体チップがガラス基板上に搭載される実施形態について説明してきた。第５実施形態ではその他の実装形態、具体的にはフレキシブル配線基板やプリント基板に搭載される形態について説明する。ガラス基板以外に上記半導体チップを搭載しても、本発明の効果は得られる。
図１４は本発明の第５実施形態である液晶表示装置の平面図であり、図１５は図１４で示された信号線駆動用半導体チップ４の構造の平面図及び配線構成例を示している。
第１実施形態である図１及び図４と異なるのは、フレキシブル配線基板が２つに分割されて、フレキシブル配線基板５Ｂが信号線駆動用の半導体チップ４と重ねて設けられ、信号線駆動用の半導体チップ４と第一の基板１との間に設けられている点である。その他の点は第１実施形態と同じである。
第一の基板１上の信号線１３及び制御線・電源線１４と半導体チップ４とは、フレキシブル配線基板５Ｂの配線を介して接続される。すなわち、第一の基板１上の信号線１３は、フレキシブル配線基板５Ｂの第一の基板１側の面に設けられている裏接続端子（図示せず）によって電気的に接続されている。この裏接続端子は、フレキシブル配線基板５Ｂ内でその半導体チップ４側の面に設けられている表接続端子（図示せず）と接続されている。そして、この表接続端子が半導体チップ４の出力端子２１と電気的に接続されている。制御線・電源線１４と接続端子２２との接続も同様である。一方、図示していないがフレキシブル配線基板５Ｂの配線と接続端子２２とは、直接接続されている。これはフレキシブル配線基板５Ｂに半導体チップ４を搭載することにより実現する。これは、第３実施形態までの第一の基板をフレキシブル配線基板に置き換えているものである。以上のような構成においても、半導体チップ４には重ねて設けられた第一の配線２５及び第二の配線２６を設けることができるので、本発明の効果を得ることができる。
図１４の構成では、信号線駆動用の半導体チップ４は第一の基板１上に重ねて設けられているが、図１６に示すように、額縁部より幅広いフレキシブル配線基板５と第一の基板１とを接続し、第一の基板１の額縁部とは別の領域に信号線駆動用の半導体チップ４を設けてもよい。この場合、図１６では第一の基板１上に設けられた信号線１３及び制御線・電源線１４との接続のために、図１７に示すようにフレキシブル配線基板５に、フレキシブル配線３２が設けられて、出力端子２１と信号線１３との接続及び接続端子２２と制御線・電源線１４との接続にそれぞれ用いられる。以上のような構成であっても本発明の効果を得ることができる。
図１６におけるフレキシブル配線基板の構成をプリント基板に適用した例を、図１８及び図１９に示している。図１８に示した液晶表示装置と図１６とが異なる点は、図１６におけるフレキシブル配線基板５をプリント基板６に置き換え、フレキシブル配線３２をプリント基板の配線３４に置き換えている点、そしてプリント基板６と第一の基板１との接続は別のフレキシブル配線基板５Ｃを介して行っている点である。図１９の半導体チップの平面図も、上記異なる点に応じて図１７から構成が変更されている。その他の構成は図１６及び図１７と同じである。このようにプリント基板６に信号線駆動用の半導体チップ４を搭載しても、明らかに本発明の効果を得ることができる。この例ではプリント基板を適用しているが、ガラス基板であっても、本発明の効果は得られる。
以上のような構成により、半導体チップの配線を細くして、半導体チップを狭幅化できる構造を提供することができる。また、上記の効果によって、より狭額縁な表示装置を提供することができる。
本発明の実施形態をいくつか示したが、もちろん、これらの実施形態の構成をそれぞれ可能な範囲で組み合わせて構成してもよい。本発明の各々の実施形態では半導体チップの構成として、走査線駆動用の半導体チップ３又は信号線駆動用の半導体チップ４を例として説明した実施形態もあるが、これに限るものではなく、それぞれ他の信号線駆動用半導体チップ、走査線駆動用半導体チップその他の半導体チップにも本発明は適用可能である。また、本発明の実施形態では、液晶表示装置を例として説明したが、これに限ることはなく、有機ＥＬを用いた表示装置など、表示装置の各辺に駆動回路半導体チップを設ける構成の表示装置であれば本発明は適用可能である。
本発明の第１実施形態における液晶表示装置の平面図である。 本発明の第１実施形態における走査線駆動用半導体チップの平面図である。 本発明の第１実施形態における走査線駆動用半導体チップの断面図である。 本発明の第１実施形態における信号線駆動用半導体チップの平面図である。 本発明の第１実施形態における走査線駆動用半導体チップ内の別の配線構成例である。 本発明の第２実施形態における走査線駆動用半導体チップの平面図である。 本発明の第２実施形態における走査線駆動用半導体チップの別の配線構成例である。 本発明の第３実施形態における走査線駆動用半導体チップの平面図である。 本発明の第３実施形態における走査線駆動用半導体チップの断面図である。 本発明の第４実施形態における液晶表示装置の平面図である。 本発明の第４実施形態における走査線駆動用半導体チップの平面図である。 本発明の第４実施形態における走査線駆動用半導体チップの断面図である。 本発明の第４実施形態における走査線駆動用半導体チップ内の別の配線構成例を示す断面図である。 本発明の第５実施形態におけるフレキシブル基板上に半導体チップを搭載した構成を有する液晶表示装置の平面図である。 図１４の実施形態における信号線駆動用半導体チップの平面図である。 本発明の第５実施形態におけるフレキシブル基板上に半導体チップを搭載した構成を有する液晶表示装置の別の構成例の平面図である。 図１６の実施形態における信号線駆動用半導体チップの平面図である。 本発明の第５実施形態において、プリント基板上に半導体チップを搭載した構成を有する液晶表示装置の平面図である。 図１８の実施形態における信号線駆動用半導体チップの平面図である。
符号の説明
１ 第一の基板
２ 透明な第二の基板
３ 走査線駆動用の半導体チップ
４ 信号線駆動用の半導体チップ
５、５Ａ、５Ｂ、５Ｃ フレキシブル配線基板
６ プリント基板
１１ 表示部
１２ 走査線
１３ 信号線
１４ 制御・電源線
１５ ダミー配線
１６ 第一の基板上の第一の配線
１７ 第一の基板上の第二の配線
２１ 出力端子
２２ 接続端子
２３ 半導体回路層
２４ 絶縁膜
２５ 第一の配線
２６ 第二の配線
２７ 配線
２８ 半導体回路層の配線
３２ フレキシブル配線
３４ プリント基板配線

Claims (13)

  1. 主基板に長方形状の半導体チップが実装され、前記半導体チップ用の複数の電源線が当該半導体チップ内の長尺方向に伸びて形成された、半導体チップの実装体において、
    前記複数の電源線のうちの電位の異なるもの同士の少なくとも一部が絶縁膜を介して重ねて形成された、
    ことを特徴とする半導体チップの実装体。
  2. 信号用又は電源用の配線がフレキシブル配線基板上に形成され、中継用の配線が主基板上に形成され、この主基板上に前記フレキシブル配線基板とともに長方形状の半導体チップが実装され、前記信号用又は電源用の配線に前記中継用の配線を介して前記半導体チップが電気的に接続され、前記半導体チップ用の複数の電源線が当該半導体チップ内の長尺方向に伸びて形成された、半導体チップの実装体において、
    前記複数の電源線のうちの電位の異なるもの同士の少なくとも一部が絶縁膜を介して重ねて形成された、
    ことを特徴とする半導体チップの実装体。
  3. 主基板と配線が形成された副基板とがフレキシブル配線基板を介して接続され、前記副基板に長方形状の半導体チップが実装され、前記半導体チップ用の複数の電源線が当該半導体チップ内の長尺方向に伸びて形成された、半導体チップの実装体において、
    前記複数の電源線のうちの電位の異なるもの同士の少なくとも一部が絶縁膜を介して重ねて形成された、
    ことを特徴とする半導体チップの実装体。
  4. フレキシブル配線基板が主基板に接続され、前記フレキシブル配線基板に長方形状の半導体チップが実装され、前記半導体チップ用の複数の電源線が当該半導体チップ内の長尺方向に伸びて形成された、半導体チップの実装体において、
    前記複数の電源線のうちの電位の異なるもの同士の少なくとも一部が絶縁膜を介して重ねて形成された、
    ことを特徴とする半導体チップの実装体。
  5. 主基板に長方形状の半導体チップが実装され、前記半導体チップ用の複数の電源線が前記主基板上に当該半導体チップの長尺方向に伸びて形成された、半導体チップの実装体において、
    前記複数の電源線のうちの電位の異なるもの同士の少なくとも一部が絶縁膜を介して重ねて形成された、
    ことを特徴とする半導体チップの実装体。
  6. 主基板と長方形状の副基板とがフレキシブル配線基板を介して接続され、前記副基板に半導体チップが実装され、前記半導体チップ用の複数の電源線が前記副基板の長尺方向に伸びて形成された、半導体チップの実装体において、
    前記複数の電源線のうちの電位の異なるもの同士の少なくとも一部が絶縁膜を介して重ねて形成された、
    ことを特徴とする半導体チップの実装体。
  7. 前記電位の異なる電源線の延長部分又は途中部分に当該電源線同士が重なる領域を設けることにより静電容量を形成した、
    請求項１乃至６のいずれかに記載の半導体チップの実装体。
  8. 前記電源線同士が重なる領域として、前記電源線に電気的に接続する端子を利用した、
    請求項１乃至７のいずれかに記載の半導体チップの実装体。
  9. 前記電源線は、長尺方向に幹部が伸び、この幹部から枝部が分岐した形状を有し、この枝部同士のみが重なる、
    請求項１乃至８のいずれかに記載の半導体チップの実装体。
  10. 前記半導体チップは半導体回路が搭載されたガラス基板である、
    請求項１乃至９のいずれかに記載の半導体チップの実装体。
  11. 前記主基板がガラス基板である、
    請求項１乃至１０のいずれかに記載の半導体チップの実装体。
  12. 前記副基板がプリント基板、フレキシブル配線基板又はガラス基板である、
    請求項３又は６記載の半導体チップの実装体。
  13. 請求項１乃至１２のいずれかに記載の半導体チップの実装体を備え、前記主基板が表示部を少なくとも有するガラス基板であり、前記半導体チップが前記表示部を駆動又は制御するものである、
    表示装置。
JP2004074365A 2004-03-16 2004-03-16 半導体チップの実装体及びこれを用いた表示装置 Pending JP2005268282A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004074365A JP2005268282A (ja) 2004-03-16 2004-03-16 半導体チップの実装体及びこれを用いた表示装置
US11/072,431 US20050206600A1 (en) 2004-03-16 2005-03-07 Structure of semiconductor chip and display device using the same
CNB2005100550534A CN100464236C (zh) 2004-03-16 2005-03-15 半导体芯片的结构和利用其的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004074365A JP2005268282A (ja) 2004-03-16 2004-03-16 半導体チップの実装体及びこれを用いた表示装置

Publications (1)

Publication Number Publication Date
JP2005268282A true JP2005268282A (ja) 2005-09-29

Family

ID=34985713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004074365A Pending JP2005268282A (ja) 2004-03-16 2004-03-16 半導体チップの実装体及びこれを用いた表示装置

Country Status (3)

Country Link
US (1) US20050206600A1 (ja)
JP (1) JP2005268282A (ja)
CN (1) CN100464236C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091947A (ja) * 2007-12-13 2008-04-17 Renesas Technology Corp 半導体装置
JP2015070086A (ja) * 2013-09-27 2015-04-13 シナプティクス・ディスプレイ・デバイス株式会社 集積回路モジュール及び表示モジュール

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755975B1 (ko) * 2006-08-23 2007-09-06 삼성전자주식회사 휴대 단말기의 정보 표시방법
JP5526592B2 (ja) * 2009-04-24 2014-06-18 ソニー株式会社 固体撮像装置、撮像装置および固体撮像装置の駆動方法
CN101996988B (zh) * 2009-08-20 2013-02-27 精材科技股份有限公司 电子装置及其制造方法
KR101879831B1 (ko) * 2012-03-21 2018-07-20 삼성디스플레이 주식회사 플렉시블 표시 장치, 유기 발광 표시 장치 및 플렉시블 표시 장치용 원장 기판
CN103728750A (zh) * 2013-12-26 2014-04-16 京东方科技集团股份有限公司 一种显示面板及显示面板制备方法
CN105047123B (zh) 2015-09-10 2017-10-17 京东方科技集团股份有限公司 显示驱动方法、显示驱动装置和显示装置
KR20170065713A (ko) * 2015-12-03 2017-06-14 삼성디스플레이 주식회사 표시 장치
TWI684170B (zh) * 2018-03-15 2020-02-01 友達光電股份有限公司 電子裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610414A (en) * 1993-07-28 1997-03-11 Sharp Kabushiki Kaisha Semiconductor device
JPH10153795A (ja) * 1996-11-26 1998-06-09 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4401461B2 (ja) * 1999-01-20 2010-01-20 三菱電機株式会社 液晶表示装置及びその製造方法
JP2002169176A (ja) * 2000-12-04 2002-06-14 Rohm Co Ltd 液晶表示装置の構造
TW538294B (en) * 2000-12-04 2003-06-21 Rohm Co Ltd Liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091947A (ja) * 2007-12-13 2008-04-17 Renesas Technology Corp 半導体装置
JP4585564B2 (ja) * 2007-12-13 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置
JP2015070086A (ja) * 2013-09-27 2015-04-13 シナプティクス・ディスプレイ・デバイス株式会社 集積回路モジュール及び表示モジュール

Also Published As

Publication number Publication date
US20050206600A1 (en) 2005-09-22
CN1670596A (zh) 2005-09-21
CN100464236C (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
CN109560063B (zh) 电子面板、显示设备和用于制造显示设备的方法
JP2022087165A (ja) 表示装置
JP6497858B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR20180077408A (ko) 플렉서블 표시장치 및 그 제조 방법
KR101436994B1 (ko) 접이식 디스플레이 장치
US20110169792A1 (en) Display panel
US9305990B2 (en) Chip-on-film package and device assembly including the same
US20050205888A1 (en) Semiconductor chip and display device using the same
US20050206600A1 (en) Structure of semiconductor chip and display device using the same
US10204926B2 (en) Display device and display panel
US7483109B2 (en) Space saving on peripheral rim outside display pixel region in display device
JP2006267605A (ja) 表示装置
CN108874213B (zh) 触控显示面板及电子设备
JP2008090147A (ja) 接続端子基板及びこれを用いた電子装置
JP2008033094A (ja) 表示装置
JP2006210809A (ja) 配線基板および実装構造体、電気光学装置および電子機器
US10672698B2 (en) Chip on film including signal lines for multiple signal paths and a display device having thereof
KR20180001978A (ko) 회로 기판 및 회로 기판을 포함하는 표시장치
KR20210025167A (ko) 표시 장치
TWI276863B (en) Electrooptical device and electronic equipment
US9159657B2 (en) Semiconductor device
US11189207B2 (en) Chip-on-film and display including the same
JP2005301161A (ja) 表示装置
US20080041616A1 (en) Layout of a printed circuit board
KR20210027667A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318