JP5526592B2 - 固体撮像装置、撮像装置および固体撮像装置の駆動方法 - Google Patents

固体撮像装置、撮像装置および固体撮像装置の駆動方法 Download PDF

Info

Publication number
JP5526592B2
JP5526592B2 JP2009105821A JP2009105821A JP5526592B2 JP 5526592 B2 JP5526592 B2 JP 5526592B2 JP 2009105821 A JP2009105821 A JP 2009105821A JP 2009105821 A JP2009105821 A JP 2009105821A JP 5526592 B2 JP5526592 B2 JP 5526592B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
imaging device
wiring
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009105821A
Other languages
English (en)
Other versions
JP2010258728A (ja
Inventor
公彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009105821A priority Critical patent/JP5526592B2/ja
Priority to CN2010101419758A priority patent/CN101873442B/zh
Priority to US12/762,050 priority patent/US8358362B2/en
Publication of JP2010258728A publication Critical patent/JP2010258728A/ja
Priority to US13/718,965 priority patent/US8760548B2/en
Priority to US14/287,860 priority patent/US9210348B2/en
Application granted granted Critical
Publication of JP5526592B2 publication Critical patent/JP5526592B2/ja
Priority to US14/931,040 priority patent/US9356056B2/en
Priority to US15/050,058 priority patent/US9461087B2/en
Priority to US15/252,896 priority patent/US9818786B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Description

本発明は、画素部に複数の光電変換部を有し、複数の光電変換部の受光に応じた出力信号を生成する固体撮像装置、撮像装置および固体撮像装置の駆動方法に関する。
特許文献１および特許文献２は、固体撮像装置を開示する。
これらの固体撮像装置では、半導体基板の一面に複数の光電変換部が並べて形成される。これにより、半導体基板に受光部が形成される。
また、受光部の上には、隣り合う２つの光電変換部の間に複数の配線部が形成される。
そして、各光電変換部は、その両側に形成された配線部の間を通過した光を受光する。
特開２００３−２７３３４２号公報 特開２００３−２６４２８１号公報
しかしながら、受光部に配線部およびゲートなどを形成した場合、それらの配線部が光電変換部の光電変換特性に影響を与えることがある。
たとえば、配線部の電位によっては、その電位により光電変換特性が変化し、固体撮像装置が生成する出力信号中の暗信号成分が増化することがある。
また、固体撮像装置を用いて撮像した画像中に、白キズなどの画像欠陥が生じることがある。
そして、受光部に形成した配線部による光電変換特性への影響の程度は、配線部およびゲートなどの電位に応じて異なる。
ところで、実際に製造される固体撮像装置では、受光部の上に形成される配線部分が、各光電変換部に対して光学的に対称的な配置となるように、ダミー配線部を設けることがある。
このように光学特性を改善するために形成されるダミー配線部は、たとえば各光電変換部について配線部の反対側の位置に形成される。
たとえば１個の光電変換部の右側に配線部が形成されている場合、ダミー配線部は、当該光電変換部の左側に形成される。
これにより、当該光電変換部に対して上から入射する光は、光学的に対称性を有する光として光電変換部に入射できる。
そして、固体撮像装置にダミー配線部を設けた場合、ダミー配線部は、他の配線部と同様に、光電変換部の光電変換特性に影響を与える可能性がある。
しかしながら、ダミー配線部は、上述したように各光電変換部の両側の配線部分を光学的に対称なものとするためのものである。
そのため、ダミー配線部は、ビアコンタクトなどにより他の配線部に接続されない。
そして、ダミー配線部の電位は不定になる。
それゆえ、ダミー配線部が光電変換部の光電変換特性に与える影響の程度は、予測し難い。
また、ダミー配線部が光電変換部の光電変換特性に実際に与えた影響は、信号処理などで取り除くことが難しい。
このように固体撮像装置、撮像装置および固体撮像装置の駆動方法では、光学特性を改善するためのダミー配線部が光電変換部の光電変換特性に与える影響を抑えること、または他の配線部と同程度に予測可能なものにすることが望まれている。
本発明の第１の観点の固体撮像装置は、半導体基板と、前記半導体基板内で入射光を電荷に変換する光電変換部をそれぞれ有する複数の画素回路と、前記半導体基板の光入射側に配置され、対応する行または列の画素回路にそれぞれが接続され複数の配線部と、前記半導体基板の光入射側に配置され、前記複数の画素回路内の各光電変換部について、配線部が配置されていない側に画素回路ごとに配置され、所定の一定電位が供給されるダミー配線部と、を有し、一定電位が供給される配線部が各光電変換部の一辺の側に配置され、前記ダミー配線部は、前記一定電位が供給される配線部が配置された側と反対の各光電変換部の他辺の側に配置されている。
本発明の第２の観点の撮像装置は、光を集光する光学部と、前記光学部で集光された光を受光する固体撮像装置とを有し、前記固体撮像装置は、半導体基板と、前記半導体基板内で入射光を電荷に変換する光電変換部をそれぞれ有する複数の画素回路と、前記半導体基板の光入射側に配置され、対応する行または列の画素回路にそれぞれが接続された複数の配線部と、前記半導体基板の光入射側に配置され、前記複数の画素回路内の各光電変換部について、前記配線部が配置されていない側に画素回路ごとに配置され、所定の一定電位が供給されるダミー配線部と、を有し、一定電位が供給される配線部が各光電変換部の一辺の側に配置され、前記ダミー配線部は、前記一定電位が供給される配線部が配置された側と反対の各光電変換部の他辺の側に配置されている。
本発明の第３の観点の固体撮像装置の駆動方法は、半導体基板と、前記半導体基板内で入射光を電荷に変換する光電変換部をそれぞれ有する複数の画素回路と、前記半導体基板の光入射側に配置され、対応する行または列の画素回路にそれぞれが接続された複数の配線部と、前記半導体基板の光入射側に配置され、前記複数の画素回路内の各光電変換部について、配線部が配置されていない側に画素回路ごとに配置され、所定の一定電位が供給されるダミー配線部と、を有し、一定電位が供給される配線部が各光電変換部の一辺の側に配置され、前記ダミー配線部は、前記一定電位が供給される配線部が配置された側と反対の各光電変換部の他辺の側に配置された固体撮像装置を用いて光を受光する受光ステップと、前記固体撮像装置の前記複数の画素回路内の複数の光電変換部の受光に応じた出力信号を生成する生成ステップと、を有し、前記受光ステップでは、前記ダミー配線部に所定の一定電位を供給した状態で光を受光する。
本発明では、光学特性を改善するためのダミー配線部が光電変換部の光電変換特性に実際に与える影響を抑えることができる。
または、本発明では、ダミー配線部が光電変換部の光電変換特性に実際に与える影響を他の配線部と同程度に予測可能なものにできる。
図１は、本発明の第１の実施形態に係る撮像装置のブロック図である。 図２は、図１の光学部と固体撮像デバイスとの光学的な配置の模式図である。 図３は、図１の固体撮像デバイスの一例のブロックレイアウト図である。 図４は、図３の画素回路の機能的なブロック図である。 図５は、図２の固体撮像デバイスの画素部の模式的な部分断面図である。 図６は、第１の実施形態における光電変換部と配線部との実際のレイアウトでの部分平面図である。 図７は、図１の撮像装置での長時間露光処理のフローチャートである。 図８は、本発明の第２の実施形態における光電変換部と配線部との実際のレイアウトでの部分平面図である。
以下、本発明の実施の形態を図面に関連付けて説明する。なお、説明は以下の順序で行う。
１．第１の実施形態（ダミー配線部に光学的に対称な位置の配線部と同じ電位を与える例）
２．第２の実施形態（ダミー配線部に光学的に対称な位置の配線部と異なる電位を与える例）
＜第１の実施形態＞
［撮像装置１の構成］
図１は、本発明の第１の実施形態に係る撮像装置１のブロック図である。
撮像装置１は、光学部１０、固体撮像デバイス（ＣＭＯＳ）１１、信号処理回路（ＤＳＰ）１２、操作部（ＫＥＹ）１３、表示部（ＤＩＳＰ）１４を有する。
また、撮像装置１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１５、メモリ（ＭＥＭ）１７、シリアルインタフェース部（Ｓ＿ＩＦ）１８、およびこれらを接続するシステムバス１９を有する。
このような撮像装置１は、たとえば携帯端末機器、デジタルスチルカメラ、デジタル一眼レフカメラ、デジタルビデオカメラなどとして用いられる。
図２は、光学部１０と固体撮像デバイス１１との光学的な概略の配置を示す模式的な説明図である。
光学部１０は、集光レンズ１０Ａを有する。
光学部１０は、被写体の光を集光する。
固体撮像デバイス１１は、ＣＭＯＳセンサを構成する。
固体撮像デバイス１１は、被写体の光を受光する受光部２１を有する。
受光部２１には、複数の画素回路２２が二次元に配列される。
そして、受光部２１には、光学部１０により被写体の光が集光する。
図２に示すように、光学部１０の光軸は、受光部２１の中心に合わせる。
そのため、光学部１０により集光される光は、受光部２１の中心部では真上方向から入射し、受光部２１の周縁部では斜め方向から入射する。
そして、固体撮像デバイス１１は、複数の画素回路２２の受光光量値をシリアルデータとして含む出力信号を出力する。
信号処理回路１２は、たとえばＤＳＰ（ＤＳＰ：Digital Signal Processor）である。
信号処理回路１２は、固体撮像デバイス１１に接続される。
信号処理回路１２には、固体撮像デバイス１１の出力信号が入力される。
そして、信号処理回路１２は、出力信号に含まれる複数の画素回路２２の受光光量値から、たとえばＲＧＢの三色のフルカラーの画像を得る。
これにより、信号処理回路１２は、フルカラーの画像データを含む画像信号を生成する。
そして、信号処理回路１２は、生成した画像信号を、システムバス１９へ出力する。
操作部１３は、複数の操作キーを有する。
操作キーには、たとえば電源キー、撮像キーなどが含まれる。
操作部１３は、操作されたキーに応じた値を含む信号を生成する。
そして、操作部１３は、生成した信号を、システムバス１９を通じてＣＰＵ１５へ出力する。
表示部１４は、画像を表示する。
表示部１４には、たとえばシステムバス１９から画像信号が入力される。
そして、表示部１４は、入力された画像信号に含まれる画像データに基づく画像を表示する。
シリアルインタフェース部１８は、半導体メモリカード（Ｍ＿ＣＡＲＤ）２０が着脱可能に接続される。
半導体メモリカード２０は、たとえばフラッシュメモリであればよい。
シリアルインタフェース部１８は、装着されている半導体メモリカード２０にアクセスする。
また、シリアルインタフェース部１８には、たとえばシステムバス１９から画像信号などが入力される。
そして、シリアルインタフェース部１８は、たとえば入力された画像信号に含まれる画像データを半導体メモリカード２０に保存する。
メモリ１７は、ＣＰＵ１５が実行可能なプログラムと、ＣＰＵ１５などが生成するデータとを記憶する。
メモリ１７には、システムバス１９から画像信号などが入力される。
そして、メモリ１７は、入力された画像信号に含まれる画像データを記憶する。
なお、メモリ１７に記憶されるプログラムは、撮像装置１の出荷前に予めメモリ１７に記憶されたものであってもよいが、出荷後にメモリ１７に記憶されたものであってもよい。
また、出荷後にメモリ１７に記憶されるプログラムは、たとえばコンピュータ読み取り可能な記録媒体に記憶されたものをインストールしたものであればよい。
また、出荷後にメモリ１７に記憶されるプログラムは、インターネットなどの伝送媒体を通じてダウンロードしたプログラムをインストールしたものであってもよい。
ＣＰＵ１５は、メモリ１７に記憶されるプログラムを実行する。
これにより、ＣＰＵ１５には、制御部（ＣＴＲＬ：Controller）１６が実現される。
制御部１６は、撮像装置１の動作を制御する。
ＣＰＵ１５には、たとえば操作部１３から撮像キーが操作された場合の信号が入力される。
そして、撮像キーが押下操作された場合、制御部１６は、固体撮像デバイス１１へ撮像の開始信号を出力する。
また、撮像キーが押下状態から押下されない状態になった場合、制御部１６は、固体撮像デバイス１１へ撮像の終了信号を出力する。
［固体撮像デバイスの構成］
図３は、図１の固体撮像デバイス１１のブロックレイアウトの一例を示すレイアウト図である。
図３の固体撮像デバイス１１は、ＣＭＯＳイメージセンサの例である。
この固体撮像デバイス１１は、複数の画素回路２２からの信号の読み出しを行単位で行うことができる。
なお、図３では、各ブロックのサイズは、図示のために適宜拡大または縮小して描画されている。
固体撮像デバイス１１は、半導体基板１１０を有する。
半導体基板１１０には、画素部（ＳＮＳ）１１１、行選択回路（ＶＳＣＮ）１１２、シャッタ行選択回路（ＳＨＴ）１１３、相関２重サンプリング回路（ＣＤＳ）１１４、列選択回路（ＨＳＣＮ）１１５などが形成される。
また、半導体基板１１０には、ＡＧＣ回路（ＡＧＣ）１１７、アナログ・デジタル変換回路（ＡＤＣ）１１８、デジタルアンプ回路（ＤＡＭＰ）１１９、タイミングジェネレータ（ＴＧ）１１６が形成される。
これらの回路は、たとえば半導体基板１１０の上面に形成された配線により相互に接続される。
画素部１１１は、複数の画素回路２２を有する。複数の画素回路２２は、半導体基板１１０の一面に二次元に配列される。
複数の画素回路２２が配列された範囲が、半導体基板１１０の受光部２１となる。
以下、図３のブロック図において画素部１１１の左右方向を水平方向という。
また、図３のブロック図において画素部１１１の上下方向を垂直方向という。
そして、図３の受光部２１は、垂直方向より水平方向が長い長方形の領域となる。
図４は、画素回路２２のブロック図である。
図４のブロック図は、画素回路２２の機能のブロック図であり、画素回路２２の実際の配線は、後述する図６に一部を示すように、図４での配線と若干異なっている。
図４には、２行×３列の複数の画素回路２２と、各種の周辺回路とが図示されている。
複数の画素回路２２には、各種の信号線および電源線が接続される。
各種の信号線は、周辺回路に接続される。
このような各種の信号線および電源線としては、たとえばグランド線４１、電源線４２、転送信号線４３、選択信号線４４、リセット信号線４５、画素出力線４６がある。
図４において、四角形の各破線で囲まれた領域が１つの画素回路２２である。
複数の画素回路２２は、半導体基板１１０の受光部２１に２次元に配列される。
そして、画素回路２２は、光電変換部３１、転送トランジスタ３２、増幅トランジスタ３３、選択トランジスタ３４、リセットトランジスタ３５を有する。
光電変換部３１は、半導体基板１１０に形成されたフォトダイオードである。
フォトダイオードは、受光光量に応じた電荷を蓄積する。
フォトダイオードのアノードは、グランド線４１に接続される。
フォトダイオードのカソードは、転送トランジスタ３２のソース電極に接続される。
そして、複数の光電変換部３１は、受光部２１に二次元に配列される。
また、複数の光電変換部３１は、等ピッチに形成される。
これにより、複数の光電変換部３１は、受光部２１に均一に配列される。
転送トランジスタ３２は、半導体基板１１０に形成されたＭＯＳトランジスタである。
転送トランジスタ３２のドレイン電極は、増幅トランジスタ３３のゲート電極に接続される。転送トランジスタ３２のソース電極は、転送信号線４３に接続される。
なお、転送トランジスタ３２のドレイン電極と増幅トランジスタ３３のゲート電極とを接続する信号線は、フローティングディフュージョン３６と呼ばれる。
そして、転送信号線４３がハイレベルである場合、転送トランジスタ３２は、ソース電極とドレイン電極の間にチャネルを形成する。
これにより、フローティングディフュージョン３６は、光電変換部３１に接続される。
増幅トランジスタ３３は、半導体基板１１０に形成されたＭＯＳトランジスタである。
増幅トランジスタ３３のソース電極は、電源線４２に接続される。増幅トランジスタ３３のドレイン電極は、選択トランジスタ３４のソース電極に接続される。
選択トランジスタ３４は、半導体基板１１０に形成されたＭＯＳトランジスタである。
選択トランジスタ３４のゲート電極は、選択信号線４４に接続される。選択トランジスタ３４のドレイン電極は、画素出力線４６に接続される。
そして、選択信号線４４がハイレベルである場合、選択トランジスタ３４がオン状態に制御され、増幅トランジスタ３３が画素出力線４６に接続される。
また、増幅トランジスタ３３のゲート電極に光電変換部３１が接続されている場合、画素出力線４６は、光電変換部３１に蓄積された電荷量に応じた電圧レベルになる。
リセットトランジスタ３５は、半導体基板１１０に形成されたＭＯＳトランジスタである。
リセットトランジスタ３５のゲート電極は、リセット信号線４５に接続される。リセットトランジスタ３５のソース電極は、電源線４２に接続される。リセットトランジスタ３５のドレイン電極は、フローティングディフュージョン３６に接続される。
そして、リセット信号線４５がハイレベルになると、リセットトランジスタ３５は、フローティングディフュージョン３６を電源線４２に接続する。
これによりフローティングディフュージョン３６は、電源電圧レベルにリセットされる。
このように画素回路２２は、グランド線４１、電源線４２、転送信号線４３、選択信号線４４、リセット信号線４５、画素出力線４６に接続される。
また、二次元に配列される複数の画素回路２２は、複数のグランド線４１、複数の電源線４２、複数の転送信号線４３、複数の選択信号線４４、複数のリセット信号線４５、複数の画素出力線４６に接続される。
たとえば、二次元に配列される複数の画素回路２２は、１行毎に共通する転送信号線４３、選択信号線４４、およびリセット信号線４５に接続される。
また、二次元に配列される複数の画素回路２２は、１列毎に共通する画素出力線４６に接続される。
また、これら複数の電源線および複数の信号線は、複数の画素回路２２の周囲に形成されるデコーダ（ＤＥＣ）１２０、相関２重サンプリング回路１１４などに接続される。デコーダ１２０は、行選択回路１１２およびシャッタ行選択回路１１３に接続される。
たとえば複数の転送信号線４３、複数の選択信号線４４、および複数のリセット信号線４５は、所定の論理回路により行選択回路１１２およびシャッタ行選択回路１１３に接続される。
行選択回路１１２およびシャッタ行選択回路１１３は、水平方向に長い横長の受光部２１の水平方向一端側に配置される。
このため、複数の転送信号線４３、複数の選択信号線４４、および複数のリセット信号線４５は、横長の受光部２１の上を、受光部２１の全幅にわたって横断する。
また、複数の画素出力線４６は、相関２重サンプリング回路１１４に接続される。
相関２重サンプリング回路１１４は、受光部２１の垂直方向一端側に配置される。
このため、複数の画素出力線４６は、横長の受光部２１の上を、受光部２１の全幅にわたって縦断する。
同様に、複数のグランド線４１および複数の電源線４２は、複数の画素回路２２に接続されるため、後述するように横長の受光部２１の上を、受光部２１の全幅にわたって縦断する。
［受光部２１における各種の配線と光電変換部３１とのレイアウト］
次に、受光部２１に形成される各種の配線と光電変換部３１とのレイアウトについて、説明する。
図５は、図２の固体撮像デバイス１１の画素部１１１の模式的な部分断面図である。
図５（Ａ）は、画素部１１１の中央部分の部分断面図である。
図５（Ｂ）は、画素部１１１の中央部と周縁部との間の中間部分の部分断面図である。
図５（Ｃ）は、画素部１１１の周縁部分の部分断面図である。
図５に示すように、固体撮像デバイス１１の半導体基板１１０には、複数の光電変換部３１と、複数のＭＯＳトランジスタ３７とが形成される。
図５において、複数の光電変換部３１は、等間隔に並べて形成される。
また、各画素回路２２の各種のＭＯＳトランジスタ３２〜３５は、複数の光電変換部３１の間に形成される。
図５では、図示された各組の光電変換部３１およびＭＯＳトランジスタ３７が、各画素回路２２に相当する。図５に図示されたＭＯＳトランジスタ３７は、たとえば転送トランジスタ３２である。
また、受光部２１において半導体基板１１０の上には、絶縁膜７１、カラーフィルタアレイ７２、レンズアレイ７３がその順番で形成される。
絶縁膜７１は、透明または半透明な絶縁性樹脂材料により形成される。
また、絶縁膜７１の上側の表層部は、パッシベーション膜により平坦化されている。
カラーフィルタアレイ７２は、複数のフィルタ部７２Ａを有する。
複数のフィルタ部７２Ａは、ＲＧＢの三色から選択された１つの色に着色されている。
また、フィルタ部７２Ａは、画素回路２２と１対１に対応するように、受光部２１において二次元に配列される。
レンズアレイ７３は、複数のレンズ部７３Ａを有する。
レンズ部７３Ａは、凸レンズ形状を有する。
レンズ部７３Ａは、画素回路２２と１対１に対応に対応するように、受光部２１において二次元に配列される。そのため、各レンズ部７３Ａは、各フィルタ部７２Ａと重なる。
そして、各組のフィルタ部７２Ａおよびレンズ部７３Ａは、各画素回路２２の略上方に位置する。
具体的には、図５（Ａ）に示すように受光部２１の中央部分では光が真上から画素回路２２へ入射することから、フィルタ部７２Ａおよびレンズ部７３Ａは、画素回路２２の真上に形成される。
これに対して、図５（Ｃ）に示すように受光部２１の周縁部分では光が斜め方向から画素回路２２へ入射することから、フィルタ部７２Ａおよびレンズ部７３Ａは、画素回路２２の斜め上方にずれて形成される。
また、図５に示すように、絶縁膜７１内には、複数の配線体５１〜５３が３層に形成される。
この複数の配線体５１〜５３により、受光部２１を縦断または横断する各種の信号線および電源線が形成される。
そして、図５では、３層の配線層は、紙面に垂直な方向に延在する。
また、３層の配線層は、図示外のビアコンタクトにより相互に電気的に接続される。
そして、この３層の配線体５１〜５３により１つの配線部５０が形成される。
また、配線部５０は、たとえばグランド線４１、電源線４２、転送信号線４３、選択信号線４４、リセット信号線４５、または画素出力線４６として用いられる。
また、図５の複数本の配線部５０は、光電変換部３１の配列方向の一方の方向（紙面に垂直な方向）に沿って延在する。
また、後述するように、図５の複数本の配線部５０において、それぞれの最下配線体５１に対するそれぞれの中間配線体５２のずれ量は、上述した一方の配列方向において同じ（ここでは共にずれが０）である。
また、二次元の配列方向の他方の配列方向（図５の紙面内の方向）においての各中間配線体５２は、最下配線体５１の真上からずらして重ねられている。
複数の最上配線体５３も、最下配線体５１の真上からずらして重ねられている。
複数の配線部５０は、たとえば図５（Ａ）に示すように、フィルタ部７２Ａおよびレンズ部７３Ａから画素回路２２の光電変換部３１までの光の入射経路を避けるように、隣接する２つの光電変換部３１の間に形成される。
具体的にはたとえば、図５（Ａ）の受光部２１の中心部分では、中間配線体５２および最上配線体５３は、最下配線体５１の真上の位置に重ねられる。
図５（Ｂ）の受光部２１の中間部分では、中間配線体５２および最上配線体５３は、最下配線体５１の真上の位置から、若干中心寄りにずらして重ねられる。
図５（Ｃ）の受光部２１の周縁部分では、中間配線体５２および最上配線体５３は、最下配線体５１の真上の位置から、中心寄りにずらして重ねられる。
周縁部分での中心方向へのずれ量は、中間部分での中心方向へのずれ量より大きい。
［ダミー配線体６２の説明］
図６は、１組の光電変換部３１および周囲の配線部５０の部分平面図である。
図６は、受光部２１を光の入射方向から見た図である。
図６の光電変換部３１は、略四角形の受光領域を有する。
また、複数の光電変換部３１の受光領域は、等ピッチに配列される。
そして、図６において、横並びの２つの光電変換部３１のゲート電極６１は、１つのフローティングディフュージョン３６に共通に接続される。
また、図６の右側において縦に延在する配線体は、電源線４２の最下配線体５１である。
図６の左側において縦に延在する配線体は、グランド線４１の最下配線体５１である。
このようにフローティングディフュージョン３６、電源線４２およびグランド線４１は、２列の光電変換部３１の単位で設けられる。
そのため、受光部２１に等ピッチで二次元的に配列される複数の光電変換部３１は、受光部２１に均一に配列される。
これに対して、フローティングディフュージョン３６、電源線４２およびグランド線４１は、受光部２１に不均一に配列される。
そして、たとえば図６の左側から斜めに光が入射する場合、図６の左側の光電変換部３１は、入射光の一部が電源線４２により遮蔽される。
これに対して、図６の右側の光電変換部３１は、入射光が遮蔽されることなく入射する。
よって、図６の左側の光電変換部３１と右側の光電変換部３１とが同一の光電変換特性を有していても、左側の光電変換部３１の感度は、右側の光電変換部３１に比べて低下する。
そのため、この実施形態では、受光部２１の上に複数のダミー配線体６２を設ける。
ダミー配線体６２とは、光電変換部３１と周辺回路とを接続するための配線部として機能しない配線部をいう。
具体的には、図６左上の第１の光電変換部３１−１については、左辺部分に電源線４２が重なっているため、右辺部分に重ねて第１のダミー配線体６２−１を形成する。
これにより、第１の光電変換部３１−１は、その水平方向の両端辺と重ねて１対の配線部分が形成される。
また、この１対の配線部分は、第１の光電変換部３１−１の中心について光学的に対称な位置に配置される。
図６右上の第２の光電変換部３１−２については、右辺部分にグランド線４１が重なっているため、左辺部分に重ねて第２のダミー配線体６２−２を形成する。
これにより、第２の光電変換部３１−２は、その水平方向の両端辺と重ねて１対の配線部分が形成される。
また、この１対の配線部分は、第２の光電変換部３１−２の中心について光学的に対称な位置に配置される。
図６左下の第３の光電変換部３１−３については、左辺部分に電源線４２が重なっているため、右辺部分に重ねて第３のダミー配線体６２−３を形成する。
これにより、第３の光電変換部３１−３は、その水平方向の両端辺と重ねて１対の配線部分が形成される。
また、この１対の配線部分は、第３の光電変換部３１−３の中心について光学的に対称な位置に配置される。
図６右下の第４の光電変換部３１−４については、右辺部分にグランド線４１が重なっているため、左辺部分に重ねて第４のダミー配線体６２−４を形成する。
これにより、第４の光電変換部３１−４は、その水平方向の両端辺と重ねて１対の配線部分が形成される。
また、この１対の配線部分は、第４の光電変換部３１−４の中心について光学的に対称な位置に配置される。
また、第１の実施形態では、複数のダミー配線体６２を電源線４２またはグランド線４１に接続して、これら複数のダミー配線体６２に電位を与える。
具体的には、図６左上の第１のダミー配線体６２−１は、第１の中間配線体５２−１により、電源線４２の最下配線体５１と電気的に接続する。
図６右上の第２のダミー配線体６２−２は、第２の中間配線体５２−２により、グランド線４１の最下配線体５１と電気的に接続する。
図６左下の第３のダミー配線体６２−３は、第３の中間配線体５２−３により、電源線４２の最下配線体５１と電気的に接続する。
図６右下の第４のダミー配線体６２−４は、第４の中間配線体５２−４により、グランド線４１の最下配線体５１と電気的に接続する。
このように各ダミー配線体６２は、一か所において電源線４２またはグランド線４１に接続される。
そのため、ダミー配線体６２は、電位が与えられても、電源線４２またはグランド線４１として機能しない。
［撮像装置１の動作］
次に、図１の撮像装置１の動作を説明する。
以下の説明では、数十秒シャッタまたはバルブシャッタなどによる長時間露光の場合の動作を例に説明する。
図７は、図１の撮像装置１での長時間露光処理のフローチャートである。
長時間露光の動作では、操作部１３において撮像キーが押下されると、制御部１６は、レリーズ操作があったと判断する（ステップＳＴ１）。
そして、制御部１６は、固体撮像デバイス１１に撮像の開始信号を出力する。
これにより、固体撮像デバイス１１は、撮像処理を開始する（ステップＳＴ２）。
固体撮像デバイス１１は、複数の光電変換部３１をリセットする。また、固体撮像デバイス１１は、リセット後の複数の光電変換部３１に光を受光させる。
固体撮像デバイス１１に撮像開始を指示した後、制御部１６は、撮像キーを監視する。
制御部１６は、撮像キーが押下された状態であるか否かを繰り返し判断する（ステップＳＴ３）。
撮像キーが押下された状態である場合、制御部１６は、レリーズ操作中であると判断する。
そして、たとえば数秒から数分の露光期間が経過して撮像キーが押下されなくなると、制御部１６は、レリーズ操作を終了と判断する。
制御部１６は、固体撮像デバイス１１に撮像の終了信号を出力する。
撮像の終了信号が入力されると、固体撮像デバイス１１は、受光を終了する（ステップＳＴ４）。
また、固体撮像デバイス１１は、読出処理を開始する（ステップＳＴ５）。
読出処理において、固体撮像デバイス１１は、たとえば行選択回路１１２およびシャッタ行選択回路１１３により、複数の画素回路２２を１行毎に動作させる。
行選択回路１１２およびシャッタ行選択回路１１３は、たとえば複数行の転送信号線４３および選択信号線４４を、１行毎に順番にローレベルからハイレベルへ制御する。
これにより、制御された１行の画素回路２２により、複数の画素出力線４６は、当該１行の光電変換部３１の受光光量に応じたレベルに制御される。
相関２重サンプリング回路１１４は、事前に測定したリセット時の各画素回路２２の出力レベルと、撮像時に読み出した各画素回路２２の出力レベルとの相関に基づいて、複数の画素回路２２の受光光量に応じた信号を、１行ずつ順番に生成する。
また、相関２重サンプリング回路１１４は、行選択回路１１２からの同期信号に同期して、複数の画素回路２２の受光光量信号を１行ずつ順番に出力する。
ＡＧＣ回路１１７は、受光光量信号を増幅する。
アナログ・デジタル変換回路１１８は、受光光量信号をサンプリングし、複数の画素回路２２の受光光量データを得る。
デジタルアンプ回路１１９は、複数の画素回路２２の受光光量データを読み出した行の順番で含む出力信号を生成する。
なお、これらの回路の一連の動作は、タイミングジェネレータ１１６からの同期信号により同期して実行される。
以上の読出処理により、固体撮像デバイス１１は、受光部２１に二次元配列された複数の画素回路２２（光電変換部３１）の受光光量の値を含む出力信号を、信号処理回路へ出力する。
信号処理回路１２は、信号処理により、固体撮像デバイス１１の出力信号から、ＲＧＢのフルカラーの画像データを生成する（ステップＳＴ６）。
また、信号処理回路１２は、たとえばフルカラーの画像データを含む画像信号を、システムバス１９へ出力する。
システムバス１９に画像信号が出力されると、メモリ１７は、その画像信号を取り込み、画像信号に含まれる画像データを記憶する。
また、シリアルインタフェース部１８は、システムバス１９の画像信号を取り込み、画像信号に含まれる画像データを半導体メモリカード２０に記憶する。
また、表示部１４は、システムバス１９の画像信号を取り込み、画像信号に含まれる画像データの画像を表示する。
これにより、撮像装置１で撮像した画像が、半導体メモリカード２０などに保存される（ステップＳＴ７）。
また、ユーザは、表示部１４の表示により、撮像装置１で撮像した画像を確認することができる。
以上のように、第１の実施形態の固体撮像デバイス１１では、光学的な補正するために、各光電変換部３１について、配線部５０と光学的に対称な位置にダミー配線体６２を設けている。
よって、各光電変換部３１の入射光は、光学的に対称な光となる。
複数の光電変換部３１の受光光量は揃う。
そして、複数の光電変換部３１の光電変換特性は、均一な特性に改善される。
また、第１の実施形態の固体撮像デバイス１１では、ダミー配線体６２は、電源線４２またはグランド線４１に接続されている。
具体的には、光電変換部３１について電源線４２と対称な反対側の位置に形成されたダミー配線体６２は、電源線４２に接続する。
また、光電変換部３１についてグランド線４１と対称な反対側の位置に形成されたダミー配線体６２は、グランド線４１に接続する。
よって、各ダミー配線体６２の電位は、グランド電位または電源電位に安定する。また、ダミー配線体６２に電位を与えた状態で光を受光する。
それゆえ、ダミー配線体６２による暗信号成分は、グランド線４１または電源線４２による暗信号成分と同等になる。
また、ダミー配線体６２が光電変換部３１の光電変換特性に実際に与える影響の程度は、抑えられる。
そのため、第１の実施形態では、たとえば、ダミー配線体６２による暗信号成分の増化を抑えることができる。
また、第１の実施形態では、撮像した画像中に、白キズなどの画像欠陥が生じ難くなる。
また、第１の実施形態では、画像中の色のつき方のムラを抑えることができる。
また、第１の実施形態では、ダミー配線体６２が光電変換部３１の光電変換特性に実際に与える影響の程度は、グランド線４１または電源線４２が実際に与える影響と同程度であると予想することが可能になる。
この実施形態とは異なり、ダミー配線体６２に電位が与えない場合、ダミー配線体６２の電位が他の配線部５０の電位と大きく異なることがある。
この電位差による光電変換部３１の特性への影響は大きい。
第１の実施形態では、そのような電位差が生じ得ないので、光電変換部３１の特性への影響を抑えることができる。
また、第１の実施形態では、図６に示すように、電源線４２に沿って列方向に並べられる複数の光電変換部３１についての複数のダミー配線体６２は、電源線４２に共通に接続される。
よって、第１の実施形態では、この電源線４２に沿って列方向に並べられる複数の光電変換部３１の光電変換特性の特性差を揃えることができる。
また、第１の実施形態では、グランド線４１に沿って列方向に並べられる複数の光電変換部３１についての複数のダミー配線体６２は、グランド線４１に共通に接続される。
よって、第１の実施形態では、このグランド線４１に沿って列方向に並べられる複数の光電変換部３１の光電変換特性の特性差を揃えることができる。
そして、第１の実施形態では、ダミー配線体６２の電位が不安定である場合に懸念される信号処理による画素毎の色付き差などを抑えることができる。
なお、この信号処理による画素毎の色付き差は、一眼レフカメラの数十秒シャッタまたはバルブシャッタなどのように、長時間の電荷蓄積時に生じることがある。
また、第１の実施形態では、ダミー配線体６２の電位が不安定である場合の画質低下を抑えている。そのため、第１の実施形態の撮像装置１では、そのような画質低下を抑えるための新たなプログラムを実装する必要がない。
＜第２の実施形態＞
図８は、本発明の第２の実施形態に係る１組の光電変換部３１および周囲の配線部５０の部分平面図である。
第２の実施形態に係る撮像装置１は、図８に示す構成以外は、第１の実施形態に係る撮像装置１の構成と共通する。
図８において、左上の第１のダミー配線体６２−１は、第１の中間配線体５２−１Ａにより、グランド線４１の最下配線体５１と電気的に接続する。
これにより、図８左上の第１の光電変換部３１−１の左端辺には、電源線４２の最下配線体５１が重なる。
また、第１の光電変換部３１−１の右端辺には、グランド線４１の最下配線体５１が重なる。
図８右上の第２のダミー配線体６２−２は、第２の中間配線体５２−２Ａにより、電源線４２の最下配線体５１と電気的に接続する。
これにより、図８右上の第２の光電変換部３１−２の左端辺には、電源線４２の最下配線体５１が重なる。
また第１の光電変換部３１−１の右端辺には、グランド線４１の最下配線体５１が重なる。
同様に、図６左下の第３のダミー配線体６２−３は、第３の中間配線体５２−３Ａにより、グランド線４１の最下配線体５１と電気的に接続する。
また、図６右下の第４のダミー配線体６２−４は、第４の中間配線体５２−４Ａにより、電源線４２の最下配線体５１と電気的に接続する。
このように、第２の実施形態では、各光電変換部３１の左端辺には、電源電位の配線体が重なる。
また、各光電変換部３１の右端辺には、グランド電位の配線体が重なる。
そのため、第２の実施形態は、複数の配線部５０が受光部２１において不均一に配列されているにもかかわらず、複数の光電変換部３１に対する配線部分の電位を揃えることができる。
具体的には、第２の実施形態では、複数の光電変換部３１に対して、電源電位の配線体とグランド電位の配線体とを同じ配置にすることができる。
よって、第２の実施形態では、複数の光電変換部３１の特性を、複数の光電変換部３１が本来持つ特性に揃えることが可能である。
また、第２の実施形態では、これら電源電位の配線体およびグランド電位の配線体による、複数の光電変換部３１の特性ばらつきを抑えることが可能である。
以上の各実施形態は、本発明の好適な実施形態であるが、本発明はこれに限定されない。本発明では、発明の要旨を逸脱しない範囲において、実施形態を種々に変形または変更できる。
上記実施形態では、光学的な対称性を得るためのダミー配線部（ダミー配線体６２）の電位は、電源電位またはグランド電位に固定されている。
この他にも例えば、ダミー配線部の電位は、電源電位またはグランド電位に近い電位に固定されてもよい。
また、ダミー配線部の電位は、ダミー配線部の周囲にある信号線と同じ電位とされてもよい。
さらに他にも例えば、ダミー配線部の電位は、任意の電位に制御されてもよい。
たとえば、複数のダミー配線部の電位は、ダミー配線部以外の構造を要因として発生する複数の画素回路２２の特性差を相殺または減じるように、個別に任意の電位に制御することもできる。
これにより、複数の画素回路２２の特性を揃えることができる。
また、ダミー配線部の電位は、固体撮像デバイス１１の状態に応じてダイナミックに変化するように制御されてもよい。
上記実施形態では、複数の画素回路２２は、フローティングディフュージョン３６を共通に使用する。
この他にも例えば、複数の画素回路２２は、隣接する２つの画素回路２２で、増幅トランジスタ３３、選択トランジスタ３４、およびリセットトランジスタ３５を供用してもよい。
さらに他にも例えば、複数の画素回路２２は、それぞれ独立した回路として形成されてもよい。
上記実施形態では、ダミー配線部は、１層のダミー配線体６２により形成されている。
この他にも例えば、ダミー配線部は、積層された複数のダミー配線体により形成されてもよい。
上記実施形態では、配線部５０は、ＣＭＯＳセンサによる固体撮像デバイス１１に形成されている。
この他にも例えば、ＣＣＤ（Charge Coupled Device）センサによる固体撮像デバイス１１に配線部５０およびダミー配線部が形成されてもよい。
上記実施形態では、画素回路２２には、グランド線４１と電源線４２とにより、グランド電位と電源電位ＶＤＤが給電されている。
この他にも例えば、画素回路２２には、グランド電位とサブストレート電位ＶＳＳが給電されてもよい。
１…撮像装置、１０…光学部、１１…固体撮像デバイス（固体撮像装置）、１２…信号処理回路、１６…制御部、２１…受光部、２２…画素回路、３１…光電変換部、３６…フローティングディフュージョン、４１…グランド線（電源線）、４２…電源線、５０…配線部、５１…最下配線体、５２…中間配線体、５３…最上配線体、６２…ダミー配線体（ダミー配線部）、１１０…半導体基板、１１２…行選択回路（周辺回路）、１１３…シャッタ行選択回路（周辺回路）、１１４…相関２重サンプリング回路（周辺回路）、１２０…デコーダ（周辺回路）

Claims (10)

  1. 半導体基板と、
    前記半導体基板内で入射光を電荷に変換する光電変換部をそれぞれ有する複数の画素回路と、
    前記半導体基板の光入射側に配置され、対応する行または列の画素回路にそれぞれが接続され複数の配線部と、
    前記半導体基板の光入射側に配置され、前記複数の画素回路内の各光電変換部について、配線部が配置されていない側に画素回路ごとに配置され、所定の一定電位が供給されるダミー配線部と、
    を有し、
    一定電位が供給される配線部が各光電変換部の一辺の側に配置され、
    前記ダミー配線部は、前記一定電位が供給される配線部が配置された側と反対の各光電変換部の他辺の側に配置された、
    固体撮像装置。
  2. 前記ダミー配線部は、前記各光電変換部に対して前記一定電位が供給される配線部と光学的に対称な位置に配置された、
    請求項１記載の固体撮像装置。
  3. 前記固体撮像装置は、前記複数の配線部および複数の前記ダミー配線部を含み、
    前記複数の画素回路内の複数の前記光電変換部は、前記半導体基板内で等ピッチで均一に配列され、
    前記複数の配線部は、前記複数の光電変換部に対し不均一に配列され、
    前記複数のダミー配線部は、前記複数の光電変換部のそれぞれについて前記一定電位が供給される配線部が配置された側と反対の側に配置され、
    各光電変換部の両側の前記一定電位が供給される配線部と前記ダミー配線部が光学的に対称に配置された、
    請求項１または２記載の固体撮像装置。
  4. 前記画素回路は、隣接する複数の光電変換部が共通に使用するフローティングディフュージョンを含み、
    前記ダミー配線部は、前記フローティングディフュージョンを共通に使用する複数の光電変換部の組毎に、当該組の複数の光電変換部の周囲に形成される前記一定電位が供給される配線部に対して光学的に対称な位置に配置された、
    請求項１から３のいずれか一項記載の固体撮像装置。
  5. 前記ダミー配線部に、前記一定電位が供給される配線部と同じ一定電位が供給される、
    請求項１から４のいずれか一項記載の固体撮像装置。
  6. 前記光電変換部は、前記半導体基板に略四角形の領域として形成され、
    前記配線部は、前記略四角形の領域の一辺と重ねられた電源用の配線部であり、
    前記ダミー配線部は、前記略四角形の領域の四辺のうち、前記電源用の配線部が重ねられた一辺と対向する辺に重ねられて、前記電源用の配線部と電気的に接続された、
    請求項５記載の固体撮像装置。
  7. 前記ダミー配線部に、前記一定電位が供給される配線部と異なる一定電位が供給される、
    請求項１から４のいずれか一項記載の固体撮像装置。
  8. 光を集光する光学部と、
    前記光学部で集光された光を受光する固体撮像装置と
    を有し、
    前記固体撮像装置は、
    半導体基板と、
    前記半導体基板内で入射光を電荷に変換する光電変換部をそれぞれ有する複数の画素回路と、
    前記半導体基板の光入射側に配置され、対応する行または列の画素回路にそれぞれが接続された複数の配線部と、
    前記半導体基板の光入射側に配置され、前記複数の画素回路内の各光電変換部について、前記配線部が配置されていない側に画素回路ごとに配置され、所定の一定電位が供給されるダミー配線部と、
    を有し、
    一定電位が供給される配線部が各光電変換部の一辺の側に配置され、
    前記ダミー配線部は、前記一定電位が供給される配線部が配置された側と反対の各光電変換部の他辺の側に配置された、
    撮像装置。
  9. 前記固体撮像装置は、
    前記複数の画素回路内の複数の前記光電変換部の受光に応じた出力信号を出力し、
    前記撮像装置は、
    前記固体撮像装置の前記出力信号を処理し、撮像した画像のデータを生成する信号処理回路と、
    前記複数の光電変換部による電荷蓄積時間を制御する制御部と
    を有し、
    前記制御部は、
    前記複数の光電変換部に、数秒以上にわたって電荷を蓄積させる
    請求項８記載の撮像装置。
  10. 半導体基板と、前記半導体基板内で入射光を電荷に変換する光電変換部をそれぞれ有する複数の画素回路と、前記半導体基板の光入射側に配置され、対応する行または列の画素回路にそれぞれが接続された複数の配線部と、前記半導体基板の光入射側に配置され、前記複数の画素回路内の各光電変換部について、配線部が配置されていない側に画素回路ごとに配置され、所定の一定電位が供給されるダミー配線部と、を有し、一定電位が供給される配線部が各光電変換部の一辺の側に配置され、前記ダミー配線部は、前記一定電位が供給される配線部が配置された側と反対の各光電変換部の他辺の側に配置された固体撮像装置を用いて光を受光する受光ステップと、
    前記固体撮像装置の前記複数の画素回路内の複数の光電変換部の受光に応じた出力信号を生成する生成ステップと、
    を有し、
    前記受光ステップでは、
    前記ダミー配線部に所定の一定電位を供給した状態で光を受光する、
    固体撮像装置の駆動方法。
JP2009105821A 2009-04-24 2009-04-24 固体撮像装置、撮像装置および固体撮像装置の駆動方法 Expired - Fee Related JP5526592B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009105821A JP5526592B2 (ja) 2009-04-24 2009-04-24 固体撮像装置、撮像装置および固体撮像装置の駆動方法
CN2010101419758A CN101873442B (zh) 2009-04-24 2010-04-08 固态摄像器件、摄像装置以及驱动该固态摄像器件的方法
US12/762,050 US8358362B2 (en) 2009-04-24 2010-04-16 Solid-state imaging device, imaging apparatus, and method of driving the solid-state imaging device
US13/718,965 US8760548B2 (en) 2009-04-24 2012-12-18 Solid-state imaging device, imaging apparatus, and method of driving the solid-state imaging device
US14/287,860 US9210348B2 (en) 2009-04-24 2014-05-27 Solid-state imaging device, imaging apparatus, and method of driving the solid-state imaging device
US14/931,040 US9356056B2 (en) 2009-04-24 2015-11-03 Solid-state imaging device, imaging apparatus, and method of driving the solid-state imaging device
US15/050,058 US9461087B2 (en) 2009-04-24 2016-02-22 Solid-state imaging device, imaging apparatus, and method of driving the solid-state imaging device
US15/252,896 US9818786B2 (en) 2009-04-24 2016-08-31 Imaging device including wirings that overlap photoelectric conversions units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009105821A JP5526592B2 (ja) 2009-04-24 2009-04-24 固体撮像装置、撮像装置および固体撮像装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2010258728A JP2010258728A (ja) 2010-11-11
JP5526592B2 true JP5526592B2 (ja) 2014-06-18

Family

ID=42991813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009105821A Expired - Fee Related JP5526592B2 (ja) 2009-04-24 2009-04-24 固体撮像装置、撮像装置および固体撮像装置の駆動方法

Country Status (3)

Country Link
US (6) US8358362B2 (ja)
JP (1) JP5526592B2 (ja)
CN (1) CN101873442B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP2012064709A (ja) 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
CN103716169B (zh) * 2012-09-29 2017-11-24 华为技术有限公司 点到多点的组播实现方法、网络节点和系统
US9544583B2 (en) * 2015-01-09 2017-01-10 Ricoh Company, Ltd. Object space calibration of plenoptic imaging systems
KR20230066136A (ko) * 2015-02-27 2023-05-12 소니그룹주식회사 반도체 장치, 고체 촬상 소자, 촬상 장치 및 전자 기기

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3754961B2 (ja) * 2002-02-22 2006-03-15 キヤノン株式会社 固体撮像装置およびカメラ
JP4551603B2 (ja) * 2002-03-11 2010-09-29 ソニー株式会社 固体撮像素子及びその製造方法
JP4221940B2 (ja) 2002-03-13 2009-02-12 ソニー株式会社 固体撮像素子及び固体撮像装置並びに撮像システム
CN1661806A (zh) * 2004-02-24 2005-08-31 三洋电机株式会社 固体摄像元件和固体摄像元件的制造方法
JP2005268282A (ja) * 2004-03-16 2005-09-29 Nec Corp 半導体チップの実装体及びこれを用いた表示装置
JP4971586B2 (ja) * 2004-09-01 2012-07-11 キヤノン株式会社 固体撮像装置
KR100690880B1 (ko) * 2004-12-16 2007-03-09 삼성전자주식회사 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법
JP2008053959A (ja) * 2006-08-23 2008-03-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2008098391A (ja) * 2006-10-12 2008-04-24 Fujifilm Corp 放射線画像検出器
US8537258B2 (en) * 2007-02-28 2013-09-17 Hamamatsu Photonics K.K. Solid-state imaging device with transimpedance and integrating circuits
JP2008244021A (ja) * 2007-03-26 2008-10-09 Matsushita Electric Ind Co Ltd 固体撮像装置およびそれを用いたカメラ
JP4505488B2 (ja) * 2007-09-05 2010-07-21 シャープ株式会社 固体撮像素子および電子情報機器
JP5221982B2 (ja) * 2008-02-29 2013-06-26 キヤノン株式会社 固体撮像装置及びカメラ
JP5282543B2 (ja) * 2008-11-28 2013-09-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5476716B2 (ja) * 2009-01-08 2014-04-23 ソニー株式会社 撮像素子および撮像装置
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP2013038118A (ja) * 2011-08-04 2013-02-21 Sony Corp 固体撮像素子および電子機器
JP6174902B2 (ja) * 2012-09-14 2017-08-02 キヤノン株式会社 固体撮像装置及びカメラ
JP6308760B2 (ja) * 2012-12-20 2018-04-11 キヤノン株式会社 光電変換装置および光電変換装置を有する撮像装置
JP2015103958A (ja) * 2013-11-25 2015-06-04 ルネサスエレクトロニクス株式会社 撮像装置

Also Published As

Publication number Publication date
US20100271535A1 (en) 2010-10-28
US20140253772A1 (en) 2014-09-11
US20130107090A1 (en) 2013-05-02
JP2010258728A (ja) 2010-11-11
US20160172407A1 (en) 2016-06-16
US20160056190A1 (en) 2016-02-25
US8760548B2 (en) 2014-06-24
US9210348B2 (en) 2015-12-08
US20160372511A1 (en) 2016-12-22
US9356056B2 (en) 2016-05-31
US9461087B2 (en) 2016-10-04
US9818786B2 (en) 2017-11-14
US8358362B2 (en) 2013-01-22
CN101873442A (zh) 2010-10-27
CN101873442B (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
JP6369233B2 (ja) 固体撮像素子及びその信号処理方法、並びに電子機器
CN107068702B (zh) 固态成像器件及电子装置
JP5326751B2 (ja) 固体撮像装置、固体撮像装置の信号処理方法および電子機器
US9818786B2 (en) Imaging device including wirings that overlap photoelectric conversions units
TW201103340A (en) Solid-state imaging device and electronic apparatus
CN102194842A (zh) 固体摄像器件
WO2016158483A1 (ja) 固体撮像素子、駆動方法、および電子機器
JP6491519B2 (ja) 撮像素子及び撮像装置
WO2017043343A1 (ja) 固体撮像装置および電子機器
JP2007317870A (ja) 固体撮像装置とその製造方法、及びカメラモジュール
JP2012049431A (ja) 固体撮像装置および電子機器
US20150264244A1 (en) Image capturing apparatus and image capturing system
JP2010114275A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
US9538104B2 (en) Imaging apparatus, imaging method, manufacturing apparatus, manufacturing method, and electronic apparatus
WO2015170533A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2010258036A (ja) 固体撮像装置および撮像装置
US9379160B2 (en) Solid-state imaging apparatus, method of manufacturing the same, and electronic apparatus
JP4968971B2 (ja) 固体撮像装置及び固体撮像システム
JP2011120148A (ja) 撮像素子
JP2009206423A (ja) 固体撮像素子、固体撮像素子の製造方法および撮像装置
JP2017103420A (ja) 撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140331

R151 Written notification of patent or utility model registration

Ref document number: 5526592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees