JP4221940B2 - 固体撮像素子及び固体撮像装置並びに撮像システム - Google Patents
固体撮像素子及び固体撮像装置並びに撮像システム Download PDFInfo
- Publication number
- JP4221940B2 JP4221940B2 JP2002067861A JP2002067861A JP4221940B2 JP 4221940 B2 JP4221940 B2 JP 4221940B2 JP 2002067861 A JP2002067861 A JP 2002067861A JP 2002067861 A JP2002067861 A JP 2002067861A JP 4221940 B2 JP4221940 B2 JP 4221940B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- signal line
- imaging device
- state imaging
- unit pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 157
- 230000002093 peripheral effect Effects 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 70
- 230000003321 amplification Effects 0.000 description 23
- 238000003199 nucleic acid amplification method Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 210000001747 pupil Anatomy 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光電変換手段等を含む複数の単位画素が２次元配列された撮像領域を有する固体撮像素子及びその製造方法、固体撮像装置並びに携帯機器に関する。
【０００２】
【従来の技術】
近年、ビデオカメラや電子カメラが広く普及しており、これらのカメラには、ＣＣＤ型や増幅型の固体撮像素子が使用されている。
これらの固体撮像素子は、それぞれ光電変換手段（フォトダイオード；ＰＤ）を設けた複数の単位画素が撮像領域内に２次元配列のアレイ状に配置されたものである。
そして、ＣＣＤ型固体撮像素子では、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を垂直ＣＣＤ転送レジスタおよび水平ＣＣＤ転送レジスタを介して出力部に設けたフローティングデフュージョン（ＦＤ）部に転送する。そして、このＦＤ部の電位変動をＭＯＳトランジスタによって検出し、これを電気信号に変換、増幅することにより、撮像信号として出力する。
【０００３】
一方、増幅型固体撮像素子（ＣＭＯＳイメージセンサ）では、各単位画素内にＦＤ部や転送、増幅等の各種ＭＯＳトランジスタを有し、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を転送トランジスタによってＦＤ部に転送し、このＦＤ部の電位変動を増幅トランジスタによって検出し、これを電気信号に変換、増幅することにより、各画素毎の信号を信号線より出力する。
【０００４】
ところで、近年では、携帯電話などのモバイル機器へのカメラ機能搭載の目的から、撮像素子の小型化、省電力化に対する要求が強まっている。
このような要求に応えるためには、ＣＣＤ型の固体撮像素子よりも低電圧で動作可能であり、また、複雑な信号処理機能も容易にワンチップ化できる増幅型固体撮像素子（ＣＭＯＳイメージセンサ）が適している。
そして、このような増幅型固体撮像素子のうち、現時点では最も小型の画素を有する構成としては、図１０に示すような画素構造を有するものが提案されている（例えば、「Dun-Nian Yaung, Shou-Gwo Wuu, Yean-Kuen Fang et al., "Nonsilicide source/drain pixel for 0.25um CMOS image sensor" IEEE Electron Device Letters, Vol.22, No.2, pp.71-73, February 2001」参照）。
【０００５】
以下、この従来例について、図１０を参照して説明する。
図１０は、２×２＝４画素分の構成を示しており、各単位画素は、シリコン基板にはｐ型拡散層とｎ型拡散層からなるフォトダイオードＰＤと、このフォトダイオードＰＤで光電変換された信号電荷を電圧信号に変換して出力するための４つのＭＯＳトランジスタＴｒ１〜Ｔｒ４を設けたものである。
すなわち、読み出しトランジスタＴｒ１は、読み出しパルスに基づいてフォトダイオードＰＤで生成された信号電荷を読み出して増幅トランジスタＴｒ２のゲートに接続されたＦＤ部に転送するものであり、増幅トランジスタＴｒ２は、ＦＤ部の電位変動を対応して電圧信号（画素信号）を出力するものである。
また、垂直選択（アドレス）トランジスタＴｒ３は、アドレスパルスに基づいて画素信号を読み出す水平ライン（画素行）を垂直方向に順次選択するためのものであり、リセットトランジスタＴｒ４は、リセットパルスに基づいてＦＤ部の電位を電源電位にリセットするものである。
【０００６】
また、水平アドレス信号線１１は、垂直選択トランジスタＴｒ３のゲートに結線され、垂直選択トランジスタＴｒ３によって信号を読み出す水平ラインを選択するものであり、リセット線１２はリセットトランジスタＴｒ４のゲートに結線され、リセットトランジスタＴｒ４によってＦＤ部の電位をリセットするものである。
また、垂直信号線１３は、増幅トランジスタＴｒ２のソースに結線され、増幅トランジスタＴｒ２から出力された画素信号を画素部の外部に出力するものであり、定電流源１４は、各画素に駆動電流を供給しており、図では省略しているが、画素列毎に垂直方向に配線された信号線によって供給される。
【０００７】
これらの配線は、例えばＡｌ多層配線が形成されている。フォトダイオードＰＤに多くの光を導入するためには、フォトダイオードＰＤの開口率を上げる必要があり、フォトダイオードＰＤの上方には、できるだけ信号線を配置しないようにレイアウトされている。
そして、この配線層の上方には、オンチップレンズ（ＯＣＬ）を配置して開口率を上げる工夫がなされる。また、カラー信号を得るためのカラーフィルタが各フォトダイオードＰＤに対応して配線層上に配置される。
また、ＭＯＳトランジスタＴｒ１〜Ｔｒ４による回路部に光が入射しないようにするための遮光膜が配置されている。
【０００８】
【発明が解決しようとする課題】
ところで、被写体をレンズにより結像して撮像する固体撮像装置においては、シェーディングによる周辺減光の問題がある。具体的には、信号線などのチップ上の構造物による斜め光成分の乱反射により、画面中央部に比べて周辺部でフォトダイオードへの入射光量や光電変換効率が低下するという問題である。
特に近年はカメラ機能部品の小型化の要求から瞳距離の短い光学系が望まれるが、その場合、画面周辺の画素において斜めに入射する光の成分が信号線によって遮られるため、感度が低下し、シェーディングによる画質劣化が顕著になってしまう。
【０００９】
そこで従来は、瞳補正と称して、例えば特開2000-150849 号公報に開示されるように、撮像領域の周辺部寄りの領域において斜め光がフォトダイオードに集光されるように、オンチップレンズや遮光膜の開口の位置を補正し、シェーディングを軽減している。具体的には、フォトダイオードから見て光が入射する方向にオンチップレンズおよび遮光膜開口を配置する。
【００１０】
しかし、ＣＣＤ型の固体撮像素子であれば、画面内には多層配線が無く、フォトダイオード以外の領域を覆うための遮光膜以外には光をさえぎるものがない。従って、瞳補正によるシェーディング低減が効果的である。
図１１は、ＣＣＤ型の固体撮像素子の積層構造を示しており、シリコン基板２０の表層部にフォトダイオードＰＤが設けられている。そして、このシリコン基板２０の上部にＣＣＤの転送電極となる第１層目の配線層２１が形成され、その上に所定膜厚の絶縁膜２３を介して第２層目の配線層２２が積層されている。そして、その上に平坦化膜２４等を介してカラーフィルタ２５およびオンチップレンズ２６が配置されている。
【００１１】
これに対し、増幅型の固体撮像素子では、画面内に少なくとも２層、望ましくは３層以上の多層信号線が必要である。
図１２は、増幅型の固体撮像素子の積層構造を示しており、シリコン基板３０の表層部にフォトダイオードＰＤが設けられ、このシリコン基板３０の上部にそれぞれ所定膜厚の絶縁膜３１を介して３層の配線層３２、３３、３４が積層され、その上に平坦化膜３５等を介してカラーフィルタ３６およびオンチップレンズ３７が配置されている。すなわち、図１１に示すＣＣＤ型撮像素子の積層構造に比較して、より膜厚の大きい多層構造となっている。
【００１２】
このため上述した特開2000-150849 号公報に開示されるように、遮光膜やオンチップレンズのみの位置補正ではシェーディング改善の効果は小さい。
また、最上層の信号線はフォトダイオードの表面から３μｍから５μｍ程度上層にあるのが普通である。この段差は０．２５μｍゲート長世代のプロセス技術用いて製造した増幅型撮像素子の画素サイズとほぼ等しいため、瞳補正を行っても信号線によって斜め入射光が遮られ、特に短射出瞳距離の場合においてシェーディング抑制が十分にできない。
以上のように、従来の増幅型撮像素子においては、ＰＤ表面と信号線との間に画素サイズと同等の段差があるため、瞳補正を行っても撮像領域の周辺部寄りの領域でシェーディングが大きいという問題があった。
【００１３】
そこで本発明の目的は、２次元配列された光電変換手段の受光面の上層に配置される多層信号線による入射光の乱反射を抑えることができ、特に撮像領域の周辺部近傍における受光感度の改善を図ることができる固体撮像素子及び固体撮像装置並びに撮像システムを提供することにある。
【００１４】
【課題を解決するための手段】
本発明の固体撮像素子は、前記目的を達成するため、半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像領域を設けるとともに、前記半導体基板上に各単位画素の受光用開口部を避ける状態で単位画素の行方向、または列方向、または格子状に複数層の信号線を配置した固体撮像素子において、前記撮像領域の中心部から周辺部に行くに従って前記各単位画素に対する前記信号線の相対位置が撮像領域の中心に近づく方向にずれ、前記ゲート素子と前記信号線がビアコンタクトを介して接続され、前記ゲート素子と前記信号線との間が更に配線素片を介して前記信号線に接続されていることを特徴とする。
【００１５】
また、本発明の固体撮像装置は、半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像領域を設けるとともに、前記半導体基板上に各単位画素の受光用開口部を避ける状態で単位画素の行方向、または列方向、または格子状に複数層の信号線を配置した固体撮像素子と画像信号処理部をチップ上に備えた固体撮像 装置において、前記撮像領域の中心部から周辺部に行くに従って前記各単位画素に対する前記信号線の相対位置が撮像領域の中心に近づく方向にずれ、前記ゲート素子と前記信号線がビアコンタクトを介して接続され、前記ゲート素子と前記信号線との間が更に配線素片を介して前記信号線に接続されていることを特徴とする。
【００１６】
また、本発明の撮像システムは、少なくとも固体撮像素子と画像信号処理部をチップ上に備えた固体撮像装置と、レンズを備えた撮像システムにおいて、前記固体撮像素子は、半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像領域を設けるとともに、前記半導体基板上に各単位画素の受光用開口部を避ける状態で単位画素の行方向、または列方向、または格子状に複数層の信号線を配置し、
前記撮像領域の中心部から周辺部に行くに従って前記各単位画素に対する前記信号線の相対位置が撮像領域の中心に近づく方向にずれ、前記ゲート素子と前記信号線がビアコンタクトを介して接続され、前記ゲート素子と前記信号線との間が更に配線素片を介して前記信号線に接続されていることを特徴とする。
【００１７】
本発明の固体撮像素子では、撮像領域の中心部から周辺部に行くに従って各単位画素に対する信号線の相対位置が撮像領域の中心に近づく方向にずれていることから、撮像領域の周辺部近傍における斜めの入射光を有効に光電変換手段の受光部に入射させることができ、受光感度の改善を図ることができる。
【００１８】
また、本発明の固体撮像装置および撮像システムでは、固体撮像素子を搭載し、この固体撮像素子が撮像領域の中心部から周辺部に行くに従って各単位画素に対する信号線の相対位置が撮像領域の中心に近づく方向にずれていることから、光学系を小型化した場合にも、撮像領域の周辺部近傍における斜めの入射光を有効に光電変換手段の受光部に入射させることができ、受光感度の改善を図ることができるため、固体撮像素子をコンパクトに搭載でき、小型化を図ることが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明による固体撮像素子及びその製造方法の実施の形態例について説明する。
本実施の形態による固体撮像素子は、回路構成については上記図１０で示した従来例と同様の増幅型固体撮像素子であるが、その素子構造、特に各単位画素と周辺回路とを接続している信号線（上層配線層）の位置関係が従来例と異なっている。
図１は、本実施の形態による固体撮像素子の素子構造、特にフォトダイオードＰＤと信号線との位置関係を示す部分断面図であり、図１（Ａ）は撮像領域の中心部近傍の画素における素子構造、図１（Ｂ）は撮像領域の中心部と周辺部との中間に位置する画素における素子構造、図１（Ｃ）は撮像領域の周辺部近傍の画素における素子構造を示している。
【００２０】
図示のように、この固体撮像素子においては、シリコン基板４０の表層部にフォトダイオードＰＤが設けられ、このシリコン基板４０の上部にそれぞれ所定膜厚の絶縁膜４１を介して３層の配線層（信号線）４２、４３、４４が積層され、その上に平坦化膜（パッシベーション膜）４５等を介してカラーフィルタ４６およびオンチップレンズ４７が配置されている。
そして、図１（Ａ）に示すように、撮像領域の中心部近傍の画素では、フォトダイオードＰＤの上方を避けるように信号線を配置する。また、図１（Ｂ）（Ｃ）に示すように、撮像領域の周辺部に近づくにつれて、画素の信号線を、中心部近傍の画素に比べて光が入射してくる方向に配置し、画素への斜め入射光をできる限り多くフォトダイオードＰＤに到達させる。
【００２１】
図２は、フォトダイオードＰＤと信号線との平面方向の位置関係を示す平面図である。
図示のように、この固体撮像素子において、シリコン基板４０に２次元マトリクス状にフォトダイオードＰＤが配置されており、そのシリコン基板４０の上部に行方向の信号線４４Ａと列方向の信号線４４Ｂが配置されている。
各フォトダイオードＰＤは、行方向および列方向に一定の間隔で配置されているが、各信号線４４Ａ、４４Ｂの位置は、各フォトダイオードＰＤに対して撮像領域の中心部と周辺部とで位置関係がずれている。
すなわち、撮像領域の中心部の画素では、フォトダイオードＰＤ中心に対して各信号線４４Ａ、４４Ｂの間の中心位置が一致している。また、撮像領域の周辺部側の画素では、信号線４４Ａ、４４Ｂが撮像領域の中心方向にずれている。
【００２２】
次に、このような固体撮像素子の製造方法について説明する。
まず、イオン注入と熟拡散によりｐ型半導体層のｐウェル、あるいはｎ型半導体層のｎウェルを形成する。その後、素子分離領域を形成し、各ＭＯＳトランジスタのしきい値を決めるためのイオン注入を行い、ポリシリコン等でゲート層などを形成する。
次いで、レジスト塗布、パターニングを行い、リンなどのｎ型半導体層を形成するイオンを、例えば０．８ＭｅＶのエネルギで２×１０１３ｃｍ-2のドーズ量で、イオン注入法により基板に打ち込み、フォトダイオードＰＤを形成する。
次いで、ＰＳＧなどの酸化シリコン材料で層間膜を形成する。
次いで、コンタクトホールを開口し、タングステンを埋め込み、コンタクトを形成する。
次いで、アルミ等の導電膜を、例えば４００ｎｍ堆積し、パターニングを行い、１層目の信号線を形成する。
次いで、コンタクト形成と信号線の形成を繰り返して、所望の層数の多層配線を形成する。
【００２３】
増幅型固体撮像素子では、水平方向と垂直方向の信号線を形成するために、最低でも２層の多層配線が必要である。また、撮像領域の周辺に配置されている信号処理回路や画素の微細化のためには３層の多層配線が効果的であるし、さらに複雑な信号処理を行う回路を混載するためには４層以上の多層配線が有効であり、配線層数は製品の種類によって異なる。たとえば、アルミで３層配線を形成する場合にはフォトダイオードＰＤから３層目配線までの高さは５μｍ程度が普通である。
【００２４】
そして、本実施の形態では、信号線のパターニング時に使用するマスクにおいて、信号線の画素内に配置されるフォトダイオードＰＤと信号線の位置関係が、撮像領域の中央近傍の画素と周辺部側の画素とで異なるようなパターンを用いる。具体的には、中央近傍の画素ではフォトダイオードＰＤの上方に信号線が配置されないように各層の信号線を配置し、周辺部側の画素では、縦（垂直）方向の信号線は撮像領域の右側では左方向、左側では右方向にずれており、横（水平）方向の信号線は撮像領域の上側では下方向、下側では上方向にずれている。
なお、理想的には、隣接画素間で信号線のズレ量が緩やかに変化するのが理想的である。このようなマスクを用いてパターニングすると、信号線をフォトダイオードＰＤの位置に対してずらして形成することができる。
【００２５】
また、コンタクトホールのパターニング時に使用するマスクにおいては、上記のように単位画素に対する信号線の相対位置が画素によって異なるので、信号線の位置に対応してコンタクトの位置をずらすことが必要である。
また、単に信号線のズレに合わせてコンタクトをずらすだけでは接続できない場合も生じる。そこで、このような場合には、新たに配線素片を配置して正しく信号線と接続する。また、この場合には、隣接画素間で配線素片の形状が緩やかに変化するように形成する。すなわち、配線素片の形状を隣接画素間で急激に変化させると、画素間特性差が大きくなり、画質劣化の原因となるからである。
この後、従来の方法でパッシベーション膜（ＳｉＮなど）を堆積し、さらにオンチップフィルタやオンチップレンズを形成することで、本実施の形態による固体撮像装置が完成することになる。
このような増幅型固体撮像素子では、フォトダイオードの受光面に結像する光学系を配置して用いることが望ましい。そして、この光学系のＦ値は有限の値をとり、瞳中心は画面（撮像領域）の中央位置の上方になるようにする。
【００２６】
続いて、本実施の形態例に示した増幅型撮像素子の特性面での特徴を従来例と比較しながら説明する。
まず、撮像領域（画面）の中心部の画素では、フォトダイオードＰＤ上方には信号線が存在しない領域があり、中心画素の上方に瞳中心がある。このため、図１（Ａ）に示すように、画面中心では主要な光の成分ａはほぼ垂直に受光面に入射し、信号線が存在しない領域を通過してフォトダイオードＰＤに到達できる。この画面中心では従来例と本例との違いはなく、光を効率よくフォトダイオードＰＤに導入できる。
【００２７】
一方、画面周辺部の画素では、瞳中心が斜め上方に位置し、主要な光の成分ａが瞳から斜めに入射する（図１（Ｂ）（Ｃ））。上記従来例のように、フォトダイオードＰＤの上方を避けて信号線を配置しても、斜め入射光の光路上に信号線が配置されることになり、フォトダイオードＰＤの入射光を遮ってしまう。
しかし、本例では、信号線が存在しない領域が光の入射方向にあるので、光を効率よくフォトダイオードＰＤに導くことができる。結果として、周辺画素での減光の少ない、すなわちシェーディングの少ないフォトダイオードＰＤを製造できる。
また、製造工程の上でも変更点はなく、信号線を形成する際に用いるマスクにおいて、信号線を所望の形状に設計するのみで容易に実現できるという利点がある。
【００２８】
なお、本発明は上述した各実施の形態例に限定されるものではない。１つの画素となる基本セルの回路構成は図１０に示したものに何ら限定されるものではなく、光電変換部で得られた信号電荷を増幅して取り出すことのできる構成であればよい。
また、画面周辺の画素における金属膜による開口中心のずれ量や開口面積増大量等の条件は、適宜に定めればよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００２９】
次に、以上のような本実施の形態例による固体撮像素子のより具体的な実施例および応用例について説明する。
（１）上述のように図１に示す実施例は、従来の瞳補正でオンチップレンズをずらすのと同様な原理で信号線をずらすことにより、フォトダイオードＰＤへの入射光量を増加させるようにしたものである。撮像素子に結像する光学系の瞳中心は撮像素子の画面中心の直上にある場合がほとんどであるので、信号線は画面の中心方向にずらし、そのずらし量は画面端に行くほどずらし量を大きくしていくのが好ましい。
ただし、画面の一部のみ、たとえば、中心部分はずらさず、周辺部近傍部分だけをずらすだけでも、シェーディングの大きい画面周辺部近傍でのシェーディングが軽減され、画質の向上が達成される。
【００３０】
（２）従来例で示したように、一部の信号線は電源電位やグランド電位を供給するために、すべての単位画素に接続されている。その場合は、網状に信号線を形成し、網目に相当する開口部から各単位画素のフォトダイオードＰＤに光を導入する。この場合でも、信号線パターンを画面中心部に向かってずらすことで、シェーディングが改善される。
（３）例えば０．２５ミクロン世代の素子では、配線幅が０．４０ミクロン、ビアコンタクト径が０．３４ミクロン程度となる。単純に信号線だけを１ミクロンずらすと、ビアコンタクトと接続できないため、画素は動作できない。
そこで、信号線をずらしても接続を保つための構造として、図３に示すように、信号線５０Ａ、５０Ｂがずれる方向に長径の断面を有するビアコンタクト５２を形成し、信号線がどこにずれても、ビアコンタクトと信号線とを接触できるようにする。
（４）または、図４に示すように、新たな配線素片５４を配置して、ビアコンタクト５６と信号線５０Ａ、５０Ｂを接続する。なお、配線素片５４の形状は全画素で同一にするとよい。
【００３１】
（５）また、この配線素片を全画素で同一形状にする場合、信号線のずれの範囲内でどのようにずれても接続が保たれるような大きさにしなければならない。つまり、一部のずれ量が大きい場合には、全ての配線素片を大きくしなければならず、配線素片が光を遮ってしまう。そこで、こういった場合には、配線素片の形状を画素ごとに変化させることで、配線素片を小さくする。
図５は、ずれ量が大きい場合に配線素片の形状を変化させてビアコンタクトと信号線を接続する場合の一例を示す平断面図である。
図４に示すようなずれ量を有する領域では小さい配線素片５４を用い、図５に示すように、ずれ量が大きい領域では大きい配線素片５８を用いて接続する。
【００３２】
（６）信号線のずらし量は画面中心から端に行くにしたがって徐々に大きくすることが好ましい。このため、ずらし量を細かく設定する必要がある場合が多い。たとえば、４ｕｍピッチの画素アレイで、射出瞳距離が数１０〜数ｍｍであれは、１画素あたり０．１から１ｎｍ程度の小さいずらし量の最適値となる。つまり、信号線のピッチは３．９９９９μｍから３．９９９０μｍというように細かく設定する必要がある。
そして、このように半端な数値を取り扱う場合、設計作業は現在入手可能なＣＡＤツールで問題ないが、マスクの作成に問題がある。
つまり、このマスク作成作業は、マスク描画機を用いて描画グリッド（単位格子）でマスクパターンを設定していくものであるが、たとえば、よく用いられるＪＥＯＬ社製のマスク描画機ＡＬＴＡでは最小描画グリッドが２０ｎｍであるから、５倍マスクの場合、２０／５＝４ｎｍが半導体基板上にパターニング後の最小グリッドとなり、０．１から１ｎｍ程度の小さいずらし量で信号線を形成することができない。
【００３３】
そこで、この対策として、ずらし量の丸めを行い、最小グリッドに乗らない信号線をグリッドに載せるようにする。
上述のように、ずらし量は隣接する画素間で大きく変化しないことが重要であるが、たとえば、最小グリッド４ｎｍで０．５ｎｍ／pixel のずらしを行うと、８画素ごとに４μｍずつずらし量が増加することになる。この場合、８画素ごとに特性が変化してしまい、撮像結果に８画素ごとの縦筋が現れて問題となることが懸念されるが、最小グリッドが画素サイズの０．５％以下であれば、縦筋は認識できない程度であり、問題にならないことが分かった。また、画素ピッチは最小グリッドの整数倍としてグリッドに載るようにするのが設計上便利である。
【００３４】
（７）信号線の位置合わせずれにより設計どおりの位置に信号線が形成できないと、信号線により光が遮られ感度が低下する。そこで、普通は多層配線は直下の層に位置合わせを行うのであるが、より下の層に対して合わせを行うことにより、全体の位置合わせずれ量を減らすことができる。
図６は、多層配線を直下の層を基準として各層の位置合わせを行う場合の手順を示すフローチャートである。
図示のように、シリコン基板の素子分離領域（Ｓ１）を位置合わせの基準として、イオン注入（Ｓ２）とゲート形成（Ｓ３）を行う。その後、各層のコンタクト（１ＭＣ、２ＭＣ、３ＭＣ）と配線層（１ＭＴ、２ＭＴ）を直下の層を位置合わせの基準として形成し（Ｓ４〜Ｓ８）、さらに遮光膜（３ＭＴ）、カラーフィルタ、オンチップレンズを直下の層を位置合わせの基準として形成する（Ｓ９〜Ｓ１１）。
【００３５】
また、図７は、多層配線を直下でなく、より下層を位置袷の基準として各層の位置合わせを行う場合の手順を示すフローチャートである。
図示のように、通常のアルミ配線ならば、コンタクトの全層をゲート層に合わせるようにするとよい。この位置合わせのために、たとえば全層のコンタクトに対する合わせマークをゲート層に形成しておく。
また、通常のアルミ配線プロセスを用いる場合は、アルミ配線層は直下のコンタクト層にしか合わせられないので、図示のように各コンタクト層をゲート層などに合わせ、その上のアルミ配線層は直下のコンタクト層に合わせるようにする。
【００３６】
すなわち、図７において、シリコン基板の素子分離領域（Ｓ２１）を位置合わせの基準として、イオン注入（Ｓ２２）とゲート形成（Ｓ２３）を行う。その後、第１層目のコンタクト（１ＭＣ）をゲート層に位置合わせして形成し（Ｓ２４）、このコンタクト（１ＭＣ）に第１層目の配線層（１ＭＴ）を位置合わせして形成する（Ｓ２５）。
次に、第２層目のコンタクト（２ＭＣ）をゲート層に位置合わせして形成し（Ｓ２６）、このコンタクト（２ＭＣ）に第２層目の配線層（２ＭＴ）を位置合わせして形成する（Ｓ２７）。
【００３７】
次に、第３層目のコンタクト（３ＭＣ）をゲート層に位置合わせして形成し（Ｓ２８）、このコンタクト（３ＭＣ）に遮光膜（３ＭＴ）を位置合わせして形成する（Ｓ２９）。さらに、カラーフィルタ、オンチップレンズをゲート層に位置合わせして形成する（Ｓ３０、Ｓ３１）。
このような位置わせ方法は、信号線をずらさない場合にも効果があるが、特に信号線をずらす場合に効果が大きいものである。
なお、本例では全コンタクト層をゲート層に対して位置合わせマークを設けて位置合わせしたが、例えば素子分離領域やバルクコンタクトに対して全配線層に位置合わせマークを設けて位置合わせを行うようにしてもよい。
また、このような方法は埋め込み配線などの場合には必ずしも採用しないものとする。
【００３８】
（８）通常の増幅型固体撮像素子は、水平方向、垂直方向の画素選択信号線のドライバや読み出し信号線のからの信号処理回路等の周辺回路を配置する。これらの回路は、画素アレイの行や列ごとに必要であるため、便宜上、画素ピッチと同じピッチで画素の周囲に配置するのがもっとも便利である。
しかし、本例のように信号線をずらす場合、信号線の位置と周辺回路の位置がずれて、周辺回路のつなぎ部分が接続できない問題がある。
そこで信号線と周辺回路との間に配線素片を配置して、信号線を周辺回路と接続する。
図８は、この配線例を示す説明図である。図示のように、撮像領域（画素アレイ）６０から引き出された各信号線６２は、それぞれ周辺回路６４に導かれるが、図示の例では、各周辺回路６４側に配線素片６６を設け、各周辺回路６４内の配線６４Ａと各信号線６２とを接続している。
【００３９】
（９）信号線のずらし量を上層の配線層にいくほど大きくすると、斜め光が効率よく入射するため感度が向上する。
図９は、このようなずらし構造を一例を示す断面図である。なお、図１と共通する構成には同一符号を付してある。
図１に示す例では、２層目の配線層（信号線）４３と３層目の配線層（信号線）４４がずれない例を示したが、図９に示すように、２層目の配線層（信号線）４３と３層目の配線層（信号線）４４とをずらすことにより、さらに有効な素子配置を得ることでき、感度を向上することができる。
また、図９に示す例において、上層のオンチップレンズ４７やカラーフィルタ４６を配置する場合に、それらを信号線と同様にずらして、ずらし量は上層にいくほど大きくするとよい。
【００４０】
以上に記した構造の固体撮像素子は、特に瞳射出距離が短い光学系と組み合わせると効果が大きい。増幅型の固体撮像素子は、Ａ／Ｄ回路や画像信号処理をワンチップ化できることもあり、レンズ系を含めた撮像システムを小さく形成することができる。そして、このような撮像システムは、携帯機器に搭載すると機器全体を小型化でき都合がよい。
特に近年は、携帯電話など通信機能を備えた携帯機器への撮像機能の搭載が始まっており、上述のような実施の形態で説明した固体撮像素子を搭載した携帯機器についても本発明の範囲に含まれるものとする。
また、以上の説明では、増幅型固体撮像素子について本発明を適用したが、上部配線層の少ない固体撮像素子（例えばＣＣＤ型固体撮像素子）についても本発明を適用し得るものであり、このような固体撮像素子にも本発明の範囲に含まれるものとする。
【００４１】
以上詳述したように本実施の形態によれば、増幅型固体撮像装置において、垂直、水平、あるいは網状の信号線を光が入射してくる方向にずらすことによって画面周辺の感度低下を抑制することができる。また、信号線をずらす際に、ずらし量を工夫することで、製造コストの増加は最小限になる。また、同時にオンチップカラーフィルタやオンチップマイクロレンズをずらすことで、さらに画面周辺の感度低下を抑制できる。
また、本実施の形態による撮像素子を用いれば、射出瞳距離を短くできるため、各種の携帯機器に搭載することによって、機器の小型化が可能となり、携帯機器の付加価値を向上できる。
【００４２】
【発明の効果】
以上説明したように本発明の固体撮像素子によれば、撮像領域の中心部から周辺部に行くに従って各単位画素に対する信号線の相対位置が撮像領域の中心に近づく方向にずれていることから、撮像領域の周辺部近傍における斜めの入射光を有効に光電変換手段の受光部に入射させることができ、受光感度の改善を図ることができる。
【００４３】
また、本発明の固体撮像装置および撮像システムでは、固体撮像素子を搭載し、この固体撮像素子が撮像領域の中心部から周辺部に行くに従って各単位画素に対する信号線の相対位置が撮像領域の中心に近づく方向にずれていることから、光学系を小型化した場合にも、撮像領域の周辺部近傍における斜めの入射光を有効に光電変換手段の受光部に入射させることができ、受光感度の改善を図ることができるため、固体撮像素子をコンパクトに搭載でき、小型化を図ることが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態例による固体撮像素子の単位画素における素子構造を示す部分断面図である。
【図２】 図１に示す固体撮像素子のフォトダイオードＰＤと信号線との平面方向の位置関係を示す平面図である。
【図３】 図１に示す固体撮像素子の信号線とビアコンタクトの一例を示す部分平面図である。
【図４】 図１に示す固体撮像素子のビアコンタクトと信号線を接続する配線素片の一例を示す部分平面図である。
【図５】 図１に示す固体撮像素子のビアコンタクトと信号線のずれ量が大きい場合の配線素片の形状例を示す部分平面図である。
【図６】 図１に示す固体撮像素子の製造方法において多層配線を直下の層を基準として各層の位置合わせを行う場合の手順を示すフローチャートである。
【図７】 図１に示す固体撮像素子の製造方法において多層配線を直下でなく、より下の層を基準として各層の位置合わせを行う場合の手順を示すフローチャートである。
【図８】 図１に示す固体撮像素子の撮像領域の信号線と周辺回路の信号線との配線例を示す説明図である。
【図９】 本発明の他の実施の形態例による固体撮像素子の単位画素における素子構造を示す部分断面図である。
【図１０】 増幅型固体撮像素子の単位画素の回路構成を示す回路図である。
【図１１】 従来のＣＣＤ型固体撮像素子に対する斜め入射光の一例を示す部分断面図である。
【図１２】 従来の増幅型固体撮像素子に対する斜め入射光の一例を示す部分断面図である。
【符号の説明】
ＰＤ……フォトダイオード、４０……シリコン基板、４１……絶縁膜、４２、４３、４４、４４Ａ、４４Ｂ、５０Ａ、５０Ｂ……配線層（信号線）、４５……平坦化膜、４６……カラーフィルタ、４７……オンチップレンズ、５２、５６……ビアコンタクト、５４、５８……配線素片。
【発明の属する技術分野】
本発明は、光電変換手段等を含む複数の単位画素が２次元配列された撮像領域を有する固体撮像素子及びその製造方法、固体撮像装置並びに携帯機器に関する。
【０００２】
【従来の技術】
近年、ビデオカメラや電子カメラが広く普及しており、これらのカメラには、ＣＣＤ型や増幅型の固体撮像素子が使用されている。
これらの固体撮像素子は、それぞれ光電変換手段（フォトダイオード；ＰＤ）を設けた複数の単位画素が撮像領域内に２次元配列のアレイ状に配置されたものである。
そして、ＣＣＤ型固体撮像素子では、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を垂直ＣＣＤ転送レジスタおよび水平ＣＣＤ転送レジスタを介して出力部に設けたフローティングデフュージョン（ＦＤ）部に転送する。そして、このＦＤ部の電位変動をＭＯＳトランジスタによって検出し、これを電気信号に変換、増幅することにより、撮像信号として出力する。
【０００３】
一方、増幅型固体撮像素子（ＣＭＯＳイメージセンサ）では、各単位画素内にＦＤ部や転送、増幅等の各種ＭＯＳトランジスタを有し、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を転送トランジスタによってＦＤ部に転送し、このＦＤ部の電位変動を増幅トランジスタによって検出し、これを電気信号に変換、増幅することにより、各画素毎の信号を信号線より出力する。
【０００４】
ところで、近年では、携帯電話などのモバイル機器へのカメラ機能搭載の目的から、撮像素子の小型化、省電力化に対する要求が強まっている。
このような要求に応えるためには、ＣＣＤ型の固体撮像素子よりも低電圧で動作可能であり、また、複雑な信号処理機能も容易にワンチップ化できる増幅型固体撮像素子（ＣＭＯＳイメージセンサ）が適している。
そして、このような増幅型固体撮像素子のうち、現時点では最も小型の画素を有する構成としては、図１０に示すような画素構造を有するものが提案されている（例えば、「Dun-Nian Yaung, Shou-Gwo Wuu, Yean-Kuen Fang et al., "Nonsilicide source/drain pixel for 0.25um CMOS image sensor" IEEE Electron Device Letters, Vol.22, No.2, pp.71-73, February 2001」参照）。
【０００５】
以下、この従来例について、図１０を参照して説明する。
図１０は、２×２＝４画素分の構成を示しており、各単位画素は、シリコン基板にはｐ型拡散層とｎ型拡散層からなるフォトダイオードＰＤと、このフォトダイオードＰＤで光電変換された信号電荷を電圧信号に変換して出力するための４つのＭＯＳトランジスタＴｒ１〜Ｔｒ４を設けたものである。
すなわち、読み出しトランジスタＴｒ１は、読み出しパルスに基づいてフォトダイオードＰＤで生成された信号電荷を読み出して増幅トランジスタＴｒ２のゲートに接続されたＦＤ部に転送するものであり、増幅トランジスタＴｒ２は、ＦＤ部の電位変動を対応して電圧信号（画素信号）を出力するものである。
また、垂直選択（アドレス）トランジスタＴｒ３は、アドレスパルスに基づいて画素信号を読み出す水平ライン（画素行）を垂直方向に順次選択するためのものであり、リセットトランジスタＴｒ４は、リセットパルスに基づいてＦＤ部の電位を電源電位にリセットするものである。
【０００６】
また、水平アドレス信号線１１は、垂直選択トランジスタＴｒ３のゲートに結線され、垂直選択トランジスタＴｒ３によって信号を読み出す水平ラインを選択するものであり、リセット線１２はリセットトランジスタＴｒ４のゲートに結線され、リセットトランジスタＴｒ４によってＦＤ部の電位をリセットするものである。
また、垂直信号線１３は、増幅トランジスタＴｒ２のソースに結線され、増幅トランジスタＴｒ２から出力された画素信号を画素部の外部に出力するものであり、定電流源１４は、各画素に駆動電流を供給しており、図では省略しているが、画素列毎に垂直方向に配線された信号線によって供給される。
【０００７】
これらの配線は、例えばＡｌ多層配線が形成されている。フォトダイオードＰＤに多くの光を導入するためには、フォトダイオードＰＤの開口率を上げる必要があり、フォトダイオードＰＤの上方には、できるだけ信号線を配置しないようにレイアウトされている。
そして、この配線層の上方には、オンチップレンズ（ＯＣＬ）を配置して開口率を上げる工夫がなされる。また、カラー信号を得るためのカラーフィルタが各フォトダイオードＰＤに対応して配線層上に配置される。
また、ＭＯＳトランジスタＴｒ１〜Ｔｒ４による回路部に光が入射しないようにするための遮光膜が配置されている。
【０００８】
【発明が解決しようとする課題】
ところで、被写体をレンズにより結像して撮像する固体撮像装置においては、シェーディングによる周辺減光の問題がある。具体的には、信号線などのチップ上の構造物による斜め光成分の乱反射により、画面中央部に比べて周辺部でフォトダイオードへの入射光量や光電変換効率が低下するという問題である。
特に近年はカメラ機能部品の小型化の要求から瞳距離の短い光学系が望まれるが、その場合、画面周辺の画素において斜めに入射する光の成分が信号線によって遮られるため、感度が低下し、シェーディングによる画質劣化が顕著になってしまう。
【０００９】
そこで従来は、瞳補正と称して、例えば特開2000-150849 号公報に開示されるように、撮像領域の周辺部寄りの領域において斜め光がフォトダイオードに集光されるように、オンチップレンズや遮光膜の開口の位置を補正し、シェーディングを軽減している。具体的には、フォトダイオードから見て光が入射する方向にオンチップレンズおよび遮光膜開口を配置する。
【００１０】
しかし、ＣＣＤ型の固体撮像素子であれば、画面内には多層配線が無く、フォトダイオード以外の領域を覆うための遮光膜以外には光をさえぎるものがない。従って、瞳補正によるシェーディング低減が効果的である。
図１１は、ＣＣＤ型の固体撮像素子の積層構造を示しており、シリコン基板２０の表層部にフォトダイオードＰＤが設けられている。そして、このシリコン基板２０の上部にＣＣＤの転送電極となる第１層目の配線層２１が形成され、その上に所定膜厚の絶縁膜２３を介して第２層目の配線層２２が積層されている。そして、その上に平坦化膜２４等を介してカラーフィルタ２５およびオンチップレンズ２６が配置されている。
【００１１】
これに対し、増幅型の固体撮像素子では、画面内に少なくとも２層、望ましくは３層以上の多層信号線が必要である。
図１２は、増幅型の固体撮像素子の積層構造を示しており、シリコン基板３０の表層部にフォトダイオードＰＤが設けられ、このシリコン基板３０の上部にそれぞれ所定膜厚の絶縁膜３１を介して３層の配線層３２、３３、３４が積層され、その上に平坦化膜３５等を介してカラーフィルタ３６およびオンチップレンズ３７が配置されている。すなわち、図１１に示すＣＣＤ型撮像素子の積層構造に比較して、より膜厚の大きい多層構造となっている。
【００１２】
このため上述した特開2000-150849 号公報に開示されるように、遮光膜やオンチップレンズのみの位置補正ではシェーディング改善の効果は小さい。
また、最上層の信号線はフォトダイオードの表面から３μｍから５μｍ程度上層にあるのが普通である。この段差は０．２５μｍゲート長世代のプロセス技術用いて製造した増幅型撮像素子の画素サイズとほぼ等しいため、瞳補正を行っても信号線によって斜め入射光が遮られ、特に短射出瞳距離の場合においてシェーディング抑制が十分にできない。
以上のように、従来の増幅型撮像素子においては、ＰＤ表面と信号線との間に画素サイズと同等の段差があるため、瞳補正を行っても撮像領域の周辺部寄りの領域でシェーディングが大きいという問題があった。
【００１３】
そこで本発明の目的は、２次元配列された光電変換手段の受光面の上層に配置される多層信号線による入射光の乱反射を抑えることができ、特に撮像領域の周辺部近傍における受光感度の改善を図ることができる固体撮像素子及び固体撮像装置並びに撮像システムを提供することにある。
【００１４】
【課題を解決するための手段】
本発明の固体撮像素子は、前記目的を達成するため、半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像領域を設けるとともに、前記半導体基板上に各単位画素の受光用開口部を避ける状態で単位画素の行方向、または列方向、または格子状に複数層の信号線を配置した固体撮像素子において、前記撮像領域の中心部から周辺部に行くに従って前記各単位画素に対する前記信号線の相対位置が撮像領域の中心に近づく方向にずれ、前記ゲート素子と前記信号線がビアコンタクトを介して接続され、前記ゲート素子と前記信号線との間が更に配線素片を介して前記信号線に接続されていることを特徴とする。
【００１５】
また、本発明の固体撮像装置は、半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像領域を設けるとともに、前記半導体基板上に各単位画素の受光用開口部を避ける状態で単位画素の行方向、または列方向、または格子状に複数層の信号線を配置した固体撮像素子と画像信号処理部をチップ上に備えた固体撮像 装置において、前記撮像領域の中心部から周辺部に行くに従って前記各単位画素に対する前記信号線の相対位置が撮像領域の中心に近づく方向にずれ、前記ゲート素子と前記信号線がビアコンタクトを介して接続され、前記ゲート素子と前記信号線との間が更に配線素片を介して前記信号線に接続されていることを特徴とする。
【００１６】
また、本発明の撮像システムは、少なくとも固体撮像素子と画像信号処理部をチップ上に備えた固体撮像装置と、レンズを備えた撮像システムにおいて、前記固体撮像素子は、半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像領域を設けるとともに、前記半導体基板上に各単位画素の受光用開口部を避ける状態で単位画素の行方向、または列方向、または格子状に複数層の信号線を配置し、
前記撮像領域の中心部から周辺部に行くに従って前記各単位画素に対する前記信号線の相対位置が撮像領域の中心に近づく方向にずれ、前記ゲート素子と前記信号線がビアコンタクトを介して接続され、前記ゲート素子と前記信号線との間が更に配線素片を介して前記信号線に接続されていることを特徴とする。
【００１７】
本発明の固体撮像素子では、撮像領域の中心部から周辺部に行くに従って各単位画素に対する信号線の相対位置が撮像領域の中心に近づく方向にずれていることから、撮像領域の周辺部近傍における斜めの入射光を有効に光電変換手段の受光部に入射させることができ、受光感度の改善を図ることができる。
【００１８】
また、本発明の固体撮像装置および撮像システムでは、固体撮像素子を搭載し、この固体撮像素子が撮像領域の中心部から周辺部に行くに従って各単位画素に対する信号線の相対位置が撮像領域の中心に近づく方向にずれていることから、光学系を小型化した場合にも、撮像領域の周辺部近傍における斜めの入射光を有効に光電変換手段の受光部に入射させることができ、受光感度の改善を図ることができるため、固体撮像素子をコンパクトに搭載でき、小型化を図ることが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明による固体撮像素子及びその製造方法の実施の形態例について説明する。
本実施の形態による固体撮像素子は、回路構成については上記図１０で示した従来例と同様の増幅型固体撮像素子であるが、その素子構造、特に各単位画素と周辺回路とを接続している信号線（上層配線層）の位置関係が従来例と異なっている。
図１は、本実施の形態による固体撮像素子の素子構造、特にフォトダイオードＰＤと信号線との位置関係を示す部分断面図であり、図１（Ａ）は撮像領域の中心部近傍の画素における素子構造、図１（Ｂ）は撮像領域の中心部と周辺部との中間に位置する画素における素子構造、図１（Ｃ）は撮像領域の周辺部近傍の画素における素子構造を示している。
【００２０】
図示のように、この固体撮像素子においては、シリコン基板４０の表層部にフォトダイオードＰＤが設けられ、このシリコン基板４０の上部にそれぞれ所定膜厚の絶縁膜４１を介して３層の配線層（信号線）４２、４３、４４が積層され、その上に平坦化膜（パッシベーション膜）４５等を介してカラーフィルタ４６およびオンチップレンズ４７が配置されている。
そして、図１（Ａ）に示すように、撮像領域の中心部近傍の画素では、フォトダイオードＰＤの上方を避けるように信号線を配置する。また、図１（Ｂ）（Ｃ）に示すように、撮像領域の周辺部に近づくにつれて、画素の信号線を、中心部近傍の画素に比べて光が入射してくる方向に配置し、画素への斜め入射光をできる限り多くフォトダイオードＰＤに到達させる。
【００２１】
図２は、フォトダイオードＰＤと信号線との平面方向の位置関係を示す平面図である。
図示のように、この固体撮像素子において、シリコン基板４０に２次元マトリクス状にフォトダイオードＰＤが配置されており、そのシリコン基板４０の上部に行方向の信号線４４Ａと列方向の信号線４４Ｂが配置されている。
各フォトダイオードＰＤは、行方向および列方向に一定の間隔で配置されているが、各信号線４４Ａ、４４Ｂの位置は、各フォトダイオードＰＤに対して撮像領域の中心部と周辺部とで位置関係がずれている。
すなわち、撮像領域の中心部の画素では、フォトダイオードＰＤ中心に対して各信号線４４Ａ、４４Ｂの間の中心位置が一致している。また、撮像領域の周辺部側の画素では、信号線４４Ａ、４４Ｂが撮像領域の中心方向にずれている。
【００２２】
次に、このような固体撮像素子の製造方法について説明する。
まず、イオン注入と熟拡散によりｐ型半導体層のｐウェル、あるいはｎ型半導体層のｎウェルを形成する。その後、素子分離領域を形成し、各ＭＯＳトランジスタのしきい値を決めるためのイオン注入を行い、ポリシリコン等でゲート層などを形成する。
次いで、レジスト塗布、パターニングを行い、リンなどのｎ型半導体層を形成するイオンを、例えば０．８ＭｅＶのエネルギで２×１０１３ｃｍ-2のドーズ量で、イオン注入法により基板に打ち込み、フォトダイオードＰＤを形成する。
次いで、ＰＳＧなどの酸化シリコン材料で層間膜を形成する。
次いで、コンタクトホールを開口し、タングステンを埋め込み、コンタクトを形成する。
次いで、アルミ等の導電膜を、例えば４００ｎｍ堆積し、パターニングを行い、１層目の信号線を形成する。
次いで、コンタクト形成と信号線の形成を繰り返して、所望の層数の多層配線を形成する。
【００２３】
増幅型固体撮像素子では、水平方向と垂直方向の信号線を形成するために、最低でも２層の多層配線が必要である。また、撮像領域の周辺に配置されている信号処理回路や画素の微細化のためには３層の多層配線が効果的であるし、さらに複雑な信号処理を行う回路を混載するためには４層以上の多層配線が有効であり、配線層数は製品の種類によって異なる。たとえば、アルミで３層配線を形成する場合にはフォトダイオードＰＤから３層目配線までの高さは５μｍ程度が普通である。
【００２４】
そして、本実施の形態では、信号線のパターニング時に使用するマスクにおいて、信号線の画素内に配置されるフォトダイオードＰＤと信号線の位置関係が、撮像領域の中央近傍の画素と周辺部側の画素とで異なるようなパターンを用いる。具体的には、中央近傍の画素ではフォトダイオードＰＤの上方に信号線が配置されないように各層の信号線を配置し、周辺部側の画素では、縦（垂直）方向の信号線は撮像領域の右側では左方向、左側では右方向にずれており、横（水平）方向の信号線は撮像領域の上側では下方向、下側では上方向にずれている。
なお、理想的には、隣接画素間で信号線のズレ量が緩やかに変化するのが理想的である。このようなマスクを用いてパターニングすると、信号線をフォトダイオードＰＤの位置に対してずらして形成することができる。
【００２５】
また、コンタクトホールのパターニング時に使用するマスクにおいては、上記のように単位画素に対する信号線の相対位置が画素によって異なるので、信号線の位置に対応してコンタクトの位置をずらすことが必要である。
また、単に信号線のズレに合わせてコンタクトをずらすだけでは接続できない場合も生じる。そこで、このような場合には、新たに配線素片を配置して正しく信号線と接続する。また、この場合には、隣接画素間で配線素片の形状が緩やかに変化するように形成する。すなわち、配線素片の形状を隣接画素間で急激に変化させると、画素間特性差が大きくなり、画質劣化の原因となるからである。
この後、従来の方法でパッシベーション膜（ＳｉＮなど）を堆積し、さらにオンチップフィルタやオンチップレンズを形成することで、本実施の形態による固体撮像装置が完成することになる。
このような増幅型固体撮像素子では、フォトダイオードの受光面に結像する光学系を配置して用いることが望ましい。そして、この光学系のＦ値は有限の値をとり、瞳中心は画面（撮像領域）の中央位置の上方になるようにする。
【００２６】
続いて、本実施の形態例に示した増幅型撮像素子の特性面での特徴を従来例と比較しながら説明する。
まず、撮像領域（画面）の中心部の画素では、フォトダイオードＰＤ上方には信号線が存在しない領域があり、中心画素の上方に瞳中心がある。このため、図１（Ａ）に示すように、画面中心では主要な光の成分ａはほぼ垂直に受光面に入射し、信号線が存在しない領域を通過してフォトダイオードＰＤに到達できる。この画面中心では従来例と本例との違いはなく、光を効率よくフォトダイオードＰＤに導入できる。
【００２７】
一方、画面周辺部の画素では、瞳中心が斜め上方に位置し、主要な光の成分ａが瞳から斜めに入射する（図１（Ｂ）（Ｃ））。上記従来例のように、フォトダイオードＰＤの上方を避けて信号線を配置しても、斜め入射光の光路上に信号線が配置されることになり、フォトダイオードＰＤの入射光を遮ってしまう。
しかし、本例では、信号線が存在しない領域が光の入射方向にあるので、光を効率よくフォトダイオードＰＤに導くことができる。結果として、周辺画素での減光の少ない、すなわちシェーディングの少ないフォトダイオードＰＤを製造できる。
また、製造工程の上でも変更点はなく、信号線を形成する際に用いるマスクにおいて、信号線を所望の形状に設計するのみで容易に実現できるという利点がある。
【００２８】
なお、本発明は上述した各実施の形態例に限定されるものではない。１つの画素となる基本セルの回路構成は図１０に示したものに何ら限定されるものではなく、光電変換部で得られた信号電荷を増幅して取り出すことのできる構成であればよい。
また、画面周辺の画素における金属膜による開口中心のずれ量や開口面積増大量等の条件は、適宜に定めればよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００２９】
次に、以上のような本実施の形態例による固体撮像素子のより具体的な実施例および応用例について説明する。
（１）上述のように図１に示す実施例は、従来の瞳補正でオンチップレンズをずらすのと同様な原理で信号線をずらすことにより、フォトダイオードＰＤへの入射光量を増加させるようにしたものである。撮像素子に結像する光学系の瞳中心は撮像素子の画面中心の直上にある場合がほとんどであるので、信号線は画面の中心方向にずらし、そのずらし量は画面端に行くほどずらし量を大きくしていくのが好ましい。
ただし、画面の一部のみ、たとえば、中心部分はずらさず、周辺部近傍部分だけをずらすだけでも、シェーディングの大きい画面周辺部近傍でのシェーディングが軽減され、画質の向上が達成される。
【００３０】
（２）従来例で示したように、一部の信号線は電源電位やグランド電位を供給するために、すべての単位画素に接続されている。その場合は、網状に信号線を形成し、網目に相当する開口部から各単位画素のフォトダイオードＰＤに光を導入する。この場合でも、信号線パターンを画面中心部に向かってずらすことで、シェーディングが改善される。
（３）例えば０．２５ミクロン世代の素子では、配線幅が０．４０ミクロン、ビアコンタクト径が０．３４ミクロン程度となる。単純に信号線だけを１ミクロンずらすと、ビアコンタクトと接続できないため、画素は動作できない。
そこで、信号線をずらしても接続を保つための構造として、図３に示すように、信号線５０Ａ、５０Ｂがずれる方向に長径の断面を有するビアコンタクト５２を形成し、信号線がどこにずれても、ビアコンタクトと信号線とを接触できるようにする。
（４）または、図４に示すように、新たな配線素片５４を配置して、ビアコンタクト５６と信号線５０Ａ、５０Ｂを接続する。なお、配線素片５４の形状は全画素で同一にするとよい。
【００３１】
（５）また、この配線素片を全画素で同一形状にする場合、信号線のずれの範囲内でどのようにずれても接続が保たれるような大きさにしなければならない。つまり、一部のずれ量が大きい場合には、全ての配線素片を大きくしなければならず、配線素片が光を遮ってしまう。そこで、こういった場合には、配線素片の形状を画素ごとに変化させることで、配線素片を小さくする。
図５は、ずれ量が大きい場合に配線素片の形状を変化させてビアコンタクトと信号線を接続する場合の一例を示す平断面図である。
図４に示すようなずれ量を有する領域では小さい配線素片５４を用い、図５に示すように、ずれ量が大きい領域では大きい配線素片５８を用いて接続する。
【００３２】
（６）信号線のずらし量は画面中心から端に行くにしたがって徐々に大きくすることが好ましい。このため、ずらし量を細かく設定する必要がある場合が多い。たとえば、４ｕｍピッチの画素アレイで、射出瞳距離が数１０〜数ｍｍであれは、１画素あたり０．１から１ｎｍ程度の小さいずらし量の最適値となる。つまり、信号線のピッチは３．９９９９μｍから３．９９９０μｍというように細かく設定する必要がある。
そして、このように半端な数値を取り扱う場合、設計作業は現在入手可能なＣＡＤツールで問題ないが、マスクの作成に問題がある。
つまり、このマスク作成作業は、マスク描画機を用いて描画グリッド（単位格子）でマスクパターンを設定していくものであるが、たとえば、よく用いられるＪＥＯＬ社製のマスク描画機ＡＬＴＡでは最小描画グリッドが２０ｎｍであるから、５倍マスクの場合、２０／５＝４ｎｍが半導体基板上にパターニング後の最小グリッドとなり、０．１から１ｎｍ程度の小さいずらし量で信号線を形成することができない。
【００３３】
そこで、この対策として、ずらし量の丸めを行い、最小グリッドに乗らない信号線をグリッドに載せるようにする。
上述のように、ずらし量は隣接する画素間で大きく変化しないことが重要であるが、たとえば、最小グリッド４ｎｍで０．５ｎｍ／pixel のずらしを行うと、８画素ごとに４μｍずつずらし量が増加することになる。この場合、８画素ごとに特性が変化してしまい、撮像結果に８画素ごとの縦筋が現れて問題となることが懸念されるが、最小グリッドが画素サイズの０．５％以下であれば、縦筋は認識できない程度であり、問題にならないことが分かった。また、画素ピッチは最小グリッドの整数倍としてグリッドに載るようにするのが設計上便利である。
【００３４】
（７）信号線の位置合わせずれにより設計どおりの位置に信号線が形成できないと、信号線により光が遮られ感度が低下する。そこで、普通は多層配線は直下の層に位置合わせを行うのであるが、より下の層に対して合わせを行うことにより、全体の位置合わせずれ量を減らすことができる。
図６は、多層配線を直下の層を基準として各層の位置合わせを行う場合の手順を示すフローチャートである。
図示のように、シリコン基板の素子分離領域（Ｓ１）を位置合わせの基準として、イオン注入（Ｓ２）とゲート形成（Ｓ３）を行う。その後、各層のコンタクト（１ＭＣ、２ＭＣ、３ＭＣ）と配線層（１ＭＴ、２ＭＴ）を直下の層を位置合わせの基準として形成し（Ｓ４〜Ｓ８）、さらに遮光膜（３ＭＴ）、カラーフィルタ、オンチップレンズを直下の層を位置合わせの基準として形成する（Ｓ９〜Ｓ１１）。
【００３５】
また、図７は、多層配線を直下でなく、より下層を位置袷の基準として各層の位置合わせを行う場合の手順を示すフローチャートである。
図示のように、通常のアルミ配線ならば、コンタクトの全層をゲート層に合わせるようにするとよい。この位置合わせのために、たとえば全層のコンタクトに対する合わせマークをゲート層に形成しておく。
また、通常のアルミ配線プロセスを用いる場合は、アルミ配線層は直下のコンタクト層にしか合わせられないので、図示のように各コンタクト層をゲート層などに合わせ、その上のアルミ配線層は直下のコンタクト層に合わせるようにする。
【００３６】
すなわち、図７において、シリコン基板の素子分離領域（Ｓ２１）を位置合わせの基準として、イオン注入（Ｓ２２）とゲート形成（Ｓ２３）を行う。その後、第１層目のコンタクト（１ＭＣ）をゲート層に位置合わせして形成し（Ｓ２４）、このコンタクト（１ＭＣ）に第１層目の配線層（１ＭＴ）を位置合わせして形成する（Ｓ２５）。
次に、第２層目のコンタクト（２ＭＣ）をゲート層に位置合わせして形成し（Ｓ２６）、このコンタクト（２ＭＣ）に第２層目の配線層（２ＭＴ）を位置合わせして形成する（Ｓ２７）。
【００３７】
次に、第３層目のコンタクト（３ＭＣ）をゲート層に位置合わせして形成し（Ｓ２８）、このコンタクト（３ＭＣ）に遮光膜（３ＭＴ）を位置合わせして形成する（Ｓ２９）。さらに、カラーフィルタ、オンチップレンズをゲート層に位置合わせして形成する（Ｓ３０、Ｓ３１）。
このような位置わせ方法は、信号線をずらさない場合にも効果があるが、特に信号線をずらす場合に効果が大きいものである。
なお、本例では全コンタクト層をゲート層に対して位置合わせマークを設けて位置合わせしたが、例えば素子分離領域やバルクコンタクトに対して全配線層に位置合わせマークを設けて位置合わせを行うようにしてもよい。
また、このような方法は埋め込み配線などの場合には必ずしも採用しないものとする。
【００３８】
（８）通常の増幅型固体撮像素子は、水平方向、垂直方向の画素選択信号線のドライバや読み出し信号線のからの信号処理回路等の周辺回路を配置する。これらの回路は、画素アレイの行や列ごとに必要であるため、便宜上、画素ピッチと同じピッチで画素の周囲に配置するのがもっとも便利である。
しかし、本例のように信号線をずらす場合、信号線の位置と周辺回路の位置がずれて、周辺回路のつなぎ部分が接続できない問題がある。
そこで信号線と周辺回路との間に配線素片を配置して、信号線を周辺回路と接続する。
図８は、この配線例を示す説明図である。図示のように、撮像領域（画素アレイ）６０から引き出された各信号線６２は、それぞれ周辺回路６４に導かれるが、図示の例では、各周辺回路６４側に配線素片６６を設け、各周辺回路６４内の配線６４Ａと各信号線６２とを接続している。
【００３９】
（９）信号線のずらし量を上層の配線層にいくほど大きくすると、斜め光が効率よく入射するため感度が向上する。
図９は、このようなずらし構造を一例を示す断面図である。なお、図１と共通する構成には同一符号を付してある。
図１に示す例では、２層目の配線層（信号線）４３と３層目の配線層（信号線）４４がずれない例を示したが、図９に示すように、２層目の配線層（信号線）４３と３層目の配線層（信号線）４４とをずらすことにより、さらに有効な素子配置を得ることでき、感度を向上することができる。
また、図９に示す例において、上層のオンチップレンズ４７やカラーフィルタ４６を配置する場合に、それらを信号線と同様にずらして、ずらし量は上層にいくほど大きくするとよい。
【００４０】
以上に記した構造の固体撮像素子は、特に瞳射出距離が短い光学系と組み合わせると効果が大きい。増幅型の固体撮像素子は、Ａ／Ｄ回路や画像信号処理をワンチップ化できることもあり、レンズ系を含めた撮像システムを小さく形成することができる。そして、このような撮像システムは、携帯機器に搭載すると機器全体を小型化でき都合がよい。
特に近年は、携帯電話など通信機能を備えた携帯機器への撮像機能の搭載が始まっており、上述のような実施の形態で説明した固体撮像素子を搭載した携帯機器についても本発明の範囲に含まれるものとする。
また、以上の説明では、増幅型固体撮像素子について本発明を適用したが、上部配線層の少ない固体撮像素子（例えばＣＣＤ型固体撮像素子）についても本発明を適用し得るものであり、このような固体撮像素子にも本発明の範囲に含まれるものとする。
【００４１】
以上詳述したように本実施の形態によれば、増幅型固体撮像装置において、垂直、水平、あるいは網状の信号線を光が入射してくる方向にずらすことによって画面周辺の感度低下を抑制することができる。また、信号線をずらす際に、ずらし量を工夫することで、製造コストの増加は最小限になる。また、同時にオンチップカラーフィルタやオンチップマイクロレンズをずらすことで、さらに画面周辺の感度低下を抑制できる。
また、本実施の形態による撮像素子を用いれば、射出瞳距離を短くできるため、各種の携帯機器に搭載することによって、機器の小型化が可能となり、携帯機器の付加価値を向上できる。
【００４２】
【発明の効果】
以上説明したように本発明の固体撮像素子によれば、撮像領域の中心部から周辺部に行くに従って各単位画素に対する信号線の相対位置が撮像領域の中心に近づく方向にずれていることから、撮像領域の周辺部近傍における斜めの入射光を有効に光電変換手段の受光部に入射させることができ、受光感度の改善を図ることができる。
【００４３】
また、本発明の固体撮像装置および撮像システムでは、固体撮像素子を搭載し、この固体撮像素子が撮像領域の中心部から周辺部に行くに従って各単位画素に対する信号線の相対位置が撮像領域の中心に近づく方向にずれていることから、光学系を小型化した場合にも、撮像領域の周辺部近傍における斜めの入射光を有効に光電変換手段の受光部に入射させることができ、受光感度の改善を図ることができるため、固体撮像素子をコンパクトに搭載でき、小型化を図ることが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態例による固体撮像素子の単位画素における素子構造を示す部分断面図である。
【図２】 図１に示す固体撮像素子のフォトダイオードＰＤと信号線との平面方向の位置関係を示す平面図である。
【図３】 図１に示す固体撮像素子の信号線とビアコンタクトの一例を示す部分平面図である。
【図４】 図１に示す固体撮像素子のビアコンタクトと信号線を接続する配線素片の一例を示す部分平面図である。
【図５】 図１に示す固体撮像素子のビアコンタクトと信号線のずれ量が大きい場合の配線素片の形状例を示す部分平面図である。
【図６】 図１に示す固体撮像素子の製造方法において多層配線を直下の層を基準として各層の位置合わせを行う場合の手順を示すフローチャートである。
【図７】 図１に示す固体撮像素子の製造方法において多層配線を直下でなく、より下の層を基準として各層の位置合わせを行う場合の手順を示すフローチャートである。
【図８】 図１に示す固体撮像素子の撮像領域の信号線と周辺回路の信号線との配線例を示す説明図である。
【図９】 本発明の他の実施の形態例による固体撮像素子の単位画素における素子構造を示す部分断面図である。
【図１０】 増幅型固体撮像素子の単位画素の回路構成を示す回路図である。
【図１１】 従来のＣＣＤ型固体撮像素子に対する斜め入射光の一例を示す部分断面図である。
【図１２】 従来の増幅型固体撮像素子に対する斜め入射光の一例を示す部分断面図である。
【符号の説明】
ＰＤ……フォトダイオード、４０……シリコン基板、４１……絶縁膜、４２、４３、４４、４４Ａ、４４Ｂ、５０Ａ、５０Ｂ……配線層（信号線）、４５……平坦化膜、４６……カラーフィルタ、４７……オンチップレンズ、５２、５６……ビアコンタクト、５４、５８……配線素片。
Claims (15)
- 半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像領域を設けるとともに、前記半導体基板上に各単位画素の受光用開口部を避ける状態で単位画素の行方向、または列方向、または格子状に複数層の信号線を配置した固体撮像素子において、
前記撮像領域の中心部から周辺部に行くに従って前記各単位画素に対する前記信号線の相対位置が撮像領域の中心に近づく方向にずれ、
前記ゲート素子と前記信号線がビアコンタクトを介して接続され、
前記ゲート素子と前記信号線との間が更に配線素片を介して前記信号線に接続されている、
ことを特徴とする固体撮像素子。 - 前記半導体基板および複数層の信号線がそれぞれ絶縁膜を介して配置されていることを特徴とする請求項１記載の固体撮像素子。
- 前記ビアコンタクトは、前記信号線の相対位置がずれた方向に長径断面を有して形成され、前記ビアコンタクトの長径断面により、相対位置のずれた信号線とビアコンタクトとが接触していることを特徴とする請求項１記載の固体撮像素子。
- 前記配線素片は、前記信号線の相対位置がずれた方向に長尺に形成され、前記長尺の配線素片により、相対位置のずれた信号線と配線素片とが接触し、前記配線素片を介して信号線とビアコンタクトが接続されていることを特徴とする請求項１記載の固体撮像素子。
- 前記ビアコンタクトと信号線とを接続する配線素片の形状が撮像領域の中心部から周辺部に行くに従って徐々に変化していることを特徴とする請求項４記載の固体撮像素子。
- マスク描画機による描画グリッドに対し、前記信号線は画素一辺の長さの０．５％以下の描画グリッドに配置され、隣接した信号線間隔の差が１描画グリッド以下であることを特徴とする請求項１記載の固体撮像素子。
- 全ての配線層が素子分離領域、ゲート層、バルクコンタクトのいずれかに対する位置合わせマークを備えていることを特徴とする請求項１記載の固体撮像素子。
- 前記撮像領域の少なくとも一辺に沿って、単位画素行または単位画素列に対応して配置され、単位画素行または単位画素列から導かれる信号線に接続される周辺回路を有し、単位画素行または単位画素列から導かれる信号線と前記周辺回路内の信号線とが配線素片を介して接続されていることを特徴とする請求項１記載の固体撮像素子。
- 前記複数層の信号線のずれ量が上層に行くほど大きくなっていることを特徴とする請求項８記載の固体撮像素子。
- 前記複数層の信号線の上層にオンチップレンズとカラーフィルタの少なくとも１つを含む上部積層物を有し、前記撮像領域の中心部から周辺部に行くに従って前記各単位画素に対する前記上部積層物の相対位置が撮像領域の中心に近づく方向にずれていることを特徴とする請求項１記載の固体撮像素子。
- 前記上部積層物のずれ量が上層にいくほど大きくなっていることを特徴とする請求項１０記載の固体撮像素子。
- 前記各単位画素に対応する受光用開口部を有する遮光膜を有し、前記撮像領域の中心部から周辺部に行くに従って前記各単位画素に対する前記遮光膜の受光用開口部の相対位置が撮像領域の中心に近づく方向にずれていることを特徴とする請求項１記載の固体撮像素子。
- 前記複数層の信号線と遮光膜の受光用開口部のずれ量が上層に行くほど大きくなっていることを特徴とする請求項１２記載の固体撮像素子。
- 半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像領域を設けるとともに、前記半導体基板上に各単位画素の受光用開口部を避ける状態で単位画素の行方向、または列方向、または格子状に複数層の信号線を配置した固体撮像素子と画像信号処理部をチップ上に備えた固体撮像装置において、
前記撮像領域の中心部から周辺部に行くに従って前記各単位画素に対する前記信号線の相対位置が撮像領域の中心に近づく方向にずれ、
前記ゲート素子と前記信号線がビアコンタクトを介して接続され、
前記ゲート素子と前記信号線との間が更に配線素片を介して前記信号線に接続されている、
ことを特徴とする固体撮像装置。 - 少なくとも固体撮像素子と画像信号処理部をチップ上に備えた固体撮像装置と、レンズを備えた撮像システムにおいて、
前記固体撮像素子は、半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像領域を設けるとともに、前記半導体基板上に各単位画素の受光用開口部を避ける状態で単位画素の行方向、または列方向、または格子状に複数層の信号線を配置し、
前記撮像領域の中心部から周辺部に行くに従って前記各単位画素に対する前記信号線の相対位置が撮像領域の中心に近づく方向にずれ、
前記ゲート素子と前記信号線がビアコンタクトを介して接続され、
前記ゲート素子と前記信号線との間が更に配線素片を介して前記信号線に接続されている、
ことを特徴とする撮像システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067861A JP4221940B2 (ja) | 2002-03-13 | 2002-03-13 | 固体撮像素子及び固体撮像装置並びに撮像システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067861A JP4221940B2 (ja) | 2002-03-13 | 2002-03-13 | 固体撮像素子及び固体撮像装置並びに撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273342A JP2003273342A (ja) | 2003-09-26 |
| JP4221940B2 true JP4221940B2 (ja) | 2009-02-12 |
Family
ID=29199106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002067861A Expired - Fee Related JP4221940B2 (ja) | 2002-03-13 | 2002-03-13 | 固体撮像素子及び固体撮像装置並びに撮像システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4221940B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI822333B (zh) * | 2022-05-20 | 2023-11-11 | 采鈺科技股份有限公司 | 影像感測器 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7420231B2 (en) | 2002-09-20 | 2008-09-02 | Sony Corporation | Solid state imaging pick-up device and method of manufacturing the same |
| JP4682504B2 (ja) * | 2002-09-20 | 2011-05-11 | ソニー株式会社 | 固体撮像装置及びその製造方法並びに電子機器 |
| JP2006502588A (ja) * | 2002-10-11 | 2006-01-19 | スモール カメラ テクノロジーズ | マイクロレンズ付き固体イメージセンサ及び非テレセントリック撮像レンズを備えた光学系 |
| JP4212447B2 (ja) * | 2003-09-30 | 2009-01-21 | 株式会社東芝 | 固体撮像装置および電子カメラ |
| JP2006237315A (ja) * | 2005-02-25 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| US7432491B2 (en) | 2005-05-06 | 2008-10-07 | Micron Technology, Inc. | Pixel with spatially varying sensor positions |
| JP2007103483A (ja) * | 2005-09-30 | 2007-04-19 | Sharp Corp | 固体撮像装置およびその製造方法、電子情報機器 |
| JP2007243093A (ja) * | 2006-03-13 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置、撮像装置および信号処理方法 |
| US7638804B2 (en) | 2006-03-20 | 2009-12-29 | Sony Corporation | Solid-state imaging device and imaging apparatus |
| JP4936429B2 (ja) | 2006-05-16 | 2012-05-23 | シャープ株式会社 | 固体撮像装置の製造方法 |
| JP4193874B2 (ja) | 2006-05-25 | 2008-12-10 | ソニー株式会社 | 固体撮像装置とその製造方法、及びカメラモジュール |
| JP4992352B2 (ja) | 2006-09-11 | 2012-08-08 | ソニー株式会社 | 固体撮像装置 |
| US8208054B2 (en) | 2007-04-18 | 2012-06-26 | Rosnes Corporation | Solid-state imaging device |
| JP5173496B2 (ja) | 2008-03-06 | 2013-04-03 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP4743296B2 (ja) | 2008-11-17 | 2011-08-10 | ソニー株式会社 | 固体撮像装置、および、その製造方法、カメラ |
| JP5493448B2 (ja) | 2009-04-21 | 2014-05-14 | ソニー株式会社 | 固体撮像装置および撮像装置 |
| JP5526592B2 (ja) | 2009-04-24 | 2014-06-18 | ソニー株式会社 | 固体撮像装置、撮像装置および固体撮像装置の駆動方法 |
| JP5556122B2 (ja) | 2009-10-27 | 2014-07-23 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、電子機器 |
| JP5201157B2 (ja) * | 2010-02-22 | 2013-06-05 | 三菱電機株式会社 | 赤外線撮像素子 |
| JP2011238652A (ja) * | 2010-05-06 | 2011-11-24 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| KR20130097809A (ko) * | 2010-12-28 | 2013-09-03 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터 |
| JP5950514B2 (ja) * | 2011-08-12 | 2016-07-13 | キヤノン株式会社 | 光電変換装置の製造方法 |
| JP5408216B2 (ja) * | 2011-09-20 | 2014-02-05 | 大日本印刷株式会社 | 固体撮像素子の製造方法 |
| JP5408215B2 (ja) * | 2011-09-20 | 2014-02-05 | 大日本印刷株式会社 | 固体撮像素子とその製造方法および固体撮像素子を用いた撮像装置 |
| JP5516621B2 (ja) * | 2012-03-13 | 2014-06-11 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| JP6362478B2 (ja) * | 2014-08-27 | 2018-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| KR20170116937A (ko) * | 2015-02-13 | 2017-10-20 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP6545016B2 (ja) * | 2015-06-25 | 2019-07-17 | 三重富士通セミコンダクター株式会社 | 固体撮像装置および遮光方法 |
| CN111201603B (zh) * | 2017-10-04 | 2023-10-24 | 索尼半导体解决方案公司 | 固态摄像元件和电子设备 |
| WO2023234069A1 (ja) * | 2022-05-30 | 2023-12-07 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および電子機器 |
-
2002
- 2002-03-13 JP JP2002067861A patent/JP4221940B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI822333B (zh) * | 2022-05-20 | 2023-11-11 | 采鈺科技股份有限公司 | 影像感測器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273342A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4221940B2 (ja) | 固体撮像素子及び固体撮像装置並びに撮像システム | |
| US10600836B2 (en) | Solid-state imaging device and method of manufacturing the same, and imaging apparatus | |
| JP5521312B2 (ja) | 固体撮像装置及びその製造方法、並びに電子機器 | |
| US8767109B2 (en) | Solid-state image pickup device | |
| JP5664205B2 (ja) | 半導体装置とその製造方法、及び電子機器 | |
| US8300127B2 (en) | Solid-state imaging device, method of fabricating solid-state imaging device, and camera | |
| JP5553693B2 (ja) | 固体撮像装置及び撮像システム | |
| US7420231B2 (en) | Solid state imaging pick-up device and method of manufacturing the same | |
| KR20170117948A (ko) | 고체 촬상 장치 및 전자 기기 | |
| KR101918293B1 (ko) | 반도체 장치와 그 제조 방법, 및 전자 기기 | |
| US20110233620A1 (en) | Photoelectric conversion apparatus, image pickup system, and manufacturing method therefor | |
| KR20090088790A (ko) | 고체촬상장치, 카메라, 및 전자기기 | |
| JP2012199489A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
| JP2004253568A (ja) | 固体撮像装置及び撮像カメラ | |
| JP2004071931A (ja) | 固体撮像素子及びその製造方法 | |
| JP4551603B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP4972924B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
| US20140151753A1 (en) | Solid-state imaging apparatus, manufacturing method thereof, and electronic information device | |
| US20090085080A1 (en) | Image Sensor and Method for Manufacturing The Same | |
| US8716770B2 (en) | Solid-state imaging apparatus that includes a local interconnect and method for manufacturing the same | |
| US7880787B2 (en) | MOS image sensor | |
| JP2010073735A (ja) | 固体撮像装置及びその製造方法 | |
| JP2012023389A (ja) | 固体撮像装置及び電子機器 | |
| JP2007081140A (ja) | Ｍｏｓイメージセンサ | |
| WO2024219219A1 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081110 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4221940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |