JP4551603B2 - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP4551603B2 JP4551603B2 JP2002064610A JP2002064610A JP4551603B2 JP 4551603 B2 JP4551603 B2 JP 4551603B2 JP 2002064610 A JP2002064610 A JP 2002064610A JP 2002064610 A JP2002064610 A JP 2002064610A JP 4551603 B2 JP4551603 B2 JP 4551603B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- imaging device
- solid
- state imaging
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、光電変換手段等を含む複数の単位画素が2次元配列された撮像領域を有する固体撮像素子及びその製造方法に関する。
【0002】
【従来の技術】
近年、ビデオカメラや電子カメラが広く普及しており、これらのカメラには、CCD型や増幅型の固体撮像素子が使用されている。
これらの固体撮像素子は、それぞれ光電変換手段(フォトダイオード;PD)を設けた複数の単位画素が撮像領域内に2次元配列のアレイ状に配置されたものである。
そして、CCD型固体撮像素子では、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を垂直CCD転送レジスタおよび水平CCD転送レジスタを介して出力部に設けたフローティングデフュージョン(FD)部に転送する。そして、このFD部の電位変動をMOSトランジスタによって検出し、これを電気信号に変換、増幅することにより、撮像信号として出力する。
【0003】
一方、増幅型固体撮像素子(CMOSイメージセンサ)では、各単位画素内にFD部や転送、増幅等の各種MOSトランジスタを有し、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を転送トランジスタによってFD部に転送し、このFD部の電位変動を増幅トランジスタによって検出し、これを電気信号に変換、増幅することにより、各画素毎の信号を信号線より出力する。
【0004】
ところで、近年では、 携帯電話などのモバイル機器へのカメラ機能搭載の目的から、撮像素子の小型化、省電力化に対する要求が強まっている。
このような要求に応えるためには、CCD型の固体撮像素子よりも低電圧で動作可能であり、また、複雑な信号処理機能も容易にワンチップ化できる増幅型固体撮像素子(CMOSイメージセンサ)が適している。
そして、このような増幅型固体撮像素子のうち、現時点では最も小型の画素を有する構成としては、図2に示すような画素構造を有するものが提案されている(例えば、「Dun-Nian Yaung, Shou-Gwo Wuu, Yean-Kuen Fang et al., "Nonsilicide source/drain pixel for 0.25um CMOS image sensor" IEEE Electron Device Letters, Vol.22, No.2, pp.71-73, February 2001」参照)。
【0005】
以下、この従来例について、図2を参照して説明する。
図2は、2×2=4画素分の構成を示しており、各単位画素は、シリコン基板にはp型拡散層とn型拡散層からなるフォトダイオードPDと、このフォトダイオードPDで光電変換された信号電荷を電圧信号に変換して出力するための4つのMOSトランジスタTr1〜Tr4を設けたものである。
すなわち、読み出しトランジスタTr1は、読み出しパルスに基づいてフォトダイオードPDで生成された信号電荷を読み出して増幅トランジスタTr2にゲートに接続されたFD部に転送するものであり、増幅トランジスタTr2は、FD部の電位変動を対応して電圧信号(画素信号)を出力するものである。
また、垂直選択(アドレス)トランジスタTr3は、アドレスパルスに基づいて画素信号を読み出す水平ライン(画素行)を垂直方向に順次選択するためのものであり、リセットトランジスタTr4は、リセットパルスに基づいてFD部の電位を電源電位にリセットするものである。
【0006】
また、水平アドレス信号線11は、垂直選択トランジスタTr3のゲートに結線され、垂直選択トランジスタTr3によって信号を読み出す水平ラインを選択するものであり、リセット線12はリセットトランジスタTr4のゲートに結線され、リセットトランジスタTr4によってFD部の電位をリセットするものである。
また、垂直信号線13は、増幅トランジスタTr2のソースに結線され、増幅トランジスタTr2から出力された画素信号を画素部の外部に出力するものであり、定電流源14は、各画素に駆動電流を供給しており、図では省略しているが、画素列毎に垂直方向に配線された信号線によって供給される。
【0007】
これらの配線は、例えばAl多層配線が形成されている。フォトダイオードPDに多くの光を導入するためには、フォトダイオードPDの開口率を上げる必要があり、フォトダイオードPDの上方には、できるだけ信号線を配置しないようにレイアウトされている。
そして、この配線層の上方には、オンチップレンズ(OCL)を配置して開口率を上げる工夫がなされる。また、カラー信号を得るためのカラーフィルタが各フォトダイオードPDに対応して配線層上に配置される。
また、MOSトランジスタTr1〜Tr4による回路部に光が入射しないようにするための遮光膜が配置されている。
【0008】
ところで、被写体をレンズにより結像して撮像する固体撮像装置においては、シェーディングによる周辺減光の問題がある。具体的には、信号線などのチップ上の構造物による斜め光成分の乱反射により、画面中央部に比べて周辺部でフォトダイオードへの入射光量や光電変換効率が低下するという問題である。
特に近年はカメラ機能部品の小型化の要求から瞳距離の短い光学系が望まれるが、 その場合、画面周辺の画素において斜めに入射する光の成分が信号線によって遮られるため、感度が低下し、シェーディングによる画質劣化が顕著になってしまう。
【0009】
そこで従来は、瞳補正と称して、例えば特開2000-150849 号公報に開示されるように、撮像領域の周辺部寄りの領域において斜め光がフォトダイオードに集光されるように、オンチップレンズや遮光膜の開口の位置を補正し、シェーディングを軽減している。具体的には、フォトダイオードから見て光が入射する方向にオンチップレンズおよび遮光膜開口を配置する。
【0010】
しかし、CCD型の固体撮像素子であれば、画面内には多層配線が無く、フォトダイオード以外の領域を覆うための遮光膜以外には光をさえぎるものがない。
従って、瞳補正によるシェーディング低減が効果的である。
図3は、CCD型の固体撮像素子の積層構造を示しており、シリコン基板20の表層部にフォトダイオードPDが設けられている。そして、このシリコン基板20の上部にCCDの転送電極となる第1層目の配線層21が形成され、その上に所定膜厚の絶縁膜23を介して第2層目の配線層22が積層されている。そして、その上に平坦化膜24等を介してカラーフィルタ25およびオンチップレンズ26が配置されている。
【0011】
これに対し、増幅型の固体撮像素子では、画面内に少なくとも2層、望ましくは3層以上の多層信号線が必要である。
図4は、増幅型の固体撮像素子の積層構造を示しており、シリコン基板30の表層部にフォトダイオードPDが設けられ、このシリコン基板30の上部にそれぞれ所定膜厚の絶縁膜31を介して3層の配線層32、33、34が積層され、その上に平坦化膜35等を介してカラーフィルタ36およびオンチップレンズ37が配置されている。すなわち、図3に示すCCD型撮像素子の積層構造に比較して、より膜厚の大きい多層構造となっている。
【0012】
このため上述した特開2000-150849 号公報に開示されるように、遮光膜やオンチップレンズのみの位置補正ではシェーディング改善の効果は小さい。
また、最上層の信号線はフォトダイオードの表面から3μmから5μm程度上層にあるのが普通である。この段差は0.25μmゲート長世代のプロセス技術用いて製造した増幅型撮像素子の画素サイズとほぼ等しいため、瞳補正を行っても信号線によって斜め入射光が遮られ、特に短射出瞳距離の場合においてシェーディング抑制が十分にできないという問題があった。
【0013】
次に、上述のような増幅型撮像素子のさらに具体的な従来例として、例えば図5に示すような増幅型撮像素子の製造方法について説明する。なお、図5に示す増幅型撮像素子は、基本的に図4に示すものと共通の構造を有するものであるので、以下は、製造方法を中心に説明する。
まず、シリコン基板40に、イオン注入と熟拡散によりp型半導体層のpウェル、あるいはn型半導体層のnウェルを形成する。その後、素子分離領域(図示せず)を形成し、MOSトランジスタ41のしきい値を決めるイオン注入を行い、ポリシリコン膜等でゲート電極層42などを形成する。
次に、レジスト塗布、パターニングを行い、リンなどのn型半導体層を形成するイオンを、例えば0.8MeVのエネルギーで2×1013cm-2のドーズ量で、イオン注入法により基板に打ち込み、フォトダイオードPDを形成する。
【0014】
次に、PSGなどの酸化シリコン材料で1層目の層間絶縁膜43を形成する。
次に、この層間絶縁膜43にコンタクトホールを開口して、タングステンを埋め込み、コンタクト44を形成する。
次に、Tiからなるバリアメタル0.03μm、Alからなる導電層0.4μm、Tnからなるバリアメタル0.07μmを順次堆積して、リソグラフィとエッチングによりパターニングし、1層目の配線45を形成する。
次に、酸化シリコンからなる層間絶縁材料を堆積してCMPにより平坦化する。なお、ここで酸化シリコンの絶縁膜が配線45の上に0.4μmの膜厚で残るようにCMPの研摩量を調整する。
【0015】
この後、1層目の配線45と同様の方法で、2層目、3層目のコンタクト46、48及び配線47、49を形成する。
そして、SiNからなるパッシベーション膜50を製膜した後、必要に応じてカラーフィルタ51やオンチップレンズ52を形成して、センサのウエハプロセスが終了する。この結果、図5に示すような素子構造が得られる。
【0016】
【発明が解決しようとする課題】
そして、以上のような素子構造を有する固体撮像素子において、シェーディングを軽減するためには、各層における配線の高さを極力低くすることが重要である。
しかし、上述した図5に示す従来例において、バリアメタルを含む配線層の厚さが0.5μm、ビアコンタクト層の高さが0.4μmであるが、これ以上薄くすることは、従来技術では困難である。
例えば、各配線層のうちAlを0.4μm未満にすると、Alの結晶が成長しないため、EMやSM特性が悪化し、商品の寿命が著しく低下する。
また、Al膜厚が0.4μm未満では配線層のシート抵抗も極端に上昇するため、素子性能の観点からも、これ以下の配線厚さは望ましくない。
図6は、Al単層膜のシート抵抗におけるAl膜厚依存性の一例を銅(Cu)と対比して示す説明図であり、縦軸が膜厚、横軸がシート抵抗を示している。
図示のように、Al配線のシート抵抗は、Cu配線のそれに対して高い膜厚依存性を有している。
【0017】
また、バリアメタルのTi層を薄くしてもEM、SM劣化時の配線抵抗が高くなり問題となる。
また、ビアコンタクト層の膜厚は層間膜の製膜とCMPの研摩膜厚で調整するが、特にCMPの研摩量バラツキが大きいため、十分な層間距離を得るためには0.4μm未満にすることは難しい。
さらに、エッチングで形成したAl配線の断面は、図5に示すように、順方向にテーパ(下辺が長い台形)形状になるのが通常である。この場合、図中矢印Bで示すような散乱光などが、配線の側壁に入射した場合、上方に反射しやすく、フォトダイオードに到達する光量が小さくなるため、センサの感度が落ちてしまう。
【0018】
なお、増幅型固体撮像素子では、上述のように水平方向と垂直方向の信号線を形成するために、最低でも2層の多層配線が必要であり、撮像領域の周辺に配置されている信号処理回路や画素の微細化のためには3層の多層配線が効果的である。そして、さらに複雑な信号処理を行う回路を混載するためには4層以上の多層配線が有効であり、配線層数は製品の種類によって異なる。たとえばアルミで3層配線を形成する場合にはPDから3層目配線までの高さは、最低で3μm、普通は余裕を持って5μm程度である。
図7は、3層目配線までの高さを5μmとした場合の3層Al配線で形成した撮像素子のシェーディング特性の一例を銅(Cu)と対比して示す説明図であり、横軸がX方向の画素位置を示し、縦軸が感度を示している。
図示のように、Al配線のシェーディング特性は、Cu配線のそれに対して劣化度の大きいものとなる。
【0019】
そこで本発明は、以上のような実情に鑑みてなされたものであり、その目的とするところは、光電変換素子の受光面と多層配線との高低差を抑えることにより、シェーディング特性等を改善でき、小型化を図ることができる固体撮像素子及びその製造方法を提供することにある。
【0020】
【課題を解決するための手段】
本発明は前記目的を達成するため、半導体基板に光電変換素子とその読み出し回路とを含む複数の単位画素を2次元アレイ状に配列した撮像領域と、前記撮像領域の各単位画素を制御する周辺回路とを設けるとともに、前記半導体基板上に複数の配線層を配置した固体撮像素子において、前記光電変換素子は、前記撮像領域の周辺部寄りの領域において斜め光が集光される位置に配置され、前記複数の配線層の少なくとも1つの配線層が下地絶縁層に形成した配線溝に埋め込まれて形成される埋め込み配線層であり、前記複数の配線層の上方から入射する光の入射方向に対し、前記埋め込み配線層における配線は、その断面形状が下辺に対して上辺が長い台形状に形成され、かつ、その側壁面が斜め下方に傾斜した逆方向のテーパ状に形成されていることを特徴とする。
【0022】
また本発明は、半導体基板に光電変換素子とその読み出し回路とを含む複数の単位画素を2次元アレイ状に配列した撮像領域と、前記撮像領域の各単位画素を制御する周辺回路を形成する第1の工程と、前記半導体基板上に複数の配線層を形成する第2の工程とを有する固体撮像素子の製造方法において、前記第2の工程は、前記複数の配線層の少なくとも1つの配線層を、埋め込み配線層として、下地絶縁層に形成した配線溝に埋め込んで形成し、前記複数の配線層の上方から入射する光の入射方向に対し、前記埋め込み配線層における配線は、その断面形状を下辺に対して上辺が長い台形状に形成し、かつ、その側壁面を斜め下方に傾斜した逆方向のテーパ状に形成するものであることを特徴とする。
【0024】
本発明の固体撮像素子では、複数層の配線層の少なくとも1つの配線層が下地絶縁層に形成した配線溝を用いた埋め込み配線層となっているため、従来に比して多層配線層の高さ(膜厚)を縮小でき、光電変換素子の受光面と多層配線との高低差を抑えることにより、シェーディング特性等の光学特性を改善することが可能となる。配線の側壁面が上方から入射する光の入射方向に対し、斜め下方に傾斜した逆テーパ状に形成されているため、この側壁面における入射光の上方への乱反射を抑制でき、光電変換素子に対する入射効率を改善できる。よって、装置の小型化、ならびに感度や画質の向上を図ることができる。
【0025】
また、本発明の製造方法では、複数層の配線層の少なくとも1つの配線層を下地絶縁層に形成した配線溝を用いた埋め込み配線層に形成するため、従来に比して多層配線層の高さ(膜厚)を縮小でき、光電変換素子の受光面と多層配線との高低差を抑えることにより、シェーディング特性等の光学特性を改善することが可能となる。配線の側壁面が上方から入射する光の入射方向に対し、斜め下方に傾斜した逆テーパ状に形成されているため、この側壁面における入射光の上方への乱反射を抑制でき、光電変換素子に対する入射効率を改善できる。よって、装置の小型化、ならびに感度や画質の向上を図ることができる。
【0026】
【発明の実施の形態】
以下、本発明による固体撮像素子及びその製造方法の実施の形態例について説明する。
図1は、本発明の実施の形態による固体撮像素子の素子構造を示す断面図である。なお、本実施の形態による固体撮像素子及びその製造方法は、基本的な部分は上記従来例で説明した増幅型撮像素子と共通であり、主に多層配線の部分が上記従来例と異なるものであるので、以下の説明では、この相違点を中心に説明する。
なお、本実施の形態においては、配線材料にはCu、バリアメタルにはTaやTaNを用い、各配線の膜厚を0.3μm、各ビアコンタクト層の高さを0.2μmで形成する。
【0027】
まず、シリコン基板110に、nウェル領域、素子分離領域、MOSトランジスタ111、ゲート電極層112、フォトダイオードPD、1層目の層間絶縁膜113A、コンタクト114を形成するまでの工程は、上記図5の従来例と同様である。ただし、層間絶縁膜113Aの膜厚、およびコンタクト114の高さは上述のように0.2μmで形成する。
次に、酸化シリコン材料の薄膜113Dを0.4μm堆積して、リソグラフィとエッチングにより、その膜113Dに配線溝をパターニングし、この配線溝にTaからなるバリアメタルとCuからなる導電膜を製膜し、CMPにより平坦化することで、厚さ0.3μmの1層目の埋め込み配線115を形成する。
【0028】
次いで、酸化シリコン材料を0.6μm堆積して2層目の層間絶縁膜113Bを形成し、リソグラフィとエッチングにより、その層間絶縁膜113Bにビアコンタクト孔と配線溝を形成する。
次いで、TaからなるバリアメタルとCuからなる導電膜を製膜してCMPにより平坦化することで、厚さ0.3μmの2層目のコンタクト116と埋め込み配線117を形成する。
この後、2層目と同様の方法で、3層目の層間絶縁膜113Cにコンタクト118と埋め込み配線119を形成する。
【0029】
次いで、TiNからなるバリアメタルとAl配線を製膜してエッチングすることでボンディングパッド(図示せず)を形成し、この後、SiNからなるパッシベーション膜120を製膜した後、必要に応じてカラーフィルタ121やオンチップレンズ122を形成して、センサのウェハプロセスが終了する。
この結果、図1に示すような素子構造が得られる。
この素子構造では、各配線115、117、119がそれぞれ下地に配線溝を形成して埋め込んだ埋め込み配線構造となっているため、その分、配線層全体の高さを抑制でき、フォトダイオードPDに対する入射光の光学特性を改善することができる。
【0030】
なお、本実施の形態において、ビアコンタクト層の膜厚は製膜量で調整するので、従来例に比較してビアコンタクト層の膜厚の下限は低くなり、上述の例で示したように、ビアコンタクトの高さを0.2μm程度とすることが十分可能である。
また、本例のように導電材料に銅を用いて埋め込み配線を形成すれば、配線を薄く形成しても、EM特性、SM特性が悪くなることがなく、同一膜厚のAl配線に比べて約1/3のシート抵抗の配線を形成できるため、配線を薄くしてもシート抵抗は低く、デバイス特性の劣化が少ない利点がある。
ただし、埋め込み配線の導電材料には、銅に限らずアルミニウムなどを用いてもよいものとする。
【0031】
さらに、入射光の入射側を上方、受光側を下方として定義すると、エッチングで形成された配線溝による埋め込み多層配線115、117、119の断面は、図1に示すように、上辺が長い下辺よりも長い台形状に形成されるのが通常である。すなわち、エッチングによる配線溝により、各配線115、117、119の側壁は、斜め下方に傾斜した傾斜面(ここでは逆方向にテーパ形状という)に形成されている。
したがって、この場合、散乱光が配線の側壁に入射した場合、矢印Aに示すように、下方に反射しやすく、フォトダイオードに到達する光量が従来例に比べて大きくなるため、センサ感度が従来例よりよくなる利点を有している。
この結果、本例のように銅配線で3層配線を形成する場合には、フォトダイオードPDから3層目配線までの高さは2.5μm程度に抑えることが可能となる。この結果、シェーディング特性は、図7に示す破線bのようになり、実線aで示すAl3層配線の場合より改善することが可能となる。
【0032】
なお、以上説明した本例の固体撮像素子は、特に瞳射出距離が短い光学系と組み合わせた場合に大きな効果を得ることが可能である。特に増幅型の固体撮像素子は、A/D回路や画像信号処理をワンチップ化できることもあり、レンズ系を含めた撮像システムを小さく形成することができる。
したがって、このような撮像システムは、携帯機器に搭載することで、機器全体を小型化できる利点がある。また、近年は携帯電話など通信機能を備えた機器への撮像機能の搭載が始まっている。そこで、このような小型化機器に、本実施の形態による固体撮像素子を利用することで、さらなる小型、軽量化に貢献することが可能である。
【0033】
【発明の効果】
以上説明したように本発明の固体撮像素子によれば、複数層の配線層の少なくとも1つの配線層が下地絶縁層に形成した配線溝を用いた埋め込み配線層となっているため、従来に比して多層配線層の高さ(膜厚)を縮小でき、光電変換素子の受光面と多層配線との高低差を抑えることにより、シェーディング特性等の光学特性を改善することが可能となる。配線の側壁面が上方から入射する光の入射方向に対し、斜め下方に傾斜した逆テーパ状に形成されているため、この側壁面における入射光の上方への乱反射を抑制でき、光電変換素子に対する入射効率を改善できる。よって、装置の小型化、ならびに感度や画質の向上を図ることができる。
【0034】
また、本発明の製造方法によれば、複数層の配線層の少なくとも1つの配線層を下地絶縁層に形成した配線溝を用いた埋め込み配線層に形成するため、従来に比して多層配線層の高さ(膜厚)を縮小でき、光電変換素子の受光面と多層配線との高低差を抑えることにより、シェーディング特性等の光学特性を改善することが可能となる。配線の側壁面が上方から入射する光の入射方向に対し、斜め下方に傾斜した逆テーパ状に形成されているため、この側壁面における入射光の上方への乱反射を抑制でき、光電変換素子に対する入射効率を改善できる。よって、装置の小型化、ならびに感度や画質の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態による固体撮像素子の積層構造を示す断面図である。
【図2】従来の増幅型固体撮像素子における単位画素の回路構成例を示す等価回路である。
【図3】従来のCCD型の固体撮像素子の積層構造を示す断面図である。
【図4】従来の増幅型の固体撮像素子の積層構造を示す断面図である。
【図5】従来の増幅型の固体撮像素子のやや具体的な積層構造を示す断面図である。
【図6】Al単層膜のシート抵抗におけるAl膜厚依存性の一例をCu配線と対比して示す説明図である。
【図7】3層Al配線で形成した撮像素子のシェーディング特性の一例をCu配線と対比して示す説明図である。
【符号の説明】
PD……フォトダイオード、110……シリコン基板、111……MOSトランジスタ、112……ゲート電極層、113A、113B、113C、113D……層間絶縁膜、114、116、118……コンタクト、115、117、119……埋め込み配線、120……パッシベーション膜、121……カラーフィルタ、122……オンチップレンズ。
Claims (8)
- 半導体基板に光電変換素子とその読み出し回路とを含む複数の単位画素を2次元アレイ状に配列した撮像領域と、前記撮像領域の各単位画素を制御する周辺回路とを設けるとともに、前記半導体基板上に複数の配線層を配置した固体撮像素子において、
前記光電変換素子は、前記撮像領域の周辺部寄りの領域において斜め光が集光される位置に配置され、
前記複数の配線層の少なくとも1つの配線層が下地絶縁層に形成した配線溝に埋め込まれて形成される埋め込み配線層であり、前記複数の配線層の上方から入射する光の入射方向に対し、前記埋め込み配線層における配線は、その断面形状が下辺に対して上辺が長い台形状に形成され、かつ、その側壁面が斜め下方に傾斜した逆方向のテーパ状に形成されている、
ことを特徴とする固体撮像素子。 - 前記埋め込み配線層の膜厚が0.5μm未満であることを特徴とする請求項1記載の固体撮像素子。
- 前記埋め込み配線層間を接続するビアコンタクト層の膜厚が0.4μm未満であることを特徴とする請求項1記載の固体撮像素子。
- 前記埋め込み配線層の配線材料が銅であることを特徴とする請求項1記載の固体撮像素子。
- 半導体基板に光電変換素子とその読み出し回路とを含む複数の単位画素を2次元アレイ状に配列した撮像領域と、前記撮像領域の各単位画素を制御する周辺回路を形成する第1の工程と、
前記半導体基板上に複数の配線層を形成する第2の工程とを
有する固体撮像素子の製造方法において、
前記第2の工程は、
前記複数の配線層の少なくとも1つの配線層を、埋め込み配線層として、下地絶縁層に形成した配線溝に埋め込んで形成し、
前記複数の配線層の上方から入射する光の入射方向に対し、前記埋め込み配線層における配線は、その断面形状を下辺に対して上辺が長い台形状に形成し、かつ、その側壁面を斜め下方に傾斜した逆方向のテーパ状に形成するものである、
ことを特徴とする固体撮像素子の製造方法。 - 前記埋め込み配線層の膜厚を0.5μm未満に形成することを特徴とする請求項5記載の固体撮像素子の製造方法。
- 前記埋め込み配線層間を接続するビアコンタクト層の膜厚を0.4μm未満に形成することを特徴とする請求項5記載の固体撮像素子の製造方法。
- 前記埋め込み配線層の配線材料に銅を用いることを特徴とする請求項5記載の固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002064610A JP4551603B2 (ja) | 2002-03-11 | 2002-03-11 | 固体撮像素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002064610A JP4551603B2 (ja) | 2002-03-11 | 2002-03-11 | 固体撮像素子及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010122020A Division JP5370268B2 (ja) | 2010-05-27 | 2010-05-27 | 固体撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003264281A JP2003264281A (ja) | 2003-09-19 |
JP4551603B2 true JP4551603B2 (ja) | 2010-09-29 |
Family
ID=29197308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002064610A Expired - Fee Related JP4551603B2 (ja) | 2002-03-11 | 2002-03-11 | 固体撮像素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4551603B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9553121B2 (en) | 2014-08-28 | 2017-01-24 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100889365B1 (ko) | 2004-06-11 | 2009-03-19 | 이상윤 | 3차원 구조의 영상센서와 그 제작방법 |
KR100538150B1 (ko) | 2003-12-31 | 2005-12-21 | 동부아남반도체 주식회사 | 이미지 센서 및 그 제조방법 |
JP4686201B2 (ja) | 2005-01-27 | 2011-05-25 | パナソニック株式会社 | 固体撮像装置及びその製造方法 |
JP4904702B2 (ja) * | 2005-03-10 | 2012-03-28 | ソニー株式会社 | 固体撮像装置 |
JP4743842B2 (ja) * | 2005-03-15 | 2011-08-10 | キヤノン株式会社 | 固体撮像素子 |
JP4677311B2 (ja) | 2005-09-14 | 2011-04-27 | 富士フイルム株式会社 | Mos型固体撮像装置及びその製造方法 |
JP2007103483A (ja) * | 2005-09-30 | 2007-04-19 | Sharp Corp | 固体撮像装置およびその製造方法、電子情報機器 |
JP2007184311A (ja) * | 2005-12-29 | 2007-07-19 | Sony Corp | 固体撮像装置およびその製造方法 |
JP4137161B1 (ja) | 2007-02-23 | 2008-08-20 | キヤノン株式会社 | 光電変換装置の製造方法 |
JP5059476B2 (ja) * | 2007-04-23 | 2012-10-24 | ラピスセミコンダクタ株式会社 | 半導体装置、光測定装置、光検出装置、及び半導体装置の製造方法 |
JP5164509B2 (ja) | 2007-10-03 | 2013-03-21 | キヤノン株式会社 | 光電変換装置、可視光用光電変換装置及びそれらを用いた撮像システム |
KR20100045094A (ko) * | 2008-10-23 | 2010-05-03 | 주식회사 동부하이텍 | 이미지 센서의 제조 방법 |
JP5493448B2 (ja) | 2009-04-21 | 2014-05-14 | ソニー株式会社 | 固体撮像装置および撮像装置 |
JP5526592B2 (ja) * | 2009-04-24 | 2014-06-18 | ソニー株式会社 | 固体撮像装置、撮像装置および固体撮像装置の駆動方法 |
JP2012151421A (ja) * | 2011-01-21 | 2012-08-09 | Ricoh Co Ltd | イメージセンシング装置 |
JP2012060143A (ja) * | 2011-10-26 | 2012-03-22 | Sony Corp | 固体撮像装置およびその製造方法 |
WO2014112002A1 (ja) * | 2013-01-15 | 2014-07-24 | オリンパス株式会社 | 撮像素子、及び撮像装置 |
-
2002
- 2002-03-11 JP JP2002064610A patent/JP4551603B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9553121B2 (en) | 2014-08-28 | 2017-01-24 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2003264281A (ja) | 2003-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4221940B2 (ja) | 固体撮像素子及び固体撮像装置並びに撮像システム | |
JP4551603B2 (ja) | 固体撮像素子及びその製造方法 | |
KR101672557B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법, 반도체 장치의 설계 방법, 및 전자 기기 | |
KR20210138539A (ko) | 반도체 장치 및 전자 기기 | |
KR101899595B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 | |
RU2521224C1 (ru) | Твердотельное устройство захвата изображения | |
JP5664205B2 (ja) | 半導体装置とその製造方法、及び電子機器 | |
JP4725095B2 (ja) | 裏面入射型固体撮像装置及びその製造方法 | |
US7875490B2 (en) | Image sensor and method for manufacturing the same | |
JP4686201B2 (ja) | 固体撮像装置及びその製造方法 | |
JP4123415B2 (ja) | 固体撮像装置 | |
US9620545B2 (en) | Solid-state image pickup device and method for producing the same | |
JP5553693B2 (ja) | 固体撮像装置及び撮像システム | |
JP2004071931A (ja) | 固体撮像素子及びその製造方法 | |
JP2010109295A (ja) | 固体撮像装置及びその製造方法、並びに電子機器 | |
JP2011204797A (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
US20110079866A1 (en) | Solid-state image pickup device, method for manufacturing the same, and electronic apparatus | |
JP6200035B2 (ja) | 半導体装置 | |
JP2001094085A (ja) | 固体撮像装置及びその製造方法 | |
JP4972924B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
WO2004027875A1 (ja) | 固体撮像装置及びその製造方法 | |
US20110139962A1 (en) | Solid-state image pickup device, method of manufacturing the same, and electronic apparatus | |
US20140151753A1 (en) | Solid-state imaging apparatus, manufacturing method thereof, and electronic information device | |
JP5087888B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2008227357A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071022 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071130 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100712 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |