JP2008053959A - 固体撮像装置 - Google Patents

Abstract

【課題】 入力信号レベルに応じて生じる列アンプのアンプ電源とグランド配線との間を流れる電流の変動を、固体撮像装置の光電変換特性についての製造マージンや動作マージンを小さくすることなく低減することができる固体撮像装置を得ること。
【解決手段】 行方向および列方向に撮像画素２０が配置された画素アレイ１と、上記画素アレイ１の各列の前記撮像画素２０からの信号を共通に出力する複数の垂直信号線１０８と、上記複数の垂直信号線１０８に対して設けられた複数の列アンプ１０９とを備え、前記複数の列アンプ１０９の列アンプ電源３０とグランド３１間に、前記列アンプ１０９の動作電流の変化を打ち消す向きの補正電流を生成する電流生成回路２９を有している。
【選択図】図２

Description

本発明は固体撮像装置、特に、高輝度被写体を撮像するときでも高画質な画像を得ることができ、かつ製造マージンや動作条件マージンを大きくとれる固体撮像装置に関する。

ＭＯＳ型固体撮像装置では、撮像画素が行列状に配置された画素アレイから画像信号を読み出すにあたって、アナログメモリを各列に設けて各撮像画素からの信号読み出しを行単位で行い、その後、各列メモリに保持された信号をシリアルに外部に出力するのが一般的である。また、多くの従来例では、画素アレイと列メモリとの間に列アンプを挿入している。これは、シリアル読み出し部では高速動作が必要であるためノイズを抑制することが困難であるのに対し、低速で動作する列回路部で信号を増幅すれば、高Ｓ／Ｎ比の画像信号を得ることができるからである。

従来の固体撮像装置では、撮像画素のフローティングディフュージョン部（ＦＤ）がリセット状態であるときの信号電位Ｖ１と、ＦＤリセット後にフォトダイオード（ＰＤ）で生成した電荷がＦＤに転送された状態のときの信号電位Ｖ２との２つの信号電位の差を検出して増幅するようになっている。この２つの信号電位の差が、ＰＤで検出された光照射量である。

図１５に、このような従来の固体撮像装置について、その列アンプの回路構成の第１の例を示す。この第１の例では、まず、列アンプリセット信号線２７からの信号により列アンプリセットトランジスタ２４をオンし、この状態での撮像画素からの列アンプ入力電位１０２として第１の電位Ｖ１が入力される。このときの列アンプ出力電位２６を、Vamprstとする。次に、列アンプリセットトランジスタ２４をオフにした状態で、撮像画素から信号Ｖ２が入力され、列アンプ出力電位２６はVamprest＋（Ｃ１／Ｃ２）（Ｖ２−Ｖ１）となる。これは光照射量に対応した撮像画素信号が、ゲインＣ１／Ｃ２で増幅されることを意味する。ここで、Ｃ１とは列アンプ入力容量２１、Ｃ２とは列アンプフィードバック容量１０１である。なお、図１５中、３０は列アンプ電源、２３は列アンプ負荷トランジスタ、２２は列アンプ駆動トランジスタで、２５はそのゲート電位、３１はグランドである（特許文献１）。

また、図１６は、従来の固体撮像装置に搭載された列アンプの第２の例の回路構成を示す。図１５との違いは、列アンプ負荷トランジスタ２３に列アンプバイアス電位２８を与えることで、ソース接地アンプの負荷を定電流源としたことと、クリップトランジスタ１０４をアンプ出力部に接続したことである。クリップトランジスタ１０４には、出力リミット電位１０３が与えられるため、列アンプ負荷トランジスタ２３が飽和領域で動作しなくなるまでアンプ出力レベルがあがってしまい、定電流動作が崩れるのを回避できる効果がある。この列アンプも、従来の固体撮像装置と同じく、撮像画素からの２つの信号Ｖ１、Ｖ２の差である光照射量に対応した画素信号を、列アンプの入力容量２１と列アンプのフィードバック容量１０１との容量の比であるゲインＣ１／Ｃ２で増幅する機能を有している（特許文献２）。
特開平５−２０７２２０号公報 特開２００５−２５２５２９号公報

ここで、列毎にアンプを設けたＭＯＳ型固体撮像装置の、電源レイアウトパターンの特殊性について考える。図１７に一般的なレイアウト構成を示す。列毎にアンプを設けたＭＯＳ型固体撮像装置では、複数の撮像画素２０が行列状に配置された画素アレイ１の各列の垂直信号線１０８に対応して列アンプ１０９が１個ずつ配置され、信号出力部分１１０へと画像信号を送るため、列アンプ配置部分３では、必然的に横に多数の列アンプ１０９が並ぶ構成になる。このように多数並ぶ列アンプ１０９に対して、アンプ電源パッド１０５からアンプ電源が、また、グランドパッド１０６を通してグランド電位が与えられるが、これらはそれぞれのパッドから横方向に長く配線することになり、寄生抵抗１０７の影響が無視できなくなってしまう。

また、上記した従来の固体撮像装置の第１の例として示した列アンプでは、列アンプの動作電流が入力信号レベルに応じて大きく変動することが避けられない。このため、例えば中央部分のみが高輝度であるような被写体を撮像している場合を考えると、画素からの信号Ｖ２が入力されるときに中央部分の列アンプがその入力電位が高くなることにともなって動作電流が低減し、結果としてその周りの周辺部分に位置する列アンプへの印加電圧が、本来の電圧値と異なってしまう。そして、これら周辺部分での列アンプにおいては、リセット信号Ｖ１を入力しているときと光信号Ｖ２を入力しているときで印加電圧の差が生じ、アンプ出力のずれとなって高輝度被写体の左右で黒レベルのずれが発生するという問題が生じていた。

また、上記した従来の固体撮像装置の第２の例として示した列アンプでは、クリップ回路の機能により定電流源となるトランジスタが飽和領域でのみ動作するために、アンプの動作電流の変動を低減させることができる。しかしながら、クリップトランジスタのしきい値が変動することにより、列アンプの動作レンジが縮まるといった問題や、列アンプ出力がクリップレベルに近づくときに特性が変動してしまうために十分な製造マージンを確保するのが困難となるという別の問題が発生する。さらに、周囲温度の変動によるしきい値の変動に対しても、同様に光電変換特性が変化してしまうという問題もあった。

本発明はこれらの課題を鑑みて、入力信号レベルに応じて生じる列アンプのアンプ電源とグランド配線との間を流れる電流の変動を、固体撮像装置の光電変換特性についての製造マージンや動作マージンを小さくすることなく低減することができる固体撮像装置を得ることを目的とする。

上記課題を解決するために、本発明の固体撮像装置は、行方向および列方向に撮像画素が配置された画素アレイと、上記画素アレイの各列の前記撮像画素からの信号を共通に出力する複数の垂直信号線と、上記複数の垂直信号線に対して設けられた複数の列アンプとを備え、前記複数の列アンプの列アンプ電源とグランド間に、前記列アンプの動作電流の変化を打ち消す向きの補正電流を生成する電流生成回路を有していることを特徴とする。

このようにすることで本発明の固体撮像装置は、電流生成回路によって発生させた電流によって、列アンプの特性に影響を与えることなく列アンプ電源とグランド間に流れる電流の変動を低減させることができる。したがって、高輝度被写体の撮像時でもその周辺での黒レベルのずれを生じることがなく、かつ、高い製造マージンと動作マージンを有する固体撮像装置を実現することができる。

上記した本発明の固体撮像装置では、前記列アンプに入力される入力信号のレベルに応じた、前記動作電流と前記補正電流との和の電流値の変動が、前記動作電流の変動よりも小さいことが好ましい。このようにすることで、高輝度被写体撮像時など列アンプの動作電流がその入力信号によって変動するときに、他の列アンプへの影響を確実に低減することができる。

また、本発明の固体撮像装置では、前記電流生成回路のバイアス電位生成回路が、前記列アンプと同様の回路構成であることが好ましい。このようにすることで、列アンプの動作電流の変動に応じて電流生成回路で生成される電流を容易にコントロールすることができる。

さらに、前記電流生成回路が、前記列アンプ内の１つあるいは複数のノードの電位に応じて、前記補正電流を２つ以上のレベルで切り替えることが、そして、前記補正電流のレベルの切り替えが、前記電流バイアス電位生成回路の出力を基準に行われることが、さらに、前記電流生成回路が一定の電流を流すことが好ましい。このようにすることで電流生成回路の調整を容易かつ確実に行うことができる。

さらにまた、前記電流生成回路自体のオン／オフ切り替え機能を備えたこと、そして、前記列アンプの入力信号もしくは出力信号のレベルに基づいて前記電流生成回路自体のオン／オフを切り替えることや、ゲイン機能を含むアナログ信号処理部と全体を制御する制御部をさらに備え、前記アナログ信号処理部のゲイン設定に応じて前記電流生成回路自体のオン／オフを切り替えることが好ましい。このようにすることで、電流生成回路での消費電力を低減することができる。

以下、本発明の固体撮像装置の各実施形態について、図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態にかかる固体撮像装置のブロック図である。

撮像画素が行列状に配置された画素アレイ１は、垂直シフトレジスタ２により行単位でリセット、電荷蓄積、読み出しの各動作が行われる。ここで、行単位で読み出された信号は列アンプ配置部分３に各列の信号線に対応して配置された列アンプで増幅され、ノイズキャンセル回路４でアンプのオフセットばらつきをキャンセルした値を保持する。ノイズキャンセル回路４に保持された１行分の画素信号は水平シフトレジスタ６により選択され、マルチプレクサ５、出力アンプ７を経由して順次出力される。

図２は本固体撮像装置における、撮像画素２０と１列分の列アンプ１０８、および、ノイズキャンセル回路４の具体的な構成を示すブロック回路図である。

撮像画素２０は、光電変換を行って電荷を生成するフォトダイオード（ＰＤ）８と、ＰＤ８が生成した電荷を電圧に変換するフローティングディフュージョン部（ＦＤ）１０と、ＦＤ１０の電位に応じた信号を読み出す読み出しトランジスタ１２とを有している。ＰＤ８とＦＤ１０との間には、ゲートが電荷転送信号線１５と接続され、電荷転送信号により制御される転送トランジスタ９が接続されている。ＦＤ１０は、画素リセット信号線１６と接続され、画素リセット信号により制御されるリセットトランジスタ１１を介して、画素駆動電源配線１９と接続されている。選択トランジスタ１３は、ゲート端子が画素選択信号線１７と接続されており画素選択信号によって制御される。読み出しトランジスタ１２は、ソース端子を画素駆動電源配線１９に接続され、ドレイン端子が選択トランジスタ１３を経由して画素信号を読み出す垂直信号線１０８に接続され、垂直信号線１０８の端には電流源１４が設置されている。

次に、列アンプ１０９は、列アンプ入力容量２１、列アンプ駆動トランジスタ２２、列アンプ負荷トランジスタ２３、列アンプリセットトランジスタ２４、電流生成回路２９を有する。列アンプ入力容量２１は、一方の端子を垂直信号線１０８、他方の端子を列アンプ駆動トランジスタ２２のゲート電位２５に接続され、垂直信号線１０８の電位変化を列アンプ駆動トランジスタ２２に伝える。列アンプ負荷トランジスタ２３のゲートには列アンプバイアス電位２８が接続され、列アンプ駆動トランジスタ２２によるソース接地アンプの負荷として動作する。列アンプ駆動トランジスタ２２のゲート電位２５と列アンプ出力電位２６との間には、ゲート端子が列アンプリセット信号線２７に接続されてリセット信号により制御される列アンプリセットトランジスタ２４が接続されている。電流生成回路２９は列アンプ電源３０とグランド３１の間に接続されている。

ノイズキャンセル回路４は、一方の端子が列アンプ１０９の列アンプ出力電位２６と接続されたクランプ容量素子３５と、クランプ容量素子３５の他方の端子とグランド３１との間に接続されたサンプルホールド容量素子３６と、クランプ容量素子３５の他方の端子とクランプ電位３８との間に接続され、クランプスイッチ信号線３９とゲート端子とが接続され、クランプスイッチ信号により制御されるクランプスイッチ３７とを有している。

次に本実施形態に係る画像撮像装置の画素信号の読み出し動作について、図３に示すタイミングチャートを参照して説明する。タイミングｔ０では画素リセット信号線１６の画素リセット信号電位をＨレベルとして、ＦＤの電位をVprst（＝VDD−Vth）にリセットする。同時に電荷転送信号線１５の電荷信号電位をＨレベルにしてＰＤに残留している電荷をＦＤ側に転送し、ＰＤ蓄積電荷は０にする。

次に、タイミングｔ１では、画素リセット信号電位と電荷転送信号電位をＬレベルに戻す。これより、ＰＤでの光生成電荷の蓄積が始まる。

次にタイミングｔ２では、画素リセット信号電位をＨレベルとして、ＦＤの電位をVprstに再度リセットする。同時に、画素選択信号電位をＨレベルとして、読み出しトランジスタ１２と電流源１４とからなるソースフォロアアンプを形成することにより、Vprst−Vthの電位が垂直信号線１０８に出力される。（なお、ここで厳密にはVprst−Vth−αとなるが、説明を簡略化するためにαは省略する）。また、列アンプリセット信号線の列アンプリセット信号電位をＨレベルとして、列アンプ駆動トランジスタ２２のゲート電位２５と列アンプ出力電位２６をアンプのリセット電位Vamprstに設定する。さらに、クランプスイッチ信号線３９のクランプスイッチ信号電位をＨレベルとして、サンプルホールド端子１８の電位（ＳＨ電位）をクランプ電位３８（Vcl）に設定する。

次にタイミングｔ３では、画素リセット信号電位をＬレベルとする。

そしてタイミングｔ４では、列アンプリセット信号電位をＬレベルとして列アンプ１０９を増幅動作状態にする。同時に、クランプスイッチ信号電位をＬレベルとして、ＳＨ電位をフローティング状態とする。さらに、電荷転送信号電位をＨレベルとして、ＰＤ８に蓄積された電荷がＦＤ１０に転送される。その結果、ＦＤの電位はVprst−ΔＶ１となり、垂直信号線１０８に出力される信号電位はVprst−Vth−ΔＶ１に低下する。ここで、ΔＶ１の値は、ＰＤ８に蓄積された電荷に比例する。この電位低下の影響により、列アンプ駆動トランジスタ２２のゲート電位２５はΔＶ１だけ下がり、列アンプ出力電位はΔＶ２だけ高くなる。ΔＶ２／ΔＶ１は列アンプ１０９のゲインに相当する。この列アンプ１０９の出力上昇の影響により、クランプ容量素子３５を介してＳＨ電位も暗時の出力VclからVcl＋ΔＶ２／２に増加する。なお、ここで、クランプ容量素子３５とサンプルホールド容量素子３６の容量は等しいと仮定している。ＳＨ電位を外部に読み出し、暗時の出力Vclとの差分を検出することにより、画素信号を読み出すことができる。

次に、電流生成回路２９について説明する。図２に示すように電流生成回路２９は、第１の調整トランジスタ３２と第２の調整トランジスタ３３とを有している。第２の調整トランジスタ３３のゲートは列アンプ出力電位２６に接続され、電流生成回路２９を流れる電流量は列アンプ出力電位２６で制御される。具体的には列アンプ１０９がリセット状態では、第２の調整トランジスタ３３のゲート電位が低く電流生成回路２９には電流がほとんど流れない。列アンプ１０９のリセットを解除して増幅モードにした状態で、列アンプ駆動トランジスタ２２のゲート電位２５が下がり始めると列アンプ出力電位２６が上昇し、第１の調整トランジスタ３２のドレイン電位が上昇して電流生成回路２９を流れる電流が増加する。さらに、ゲート電位が下がり第１の調整トランジスタ３２のドレイン電位が電流生成回路バイアス電位３４を越えると第１の調整トランジスタ３２は線形領域から飽和領域に移行して電流の増加は止まる。

図４は、電流生成回路２９に用いられるバイアス電位生成回路の構成を示す回路図である。

バイアス電位生成回路は駆動トランジスタ２２と負荷トランジスタ２３を有しており、そのサイズならびに負荷トランジスタ２３のバイアス電位２８は列アンプ１０９と同じにしてある。このため、図４でも列アンプ１０８のものと同じ符号を付している。駆動トランジスタ２２のゲートとドレインは接続されており、これはバイアス電位２８が列アンプリセット電位Vamprstと同じになることを意味する。これにより電流生成回路２９を流れる最大電流と列アンプ１０９がリセット状態の時に流れる電流がほぼ等しいものになる。なお、このバイアス電位生成回路は各列に設ける必要はなく、複数の列アンプで共有してかまわない。

図５は、列アンプ１０９を流れる電流の、列アンプ駆動トランジスタ２２のゲート電位２５に対する依存性を表す図である。なお、縦軸が電流、横軸がゲート電位２５である。Ｉ１はアンプ本体を流れる電流、Ｉ２は電流生成回路を流れる電流、Ｉ０はこれらの和である総電流である。駆動トランジスタ２２のゲート電位２５の最大値はVamprstであるが、光信号が大きくなりゲート電位が下がるに連れＩ１は小さくなる。一方、Ｉ２はゲート電位が下がるにつれ大きくなる。その結果、２つの電流値の和であるＩ０の変動（ΔＩ０）はＩ１単独での変動（ΔＩ０）に対し大幅に低減する。

この電流変動の低減により、高輝度被写体を撮像した際に一部の列アンプの入力信号が大きくなったときでも、電流変動によって生じる周辺の他の列アンプへの影響は小さく、黒レベルのずれの発生が抑えられて高画質な画像を得ることができる。また、製造ばらつきや動作条件の変動によって電流生成回路を流れる電流値が変動しても、列アンプ自体の入出力特性に影響を与えることがなくなる。このことは、製造マージン、耐環境マージンの大きい固体撮像装置が実現できることを意味する。

なお、ここでは列アンプとしてソース接地アンプ、フィードバックなしの構成の例を示して説明したが、差動アンプやフィードバックありのアンプなど他の構成においても、列アンプ本体電流の入力依存性を打ち消す特性を電流生成回路に持たせることにより、同様の効果が得られる。

（第２の実施形態）
次に、本発明の固体撮像得装置の第２の実施形態について図面を参照して説明する。図６は本発明の第２の実施形態に係る固体撮像装置の列回路部のうち、列アンプ１０９とノイズキャンセル回路４を示す回路図である。なお、ここで上記第１の実施形態として図２に示したものとは、電流生成回路２９の部分以外は同じであり、画素信号の読み出し動作も上記第１の実施形態と同様であるため、説明を省略する。

電流生成回路２９は、第１の調整トランジスタ３２、第２の調整トランジスタ３３、リセットトランジスタ４０、判定トランジスタ４２を有する。第１の調整トランジスタ３２と第２の調整トランジスタ３３は、列アンプ電源３０とグランド３１間にシリアルに接続されている。第２の調整トランジスタ３３は、そのゲート電位に応じて電流生成回路２９が列アンプ電源３０とグランド３１間に電流を流すか否かを切り替える。電流を流すときの電流量は、第１の調整トランジスタ３２のゲートに接続される電流生成回路バイアス電位３４で決まる。リセットトランジスタ４０は電流生成回路リセット信号４１で制御され、第２の調整トランジスタ３３のゲート電位をＬレベルに設定する。判定トランジスタ４２は電流生成回路バイアス電位３４と第２の調整トランジスタ３３のゲートとの間に接続され、このゲートは列アンプ駆動トランジスタ２２のゲート電位２５が接続されている。列アンプ駆動トランジスタ２２のゲート電位２５が電流生成回路バイアス電位３４よりVth分低くなると、電流生成回路バイアス電位３４が調整トランジスタ３３のゲートに設定される。

電流生成回路バイアス電位３４の生成回路は図４に示したものと同じ構成となる。このため、第１の実施形態として示したものと同じように、電流生成回路バイアス電位３４は列アンプ１０９のリセット電位Vamprstと同じになる。

次に本実施形態に係る固体撮像装置の動作を説明する。列アンプ１０９のリセットに合わせて、電流生成回路リセット信号４１をＨレベルにし、第２の調整トランジスタ３３のゲート電位をＬレベルにする。次に、列アンプ１０９のリセットを解除し増幅ステップに移行すると、電流生成回路リセット信号４１もＬレベルにする。列アンプ１０９への入力信号１０８が小さいときは、判定トランジスタ４２はオフであり、第２の調整トランジスタ３３のゲート電位はＬレベルのままであり電流生成回路２９に電流は流れない。一方、列アンプ１０９への入力信号１０８がVthよりも大きくなると判定トランジスタ４２がオンになり、第２の調整トランジスタ３３のゲート電位にVamprstが設定されることにより電流生成回路２９に電流が流れるようになる。

図７は、この第２の実施形態に係る固体撮像装置における、列アンプ１０９を流れる電流の列アンプ駆動トランジスタ２２のゲート電位２５に対する依存性を示す。列アンプ１０９本体を流れる電流Ｉ１はVamprstのときに最大で入力が下がると急激に小さくなる。一方、電流生成回路２９はゲート電位がVamprstのときはゼロであるが、ゲート電位がVamprst−Vthよりも低くなると列アンプ１０９のリセット時電流と同じ大きさの電流が流れる。この電流生成回路の効果により、列アンプ１０９の総電流の変動（ΔＩ０）は列アンプ単体での電流変動（ΔＩ１）に比べ小さくなる。

以上説明したように、第２の実施形態では、電流生成回路２９が列アンプ１０９内の列アンプ駆動トランジスタ２２のゲート電位２５という１つのノード電位に応じて、補正電流を切り替えて動作する例を説明した。また、補正電流の切り替えは、電流補正回路のバイアス電位生成回路の出力を基準として行うようにしている。このようにすることで、第１の実施形態として示したものと同様、列アンプでの電流変動を低減させて高画質な画像を得ることができ、また、製造マージン、耐環境マージンの大きい固体撮像装置が実現できるという上記第１の実施形態のものと同じ効果を得ることができる。

なお、ここでは列アンプとしてソース接地アンプでフィードバックが無い構成の例を示して説明したが、差動アンプやフィードバックありのアンプなど他の構成であっても、列アンプへの入力が、列アンプに流れる電流の変動が小さい範囲であるか否かを判定し、電流変動の範囲を超えれば列アンプでの変動を打ち消すように電流生成回路に流れる電流を切り替えるようにすることで、上記と同様の効果を得ることができる。

また、電流生成回路の出力を切り替える列アンプ内のノードとしては、上記のほかに、列アンプ出力電位２６、垂直信号線１０８等があり、これらを複数用いることも可能である。さらに、電流生成回路の切り替えも、そのバイアス生成回路の電位によらずに、外部から供給される判定電位、列アンプ動作電流のモニター回路出力等によることも可能であり、同じ効果を得ることができる。さらにまた、補正電流の切り替えレベル数も、上記した２つのレベルについての切り替えのみに限らず、３つ以上のレベルに切り替えるようにしても良い。

（第３の実施形態）
以下に、本発明の固体撮像装置の第３の実施形態について図面を参照して説明する。図８は、本発明の第３の実施形態に係る固体撮像装置の列回路部のうち、列アンプ１０９とノイズキャンセル回路４を示す回路図である。本実施形態でも、第２の実施形態と同じく、電流生成回路２９部分以外の構成は図２に示した第１の実施形態に係る固体撮像素子と同じであり、画素信号の読み出し動作も第１の実施形態と同様であるためかかる部分の説明は省略する。

本実施形態では、電流生成回路２９が第１の調整トランジスタ３２のみを有し、第２の調整トランジスタは用いられていない。そして、第１の調整トランジスタ３２のゲートに接続された電流生成回路バイアス電位３４のレベルで決まる一定の電流が電流生成回路２９を流れることになる。

図９は、本実施形態における場合の、列アンプ回路部を流れる電流の列アンプ駆動トランジスタ２２のゲート電位２５に対する依存性を示す図である。列アンプ本体を流れる電流Ｉ１は、Vamprstのときに最大で入力が下がると急激に小さくなる。一方、電流生成回路２９にはゲート電位によらず一定の電流Ｉ２が流れる。これらを合成した列アンプ部の総電流Ｉ０の変動率（ΔＩ０）はアンプ単体での電流変動率（ΔＩ１）に比べ小さくなる。

このように、電流生成回路が一定の電流を流すものであっても、上記実施形態１及び２として記載したものと同様、高画質な画像を得ることができ、また、製造マージン、耐環境マージンの大きい固体撮像装置が実現できる。なお、列アンプの構成として、他の差動アンプやフィードバックありのアンプなどを用いても同様の効果が得られることも上記の実施形態と同じである。

（第４の実施形態）
以下に、本発明の第４の実施形態について図面を参照して説明する。図１０は本発明の第４の実施形態に係る固体撮像装置のより周辺の構成までを示すブロック図である。上記第１から第３の実施形態で説明してきた固体撮像装置である画素アレイと列アンプまでを画素信号出力部４２として括ると、ここから出力された画素信号は、ノイズキャンセル回路４、ゲインアンプ４３、アナログデジタル変換器（ＡＤＣ）４４を経由してデジタル信号処理プロセッサ（ＤＳＰ）４５に入力される。ＤＳＰ４５は、入力された画素信号を画像処理するとともに、後で述べる画素信号出力部４２の列アンプ１０９内にある電流生成回路２９のオン／オフ制御を行うオンオフ信号４６と、ゲインアンプ４３のゲイン設定を制御するゲイン設定信号４７を出力する。

図１１は本実施形態に係る固体撮像素子の列回路部のうち、列アンプ１０９とノイズキャンセル回路４を示す回路図である。図２との違いは、電流生成回路２９において列アンプ出力電位２６と第２の調整トランジスタ３３のゲートとの間に電流生成回路入力トランジスタ５０を挿入したことと、同じく第２の調整トランジスタ３３のゲートとグランド３１との間に電流生成回路停止トランジスタ５１を挿入したことである。電流生成回路入力トランジスタ５０のゲートにはオンオフ信号４６を接続、電流生成回路停止トランジスタ５１のゲートにはオンオフ信号４６をインバータ４９により反転させた信号が接続される。オンオフ信号４６がＨレベルのときは、電流生成回路２９は第１の実施形態で述べた通り動作するオン状態になるが、オンオフ信号４６がＬレベルのときは、第２の調整トランジスタ３３のゲートはグランド３１に固定され、電流生成回路２９は電流を流さないオフ状態になる。

このオンオフ信号４６は、ゲインアンプのゲイン設定信号４７に連動して制御される。具体的には、ゲイン設定が小さいときは電流生成回路２９をオフにするが、ゲイン設定が大きいときは電流生成回路２９をオンにする。ゲイン設定が小さいときは、列アンプ１０９の電流変動が画質に与える影響は小さいので、電流生成回路２９をオフにして消費電流を低減することが有効である。一方、ゲイン設定が大きいときは電流生成回路２９の機能が画質向上に役立つ。以上のように本実施の形態は高画質で低消費電力な固体撮像装置を実現するのに役立つ。

また、上記の他に、電流生成回路自体のオン／オフを列アンプの入力信号レベルや出力信号レベルに基づいて切り替えることも、電流生成回路の消費電力低減という点で効果的である。具体的には、入力信号レベルが大きいときには電流生成回路２９をオフにし、入力信号レベルが小さいときには電流生成回路２９をオンにすればよい。出力信号レベルに関しても、入力信号レベルと同様である。

なお、図１０では固体撮像装置の各構成をそれぞれのブロックに分かれた個別の部品の組み合わせとして表しているが、これらの回路部分の全体もしくは複数のブロックをまとめてＩＣに集積化してもよい。また、図１０におけるゲインアンプ４３は、アナログ素子であっても良いし、ＡＤ変換後デジタル処理で増幅することもできる。

さらに、本実施形態では電流生成回路を自体のオン／オフ切り替えを、オンオフ信号４６によってゲイン設定に連動して制御する例を示したが、他の方法、例えば撮像カメラの状態に応じて制御してもよい。例えば、デジタルスチルカメラのモニター動作時はオフにし、記録画を撮像するときにはオンにするという制御が考えられる。

（第５の実施形態）
本発明の第５の実施形態について図面を参照して説明する。図１２は本発明の第５の実施形態に係る固体撮像装置のブロック図であり、画素アレイ１の各列に対応してＡＤ変換を行う構成になっている。

画素アレイ１の各撮像画素２０から出力された画素信号は、垂直信号線１０８を通ってノイズキャンセル回路４で各画素の出力オフセットを補正された後、列アンプ配置部分３に形成された差動型列アンプ１１１の一方の入力端子に入力される。差動型列アンプ１１１の他方の端子にはランプ波形生成回路５３の出力が入力される。差動型列アンプ１１１は高い増幅率を有しており、２つの入力の大小比較を行うコンパレータとして機能する。具体的には、ランプ波形が画素信号よりも大きいときにＬ信号を出力する。次に各列には４ビットのラッチ５２が設けられ、４ビットカウンタ５４の出力が入力されている。また、列アンプの出力はラッチ５２の書き込み信号端子に接続されている。ラッチ５２は書き込み信号がＨレベルからＬレベルに変化したときに、入力データが書き込まれる。

図１３にこのような差動型列アンプ１１１の回路構成を示す。画素アレイの垂直信号線１０８からの入力とランプ波形生成回路５３からのランプ波形５８は、それぞれ第１の入力スイッチ５５、第２の入力スイッチ５６を介して列アンプ入力容量２１に接続されている。これらは、入力切り替え信号５７と、第１のインバータ４９−１により生成されるその反転信号により選択的に入力される。列アンプ出力電位２６は出力スイッチ５９を介して出力端子６１に接続される。出力スイッチ５９のゲートにはアンプリセット信号２７の反転信号が接続される。また、出力端子６１と列アンプ電源３０の間には出力レベル固定スイッチ６０が挿入されている。出力レベル固定スイッチ６０のゲートには同じく列アンプリセット信号線２７からの列アンプリセット信号の反転信号が接続され、出力スイッチ５９と出力レベル固定スイッチ６０はいずれか一方のみがオンする構成になっている。さらに、列アンプ電源３０とグランド３１間には電流生成回路２９が配置されている。電流生成回路２９には列アンプ駆動トランジスタ２２のゲート電位２５も接続されている。ここで、第２の実施形態と同様に、列アンプ駆動トランジスタ２２のゲート電位２５が低いときのみ、電流生成回路２９には電流が流れる。

次に、ＡＤ変換動作について図１４のタイミングチャートを参照して説明する。まずタイミングｔ０で画素信号を入力し、入力切替信号はＨレベルに、アンプリセット信号もＨレベルに設定する。差動型列アンプ１１１はリセット状態で画素信号が入力され、入力容量にそのレベルが保持される。出力部ではレベル固定スイッチ側がオンするので、出力端子はＨレベルになる。また、ランプ波形は画素信号の最小値に、カウンタは０に設定する。

次にタイミングｔ１で、入力切替信号はＬレベルに、アンプリセット信号もＬレベルに設定する。このとき、アンプのリセットは解除され、ランプ波形が入力される。ランプ波形は画素信号より低いレベルなので、駆動トランジスタ２２のゲート電位２５はVamprstより低くなり、列アンプ出力電位はＨレベルとなる。出力部は出力スイッチ側がオンするが、列アンプ出力電位はＨレベルであるため、出力端子のレベルもＨレベルが保持される。また、ランプ波形のレベルは上昇し始める。上昇の傾きはタイミングｔ３で最大値に達するように設定する。カウンタもランプ波形の上昇に同期させてカウントアップさせる。

タイミングｔ２ではランプ波形が画素信号より大きくなるので、列アンプ出力がＬレベルに切り替わり、そのときのカウンタ値がラッチに書き込まれる。先に述べたように、ランプ波形の上昇とカウントアップは同期しているので、ラッチに書き込まれたデジタル値は画素信号に対応した値になっている。以上の動作は各列で並列に行われており、１行分のアナログ画素信号が並列にＡＤ変換され、各列のラッチに保持される。

なお、本実施形態ではコンパレータとして機能する差動形列アンプ１１１の電流変動が電流生成回路２９の作用により低減される。そのため、細長い共通電源配線の寄生抵抗を介してアンプ同士が干渉することが回避でき、高精度なＡＤ変換が実行できる。

なお、ここでは積分型ＡＤ変換器を各列に設ける場合について示したが、他のアンプ機能を有する素子を含むＡＤ変換器においても同様に考えることができる。

本発明に係る固体撮像装置は、高輝度被写体を撮像するときでもその周辺で黒レベルのずれが発生することなく、かつ、幅広い動作環境で安定した画質が得られるカメラを実現でき、高画質・高品質が求められるデジタルスチルカメラ、ビデオカメラ、監視カメラ等に用いられるものとして有用である。

本発明の第１の実施形態に係る固体撮像装置を示すブロック図 本発明の第１の実施形態に係る固体撮像装置の要部を示す回路図 本発明の第１の実施形態に係る固体撮像装置の動作を示すタイミングチャート 本発明の第１の実施形態に係る固体撮像装置の電流生成回路のバイアス電位生成部を示す回路図 本発明の第１の実施形態に係る固体撮像装置の列アンプ部を流れる電流の入力レベル依存性を示す図 本発明の第２の実施形態に係る固体撮像装置の要部を示す回路図 本発明の第２の実施形態に係る固体撮像装置の列アンプ部を流れる電流の入力レベル依存性を示す図 本発明の第３の実施形態に係る固体撮像装置の要部を示す回路図 本発明の第３の実施形態に係る固体撮像装置の列アンプ部を流れる電流の入力レベル依存性を示す図 本発明の第４の実施形態に係る固体撮像装置を示すブロック図 本発明の第４の実施形態に係る固体撮像装置を構成する固体撮像素子の列アンプ部を示す回路図 本発明の第５の実施形態に係る固体撮像素子を示すブロック図 本発明の第５の実施形態に係る固体撮像素子の列アンプ部を示す回路図 本発明の第５の実施形態に係る固体撮像素子の動作を示すタイミングチャート 従来の固体撮像装置の列アンプの構成例を示す回路図 従来の固体撮像装置の列アンプの他の構成例を示す回路図 固体撮像装置の列アンプの配置パターンを示す図

符号の説明

１ 画素アレイ
２ 垂直シフトレジスタ
３ 列アンプ配置部分
４ ノイズキャンセル回路
５ マルチプレクサ
６ 水平シフトレジスタ
７ 出力アンプ
８ フォトダイオード（ＰＤ）
９ 転送トランジスタ
１０ フローティングディフュージョン部（ＦＤ）
１１ リセットトランジスタ
１２ 読み出しトランジスタ
１３ 選択トランジスタ
１４ 電流源
１５ 電荷転送信号線
１６ 画素リセット信号線
１７ 画素選択信号線
１８ サンプルホールド端子
１９ 画素駆動電源配線
２０ 撮像画素
２１ 列アンプ入力容量
２２ 列アンプ駆動トランジスタ
２３ 列アンプ負荷トランジスタ
２４ 列アンプリセットトランジスタ
２５ 列アンプ駆動トランジスタゲート電位
２６ 列アンプ出力電位
２７ 列アンプリセット信号線
２８ 列アンプバイアス電位
２９ 列アンプ電流生成回路
３０ 列アンプ電源
３１ グランド
３２ 第１の調整トランジスタ
３３ 第２の調整トランジスタ
３４ 電流生成回路バイアス電位
３５ クランプ容量素子
３６ サンプルホールド容量素子
３７ クランプスイッチ
３８ クランプ電位
３９ クランプスイッチ信号線
４０ リセットトランジスタ
４１ 電流生成回路リセット信号
４２ 判定トランジスタ
４３ ゲインアンプ
４４ アナログデジタル変換器（ＡＤＣ）
４５ デジタル信号処理プロセッサ（ＤＳＰ）
４６ オンオフ信号
４７ ゲイン設定信号
４９ インバータ
５０ 電流生成回路入力トランジスタ
５１ 電流生成回路停止トランジスタ
５２ ラッチ
５３ ランプ波形生成回路
５４ ４ビットカウンタ
５５ 第１の入力スイッチ
５６ 第２の入力スイッチ
５７ 入力切替信号
５８ ランプ波形
５９ 出力スイッチ
６０ 出力レベル固定スイッチ
６１ 出力端子
１０１ 列アンプフィードバック容量
１０２ 列アンプ入力電位
１０３ 出力リミット電位
１０４ クリップトランジスタ
１０５ 電源パッド
１０６ グランドパッド
１０７ 寄生抵抗
１０８ 垂直信号線
１０９ 列アンプ
１１０ 信号出力部分
１１１ 差動型列アンプ

Claims (9)

1. 行方向および列方向に撮像画素が配置された画素アレイと、上記画素アレイの各列の前記撮像画素からの信号を共通に出力する複数の垂直信号線と、上記複数の垂直信号線に対して設けられた複数の列アンプとを備え、前記複数の列アンプの列アンプ電源とグランド間に、前記列アンプの動作電流の変化を打ち消す向きの補正電流を生成する電流生成回路を有していることを特徴とする固体撮像装置。
2. 前記列アンプに入力される入力信号のレベルに応じた、前記動作電流と前記補正電流との和の電流値の変動が、前記動作電流の変動よりも小さい請求項１に記載の固体撮像装置。
3. 前記電流生成回路のバイアス電位生成回路が、前記列アンプと同様の回路構成である請求項２に記載の固体撮像装置。
4. 前記電流生成回路が、前記列アンプ内の１つあるいは複数のノードの電位に応じて、前記補正電流を２つ以上のレベルで切り替える請求項１〜３のいずれか１項に記載の固体撮像装置。
5. 前記補正電流のレベルの切り替えが、前記電流バイアス電位生成回路の出力を基準に行われる請求項４に記載の固体撮像装置。
6. 前記電流生成回路が一定の電流を流す請求項１〜３のいずれか１項に記載の固体撮像装置。
7. 前記電流生成回路自体のオン／オフ切り替え機能を備えた請求項１から６のいずれか１項に記載の固体撮像装置。
8. 前記列アンプの入力信号もしくは出力信号のレベルに基づいて前記電流生成回路自体のオン／オフを切り替える請求項７記載の固体撮像装置。
9. ゲイン機能を含むアナログ信号処理部と全体を制御する制御部をさらに備え、前記アナログ信号処理部のゲイン設定に応じて前記電流生成回路自体のオン／オフを切り替える請求項７に記載の固体撮像装置。

Images