JPH0779122A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0779122A JPH0779122A JP5222468A JP22246893A JPH0779122A JP H0779122 A JPH0779122 A JP H0779122A JP 5222468 A JP5222468 A JP 5222468A JP 22246893 A JP22246893 A JP 22246893A JP H0779122 A JPH0779122 A JP H0779122A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- power supply
- amplifier circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 差動出力信号に対する入力電流信号の変動に
よる影響を低減した増幅回路を提供する。 【構成】 トランジスタ２０１のドレイン端子にソース
端子が接続されるトランジスタ２０４を配置する。この
トランジスタ２０４のドレイン端子は電源端子Ｖｄｄに
接続され、ソース端子には電源端子Ｖｓｓが接続される
か、電源端子Ｖｓｓの電位値を基準とするバイアス電圧
がバイアス回路２０５から印加される。したがって、ト
ランジスタ２０４のゲート端子に印加される電圧は入力
信号の位相と同位相を有するので、トランジスタ２０４
を介して流れる電流は入力信号と同位相を有し、トラン
ジスタ２０４が無い場合の入力信号に対して逆位相を有
する消費電流の変動を相殺する方向に作用する。この結
果、増幅回路全体としては、入力電流の変動に伴う消費
電流の変動が抑止される。
よる影響を低減した増幅回路を提供する。 【構成】 トランジスタ２０１のドレイン端子にソース
端子が接続されるトランジスタ２０４を配置する。この
トランジスタ２０４のドレイン端子は電源端子Ｖｄｄに
接続され、ソース端子には電源端子Ｖｓｓが接続される
か、電源端子Ｖｓｓの電位値を基準とするバイアス電圧
がバイアス回路２０５から印加される。したがって、ト
ランジスタ２０４のゲート端子に印加される電圧は入力
信号の位相と同位相を有するので、トランジスタ２０４
を介して流れる電流は入力信号と同位相を有し、トラン
ジスタ２０４が無い場合の入力信号に対して逆位相を有
する消費電流の変動を相殺する方向に作用する。この結
果、増幅回路全体としては、入力電流の変動に伴う消費
電流の変動が抑止される。
Description
【０００１】
【産業上の利用分野】本発明は電子装置に用いられる増
幅回路に係り、とくに光通信分野における受信装置に用
いられる増幅回路に関するものである。
幅回路に係り、とくに光通信分野における受信装置に用
いられる増幅回路に関するものである。
【０００２】
【従来の技術】光通信分野における受信回路では、入力
信号が直流レベルの変動を伴う単相信号であるため、前
置増幅回路にはシングルエンド型の増幅回路が用いられ
ることが一般的である。図４（ａ）は、こうした前置増
幅回路の代表的な回路構成図である。この回路（以後、
従来例１とも呼ぶ）は、増幅対象である単相信号を入力
して増幅し単相信号を出力する増幅部１２０と、増幅部
１２０から出力された単相信号を入力して外部へ出力す
る単相信号を生成する変換部９１０と、から構成され
る。こうしたシングルエンド型の増幅回路を備える前置
増幅器は市販され普及している（例えば、富士通社製：
ＦＭＭ３２１ＣＰなど）。
信号が直流レベルの変動を伴う単相信号であるため、前
置増幅回路にはシングルエンド型の増幅回路が用いられ
ることが一般的である。図４（ａ）は、こうした前置増
幅回路の代表的な回路構成図である。この回路（以後、
従来例１とも呼ぶ）は、増幅対象である単相信号を入力
して増幅し単相信号を出力する増幅部１２０と、増幅部
１２０から出力された単相信号を入力して外部へ出力す
る単相信号を生成する変換部９１０と、から構成され
る。こうしたシングルエンド型の増幅回路を備える前置
増幅器は市販され普及している（例えば、富士通社製：
ＦＭＭ３２１ＣＰなど）。
【０００３】一方、前置増幅回路の後段に用いられる主
増幅器および識別回路などは、差動回路構成をとること
が多い。こうした差動回路構成の例が、「M.S.Acarlar
et al. : Use of Low Cost Plastic DIPs and Injectio
n Molded Parts in Packaging of Optical Data Links,
Proceedings of ECTC’92」などに示されている。こう
した差動回路構成を備える後段回路を使用する場合に
は、前置増幅回路の出力信号が差動形式となっている方
が、実効的な出力振幅値が２倍となるため、雑音に対し
て強いなどの利点がある。
増幅器および識別回路などは、差動回路構成をとること
が多い。こうした差動回路構成の例が、「M.S.Acarlar
et al. : Use of Low Cost Plastic DIPs and Injectio
n Molded Parts in Packaging of Optical Data Links,
Proceedings of ECTC’92」などに示されている。こう
した差動回路構成を備える後段回路を使用する場合に
は、前置増幅回路の出力信号が差動形式となっている方
が、実効的な出力振幅値が２倍となるため、雑音に対し
て強いなどの利点がある。
【０００４】そこで、前置増幅回路として、入力した単
相信号を増幅後に差動信号に変換して出力する機能を備
えることが考えられるが、こうした機能を有する増幅回
路の設計方法として位相分割回路を用いる構成が知られ
ている（喜安善一監修：「初学者のための増幅回路設計
法」，オーム社」）。図４（ｂ）は、この位相分割回路
を用いた前置増幅回路の回路構成図である。図４（ｂ）
に示すように、この回路（以後、従来例２とも呼ぶ）
は、増幅対象である単相信号を入力して増幅し、単相信
号を出力する増幅部１１０と、増幅部１１０から出力さ
れた単相信号を入力し、差動信号に変換して出力する変
換部９２０と、から構成される。ここで、変換部９２０
は、増幅部１１０から出力された単相信号を入力するゲ
ート端子を備えるトランジスタ２０１と、トランジスタ
２０１のドレイン端子と一方の端子が接続され、他方の
端子がＶｄｄ電位となる負荷素子２０３と、トランジス
タ２０１のソース端子と一方の端子が接続され、他方の
端子がＶｓｓ電位となる負荷素子２０２と、を備える。
相信号を増幅後に差動信号に変換して出力する機能を備
えることが考えられるが、こうした機能を有する増幅回
路の設計方法として位相分割回路を用いる構成が知られ
ている（喜安善一監修：「初学者のための増幅回路設計
法」，オーム社」）。図４（ｂ）は、この位相分割回路
を用いた前置増幅回路の回路構成図である。図４（ｂ）
に示すように、この回路（以後、従来例２とも呼ぶ）
は、増幅対象である単相信号を入力して増幅し、単相信
号を出力する増幅部１１０と、増幅部１１０から出力さ
れた単相信号を入力し、差動信号に変換して出力する変
換部９２０と、から構成される。ここで、変換部９２０
は、増幅部１１０から出力された単相信号を入力するゲ
ート端子を備えるトランジスタ２０１と、トランジスタ
２０１のドレイン端子と一方の端子が接続され、他方の
端子がＶｄｄ電位となる負荷素子２０３と、トランジス
タ２０１のソース端子と一方の端子が接続され、他方の
端子がＶｓｓ電位となる負荷素子２０２と、を備える。
【０００５】この増幅回路では、増幅部１１０に入力し
た単相信号は増幅されてトランジスタ２０１のゲート端
子に入力し、トランジスタ２０１のソース端子（逆相出
力）とトランジスタ２０１のドレイン端子（正相出力）
とから差動信号が出力される。
た単相信号は増幅されてトランジスタ２０１のゲート端
子に入力し、トランジスタ２０１のソース端子（逆相出
力）とトランジスタ２０１のドレイン端子（正相出力）
とから差動信号が出力される。
【０００６】
【発明が解決しようとする課題】従来の増幅回路は上記
のように構成されるので、入力信号の電流値、すなわち
光検出器（フォトダイオードなど）の光検出電流（ＰＤ
電流）の値（Ｉｐｄ）によって、増幅回路の消費電流の
値（Ｉｄｄ）が変化する。
のように構成されるので、入力信号の電流値、すなわち
光検出器（フォトダイオードなど）の光検出電流（ＰＤ
電流）の値（Ｉｐｄ）によって、増幅回路の消費電流の
値（Ｉｄｄ）が変化する。
【０００７】図５は、図４（ａ）の増幅回路を前置増幅
器として使用した場合の構成図であり、増幅部１２０の
入力端子にフォトダイオード３００が接続され、フォト
ダイオード３００への光信号の入力に伴うＰＤ電流を増
幅部１２０の入力端子から入力する。なお、図５には代
表的な回路定数例を示す。図６は、図５の回路でフォト
ダイオード３００に平均光入力レベル−３０ｄＢｍの１
／０交番信号（ＮＲＺ）を１６ｎｓｅｃごとに入射した
場合のＰＤ電流と消費電流との関係を示すグラフであ
る。なお、受光素子であるフォトダイオード３００の電
流感度は１Ａ／Ｗである。図６に示すように、この光の
入射によって増幅部１２０の入力電流（すなわち、ＰＤ
電流）は破線で示すように変化する。このＰＤ電流の変
化にともなって、増幅回路（増幅部１２０と変換部９１
０）の消費電流は実線で示すように変化する。すなわ
ち、消費電流は入力電流の変化と逆位相で変動する。
器として使用した場合の構成図であり、増幅部１２０の
入力端子にフォトダイオード３００が接続され、フォト
ダイオード３００への光信号の入力に伴うＰＤ電流を増
幅部１２０の入力端子から入力する。なお、図５には代
表的な回路定数例を示す。図６は、図５の回路でフォト
ダイオード３００に平均光入力レベル−３０ｄＢｍの１
／０交番信号（ＮＲＺ）を１６ｎｓｅｃごとに入射した
場合のＰＤ電流と消費電流との関係を示すグラフであ
る。なお、受光素子であるフォトダイオード３００の電
流感度は１Ａ／Ｗである。図６に示すように、この光の
入射によって増幅部１２０の入力電流（すなわち、ＰＤ
電流）は破線で示すように変化する。このＰＤ電流の変
化にともなって、増幅回路（増幅部１２０と変換部９１
０）の消費電流は実線で示すように変化する。すなわ
ち、消費電流は入力電流の変化と逆位相で変動する。
【０００８】図７は、図４（ｂ）の増幅回路を前置増幅
器として使用した場合の構成図であり、増幅部１１０の
入力端子にフォトダイオード３００が接続され、フォト
ダイオード３００への光信号の入力に伴うＰＤ電流を増
幅部１１０の入力端子から入力する。なお、図７には代
表的な回路定数例を示す。図８は、図６の場合と同様
に、図７の回路でフォトダイオード３００に平均光入力
レベル−３０ｄＢｍの１／０交番信号（ＮＲＺ）を１６
ｎｓｅｃの周期で入射した場合のＰＤ電流と消費電流と
の関係を示すグラフである。図８に示すように、この光
の入射によって増幅部１１０の入力電流（すなわち、Ｐ
Ｄ電流）は破線で示すように変化する。このＰＤ電流の
変化にともなって、増幅回路（増幅部１１０と変換部９
２０）の消費電流は実線で示すように変化する。本回路
においても図６と同様に、消費電流は入力電流の変化と
逆位相で変動する。
器として使用した場合の構成図であり、増幅部１１０の
入力端子にフォトダイオード３００が接続され、フォト
ダイオード３００への光信号の入力に伴うＰＤ電流を増
幅部１１０の入力端子から入力する。なお、図７には代
表的な回路定数例を示す。図８は、図６の場合と同様
に、図７の回路でフォトダイオード３００に平均光入力
レベル−３０ｄＢｍの１／０交番信号（ＮＲＺ）を１６
ｎｓｅｃの周期で入射した場合のＰＤ電流と消費電流と
の関係を示すグラフである。図８に示すように、この光
の入射によって増幅部１１０の入力電流（すなわち、Ｐ
Ｄ電流）は破線で示すように変化する。このＰＤ電流の
変化にともなって、増幅回路（増幅部１１０と変換部９
２０）の消費電流は実線で示すように変化する。本回路
においても図６と同様に、消費電流は入力電流の変化と
逆位相で変動する。
【０００９】ところで、実際に上記のような回路を光受
信器に組み込むときには、ワイヤや基板上の配線パター
ン、パッケージのリードピンを介して、この回路の入出
力端子および電源端子と後段回路の入出力端子および機
器の筐体の電源端子等と接続したり、電源ラインに回り
込む雑音の影響を低減させるためにバイパスコンデンサ
を挿入したりする。ところが、これらのワイヤやリード
ピンは寄生インダクタンス成分を有する。したがって、
これらの寄生インダクタンスを流れる電流が入力信号に
伴って変動すると、雑音電圧を生じることになり、増幅
回路の正常な増幅動作を妨げる場合がある。図９は、図
７の回路に実使用時に想定される寄生成分を付加した交
流的な等価回路図である。この等価回路における、出力
電圧のＡＣ応答特性は、図１０に示す通りとなり、５０
〜６０ＭＨｚに約９ｄＢのディップを生じる。したがっ
て、こうした従来の回路を前置増幅回路に採用した場
合、ディジタル伝送ではジッタを、アナログ伝送では伝
送波形の歪みを引き起こす原因となる、という問題点が
あった。
信器に組み込むときには、ワイヤや基板上の配線パター
ン、パッケージのリードピンを介して、この回路の入出
力端子および電源端子と後段回路の入出力端子および機
器の筐体の電源端子等と接続したり、電源ラインに回り
込む雑音の影響を低減させるためにバイパスコンデンサ
を挿入したりする。ところが、これらのワイヤやリード
ピンは寄生インダクタンス成分を有する。したがって、
これらの寄生インダクタンスを流れる電流が入力信号に
伴って変動すると、雑音電圧を生じることになり、増幅
回路の正常な増幅動作を妨げる場合がある。図９は、図
７の回路に実使用時に想定される寄生成分を付加した交
流的な等価回路図である。この等価回路における、出力
電圧のＡＣ応答特性は、図１０に示す通りとなり、５０
〜６０ＭＨｚに約９ｄＢのディップを生じる。したがっ
て、こうした従来の回路を前置増幅回路に採用した場
合、ディジタル伝送ではジッタを、アナログ伝送では伝
送波形の歪みを引き起こす原因となる、という問題点が
あった。
【００１０】本発明は、この問題点を解消するためにな
されたものであり、差動出力値の入力電流値の変動によ
る影響を低減した増幅回路を提供することを目的とす
る。
されたものであり、差動出力値の入力電流値の変動によ
る影響を低減した増幅回路を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明の第１の増幅回路
は、第１の単相信号を入力し増幅して第２の単相信号を
出力する増幅部と、増幅部から出力された第２の単相信
号を差動信号に変換して出力する変換部と、を備える増
幅回路であって、変換部の出力段が、（ａ）増幅された
単相信号をゲート端子に入力する第１のトランジスタ
と、（ｂ）第１のトランジスタのソース端子に一方の端
子が接続され、第１の電源供給端子に他方の端子が接続
された第１の負荷素子と、（ｃ）第１のトランジスタの
ドレイン端子に一方の端子が接続され、第２の電源供給
端子に他方の端子が接続された第２の負荷素子と、
（ｄ）ゲート端子が第１のトランジスタのドレイン端子
に接続され、ドレイン端子が第２の電源端子に接続され
るとともにソース端子が第１の電源端子に接続された第
２のトランジスタと、を備え、第１のトランジスタのソ
ース端子と第１のトランジスタのドレイン端子とを差動
信号出力端子とすることを特徴とする。
は、第１の単相信号を入力し増幅して第２の単相信号を
出力する増幅部と、増幅部から出力された第２の単相信
号を差動信号に変換して出力する変換部と、を備える増
幅回路であって、変換部の出力段が、（ａ）増幅された
単相信号をゲート端子に入力する第１のトランジスタ
と、（ｂ）第１のトランジスタのソース端子に一方の端
子が接続され、第１の電源供給端子に他方の端子が接続
された第１の負荷素子と、（ｃ）第１のトランジスタの
ドレイン端子に一方の端子が接続され、第２の電源供給
端子に他方の端子が接続された第２の負荷素子と、
（ｄ）ゲート端子が第１のトランジスタのドレイン端子
に接続され、ドレイン端子が第２の電源端子に接続され
るとともにソース端子が第１の電源端子に接続された第
２のトランジスタと、を備え、第１のトランジスタのソ
ース端子と第１のトランジスタのドレイン端子とを差動
信号出力端子とすることを特徴とする。
【００１２】本発明の第２の増幅回路は、第１の単相信
号を入力し増幅して第２の単相信号を出力する増幅部
と、増幅部から出力された第２の単相信号を差動信号に
変換して出力する変換部と、を備える増幅回路であっ
て、変換部の出力段が、（ａ）増幅された単相信号をゲ
ート端子に入力する第１のトランジスタと、（ｂ）第１
のトランジスタのソース端子に一方の端子が接続され、
第１の電源供給端子に他方の端子が接続された第１の負
荷素子と、（ｃ）第１のトランジスタのドレイン端子に
一方の端子が接続され、第２の電源供給端子に他方の端
子が接続された第２の負荷素子と、（ｄ）ゲート端子が
前記第１のトランジスタのドレイン端子に接続され、ド
レイン端子が第２の電源端子に接続された第２のトラン
ジスタと、（ｅ）第１の電源端子の電圧値を基準とした
バイアス電圧を第２のトランジスタのソース端子に供給
するバイアス回路と、を備え、第１のトランジスタのソ
ース端子と第１のトランジスタのドレイン端子とを差動
信号出力端子とすることを特徴とする。
号を入力し増幅して第２の単相信号を出力する増幅部
と、増幅部から出力された第２の単相信号を差動信号に
変換して出力する変換部と、を備える増幅回路であっ
て、変換部の出力段が、（ａ）増幅された単相信号をゲ
ート端子に入力する第１のトランジスタと、（ｂ）第１
のトランジスタのソース端子に一方の端子が接続され、
第１の電源供給端子に他方の端子が接続された第１の負
荷素子と、（ｃ）第１のトランジスタのドレイン端子に
一方の端子が接続され、第２の電源供給端子に他方の端
子が接続された第２の負荷素子と、（ｄ）ゲート端子が
前記第１のトランジスタのドレイン端子に接続され、ド
レイン端子が第２の電源端子に接続された第２のトラン
ジスタと、（ｅ）第１の電源端子の電圧値を基準とした
バイアス電圧を第２のトランジスタのソース端子に供給
するバイアス回路と、を備え、第１のトランジスタのソ
ース端子と第１のトランジスタのドレイン端子とを差動
信号出力端子とすることを特徴とする。
【００１３】ここで、第１および第２の増幅回路におい
て、第１および第２のトランジスタはＧａＡｓを用いた
電界効果トランジスタで構成することが可能である。ま
た、第１および第２の負荷素子は抵抗あるいは電界効果
トランジスタで構成することが可能である。また、第２
の増幅回路において、バイアス回路は、第２のトランジ
スタのソース端子と第１の電源端子との間に配設された
ダイオードあるいは直列接続された複数のダイオードで
構成することが可能である。
て、第１および第２のトランジスタはＧａＡｓを用いた
電界効果トランジスタで構成することが可能である。ま
た、第１および第２の負荷素子は抵抗あるいは電界効果
トランジスタで構成することが可能である。また、第２
の増幅回路において、バイアス回路は、第２のトランジ
スタのソース端子と第１の電源端子との間に配設された
ダイオードあるいは直列接続された複数のダイオードで
構成することが可能である。
【００１４】
【作用】本発明の増幅回路では、出力段の差動信号出力
用の第１のトランジスタと第１のトランジスタのドレイ
ン端子に第２の負荷素子と第２のトランジスタのゲート
端子が接続され、第２のトランジスタのソース端子には
第１の電源端子が接続されるか、または、第１の電源端
子の電位値を基準としたバイアス電圧が印加されるとと
もに第２のトランジスタのドレイン端子は第２の電源端
子に接続されている。
用の第１のトランジスタと第１のトランジスタのドレイ
ン端子に第２の負荷素子と第２のトランジスタのゲート
端子が接続され、第２のトランジスタのソース端子には
第１の電源端子が接続されるか、または、第１の電源端
子の電位値を基準としたバイアス電圧が印加されるとと
もに第２のトランジスタのドレイン端子は第２の電源端
子に接続されている。
【００１５】この状態で増幅部に入力した第１の単相信
号は、増幅部で増幅された後、第２の単相信号となっ
て、第１のトランジスタのゲート端子に入力する。この
時、第１のトランジスタのドレイン端子の電位は入力信
号と同位相で変化するので、第２のトランジスタのゲー
ト端子の電位も入力信号と同位相で変化する。したがっ
て、第２のトランジスタを介して流れる電流は、入力信
号と同位相で変化する。この第２のトランジスタを介し
て流れる電流は、増幅回路において第２のトランジスタ
が無い場合の入力信号の逆位相を有する消費電流の変動
を相殺する方向に作用する。この結果、増幅回路全体と
して入力電流の変動に伴う消費電流の変動が抑止される
ことになり、差動出力に対する入力電流値の変動による
影響が低減される。
号は、増幅部で増幅された後、第２の単相信号となっ
て、第１のトランジスタのゲート端子に入力する。この
時、第１のトランジスタのドレイン端子の電位は入力信
号と同位相で変化するので、第２のトランジスタのゲー
ト端子の電位も入力信号と同位相で変化する。したがっ
て、第２のトランジスタを介して流れる電流は、入力信
号と同位相で変化する。この第２のトランジスタを介し
て流れる電流は、増幅回路において第２のトランジスタ
が無い場合の入力信号の逆位相を有する消費電流の変動
を相殺する方向に作用する。この結果、増幅回路全体と
して入力電流の変動に伴う消費電流の変動が抑止される
ことになり、差動出力に対する入力電流値の変動による
影響が低減される。
【００１６】
【実施例】本発明の増幅回路の実施例の説明に先立っ
て、本発明の増幅回路の概要を説明する。図１は、本発
明の増幅回路の概要構成図である。図１に示すように、
この回路は、図４（ｂ）に示した従来の増幅回路のトラ
ンジスタ２０１のドレイン端子にゲート端子が接続され
るトランジスタ２０４を配置する。このトランジスタ２
０４のドレイン端子は電源端子Ｖｄｄに接続され、ソー
ス端子には電源端子Ｖｓｓの電位値を基準とするバイア
ス電圧がバイアス回路２０５から印加される（なお、バ
イアス回路２０５は、トランジスタ２０１の正相出力の
平均電位の値によっては削除可能である）。したがっ
て、トランジスタ２０４のゲート端子に印加される電圧
は、入力信号の位相と同位相を有することになる。この
トランジスタ２０４を介して流れる電流Ｉａは、入力信
号と同位相を有し、トランジスタ２０４が無い場合の入
力信号に対して逆位相を有する消費電流の変動を相殺す
る方向に作用する。この結果、増幅回路全体としては、
入力電流の変動に伴う消費電流の変動が抑止されること
になり、差動出力に対する入力電流値の変動による影響
が低減される。
て、本発明の増幅回路の概要を説明する。図１は、本発
明の増幅回路の概要構成図である。図１に示すように、
この回路は、図４（ｂ）に示した従来の増幅回路のトラ
ンジスタ２０１のドレイン端子にゲート端子が接続され
るトランジスタ２０４を配置する。このトランジスタ２
０４のドレイン端子は電源端子Ｖｄｄに接続され、ソー
ス端子には電源端子Ｖｓｓの電位値を基準とするバイア
ス電圧がバイアス回路２０５から印加される（なお、バ
イアス回路２０５は、トランジスタ２０１の正相出力の
平均電位の値によっては削除可能である）。したがっ
て、トランジスタ２０４のゲート端子に印加される電圧
は、入力信号の位相と同位相を有することになる。この
トランジスタ２０４を介して流れる電流Ｉａは、入力信
号と同位相を有し、トランジスタ２０４が無い場合の入
力信号に対して逆位相を有する消費電流の変動を相殺す
る方向に作用する。この結果、増幅回路全体としては、
入力電流の変動に伴う消費電流の変動が抑止されること
になり、差動出力に対する入力電流値の変動による影響
が低減される。
【００１７】以下、添付図面を参照して本発明の増幅回
路の実施例を説明する。
路の実施例を説明する。
【００１８】図２は、本発明の実施例の増幅回路の構成
図であり、図１の概要構成を素子レベルで示す。図２に
示すように、この回路は、増幅部１１０と変換部２１０
とから構成される。ここで増幅部１１０は、図７の増幅
回路の増幅部と同様に構成される。
図であり、図１の概要構成を素子レベルで示す。図２に
示すように、この回路は、増幅部１１０と変換部２１０
とから構成される。ここで増幅部１１０は、図７の増幅
回路の増幅部と同様に構成される。
【００１９】変換部２１０は、増幅部１００から出力
された単相信号をゲート端子に入力するＦＥＴ２０１
と、ＦＥＴ２０１のソース端子に一方の端子が接続さ
れ、ＶSSに他方の端子が接続された抵抗素子２０２と、
ＦＥＴ２０１のドレイン端子に一方の端子が接続さ
れ、Ｖｄｄに他方の端子が接続された抵抗素子２０３
と、ソース端子がトランジスタ２０１のドレイン端子
に接続され、ドレイン端子がＶｄｄに接続されたＦＥＴ
２０４と、ＦＥＴ２０４のソース端子に印加するバイ
アス電圧を設定する、直列接続されたダイオード群から
なるバイアス回路２１５と、から構成される。
された単相信号をゲート端子に入力するＦＥＴ２０１
と、ＦＥＴ２０１のソース端子に一方の端子が接続さ
れ、ＶSSに他方の端子が接続された抵抗素子２０２と、
ＦＥＴ２０１のドレイン端子に一方の端子が接続さ
れ、Ｖｄｄに他方の端子が接続された抵抗素子２０３
と、ソース端子がトランジスタ２０１のドレイン端子
に接続され、ドレイン端子がＶｄｄに接続されたＦＥＴ
２０４と、ＦＥＴ２０４のソース端子に印加するバイ
アス電圧を設定する、直列接続されたダイオード群から
なるバイアス回路２１５と、から構成される。
【００２０】増幅部１１０に入力したＰＤ電流信号は、
増幅部１１０で電圧に変換されて増幅されて変換部２１
０へ出力され、ＦＥＴ２０１のゲート端子に入力する。
ＦＥＴ２０１は、ゲート端子に入力した電圧信号に応じ
て、ドレイン端子から正相出力信号を、ソース端子から
逆相出力信号を出力する。したがって、トランジスタ２
０４のゲート端子には、正相出力信号が入力することに
なり、増幅回路としての入力信号と同位相の信号が入力
することになるので、トランジスタ２０４を介して流れ
る電流はＰＤ電流と同位相で変動する。このトランジス
タ２０４を介して流れる電流は、トランジスタ２０４が
無い場合の入力信号に対して逆位相を有する消費電流の
変動を相殺する方向に作用する。この結果、増幅回路全
体としては、入力電流の変動に伴う消費電流の変動が抑
止されることになり、差動出力に対する入力電流値の変
動による影響が低減される。
増幅部１１０で電圧に変換されて増幅されて変換部２１
０へ出力され、ＦＥＴ２０１のゲート端子に入力する。
ＦＥＴ２０１は、ゲート端子に入力した電圧信号に応じ
て、ドレイン端子から正相出力信号を、ソース端子から
逆相出力信号を出力する。したがって、トランジスタ２
０４のゲート端子には、正相出力信号が入力することに
なり、増幅回路としての入力信号と同位相の信号が入力
することになるので、トランジスタ２０４を介して流れ
る電流はＰＤ電流と同位相で変動する。このトランジス
タ２０４を介して流れる電流は、トランジスタ２０４が
無い場合の入力信号に対して逆位相を有する消費電流の
変動を相殺する方向に作用する。この結果、増幅回路全
体としては、入力電流の変動に伴う消費電流の変動が抑
止されることになり、差動出力に対する入力電流値の変
動による影響が低減される。
【００２１】図３は、本実施例の増幅回路の動作特性を
示す図である。図３（ａ）は、図６または図８と同様の
受光、すなわち、フォトダイオード３００に平均光入力
レベル−３０ｄＢｍの１／０交番信号（ＮＲＺ）を１６
ｎｓｅｃの周期で入射した場合のＰＤ電流と消費電流と
の関係を示すグラフである。図示のように、破線で示す
ＰＤ電流は変動しても、実線で示す消費電流の変動は図
６または図８に比べて約１／８以下に抑えられている。
この結果、入力電流の変動に伴う増幅動作のＡＣ応答特
性への悪影響が改善される。図３（ｂ）は、図９と同様
の寄生成分を想定した場合における本実施例の増幅回路
のＡＣ応答特性を示したグラフである。図示のように、
消費電流の変動の抑止の効果により、５０〜６０ＭＨｚ
のディップの深さは約０．４ｄＢとなり、充分実用に供
し得る値となる。
示す図である。図３（ａ）は、図６または図８と同様の
受光、すなわち、フォトダイオード３００に平均光入力
レベル−３０ｄＢｍの１／０交番信号（ＮＲＺ）を１６
ｎｓｅｃの周期で入射した場合のＰＤ電流と消費電流と
の関係を示すグラフである。図示のように、破線で示す
ＰＤ電流は変動しても、実線で示す消費電流の変動は図
６または図８に比べて約１／８以下に抑えられている。
この結果、入力電流の変動に伴う増幅動作のＡＣ応答特
性への悪影響が改善される。図３（ｂ）は、図９と同様
の寄生成分を想定した場合における本実施例の増幅回路
のＡＣ応答特性を示したグラフである。図示のように、
消費電流の変動の抑止の効果により、５０〜６０ＭＨｚ
のディップの深さは約０．４ｄＢとなり、充分実用に供
し得る値となる。
【００２２】本発明は、上記の実施例に限定されるもの
ではなく変形が可能である。例えば、負荷素子としては
抵抗器以外にソース端子とゲート端子を短絡したＦＥＴ
を用いることが可能であり、実施例と同様の効果を奏す
る。また、バイアス回路は、使用時に要求される出力レ
ベルの仕様によっては削除可能である。
ではなく変形が可能である。例えば、負荷素子としては
抵抗器以外にソース端子とゲート端子を短絡したＦＥＴ
を用いることが可能であり、実施例と同様の効果を奏す
る。また、バイアス回路は、使用時に要求される出力レ
ベルの仕様によっては削除可能である。
【００２３】
【発明の効果】以上、詳細に説明した通り、本発明の増
幅回路によれば、出力段の信号出力トランジスタの正相
出力を出力と同時に電流調整用トランジスタのゲート端
子に入力し、電流調整用トランジスタを介して流れる電
流を入力電流信号と同位相の変動を付与したので、入力
信号電流の変動に伴う増幅器の消費電流の変動が抑止さ
れ、ＡＣ応答特性が改善された単相信号入力−差動信号
出力型の増幅回路を実現することができる。
幅回路によれば、出力段の信号出力トランジスタの正相
出力を出力と同時に電流調整用トランジスタのゲート端
子に入力し、電流調整用トランジスタを介して流れる電
流を入力電流信号と同位相の変動を付与したので、入力
信号電流の変動に伴う増幅器の消費電流の変動が抑止さ
れ、ＡＣ応答特性が改善された単相信号入力−差動信号
出力型の増幅回路を実現することができる。
【図１】本発明の増幅回路の概要構成図である。
【図２】本発明の実施例の増幅回路の回路構成図であ
る。
る。
【図３】本発明の実施例の増幅回路の特性説明図であ
る。
る。
【図４】従来の増幅回路の構成図である（従来例１およ
び従来例２）。
び従来例２）。
【図５】従来例１の増幅回路の回路構成図である。
【図６】従来例１の増幅回路の特性説明図である。
【図７】従来例２の増幅回路の回路構成図である。
【図８】従来例２の増幅回路の特性説明図である。
【図９】従来例２の増幅回路の寄生成分を付加した等価
回路図である。
回路図である。
【図１０】従来例２のＡＣ応答特性の説明図である。
１００，１１０，１２０…増幅部、２００，２１０，９
１０，９２０…変換部、２０１，２０４…ＦＥＴ、２０
２，２０３…抵抗素子、２０５，２１５…バイアス回
路。
１０，９２０…変換部、２０１，２０４…ＦＥＴ、２０
２，２０３…抵抗素子、２０５，２１５…バイアス回
路。
Claims (6)
- 【請求項１】 第１の単相信号を入力し増幅して第２の
単相信号を出力する増幅部と、前記増幅部から出力され
た前記第２の単相信号を差動信号に変換して出力する変
換部と、を備える増幅回路であって、 前記変換部の出力段が、 増幅された単相信号をゲート端子に入力する第１のトラ
ンジスタと、 前記第１のトランジスタのソース端子に一方の端子が接
続され、第１の電源供給端子に他方の端子が接続された
第１の負荷素子と、 前記第１のトランジスタのドレイン端子に一方の端子が
接続され、第２の電源供給端子に他方の端子が接続され
た第２の負荷素子と、 ゲート端子が前記第１のトランジスタのドレイン端子に
接続され、ドレイン端子が前記第２の電源端子に接続さ
れるとともにソース端子が前記第１の電源端子に接続さ
れた第２のトランジスタと、 を備え、前記第１のトランジスタのソース端子と前記第
１のトランジスタのドレイン端子とを差動信号出力端子
とすることを特徴とする増幅回路。 - 【請求項２】 第１の単相信号を入力し増幅して第２の
単相信号を出力する増幅部と、前記増幅部から出力され
た前記第２の単相信号を差動信号に変換して出力する変
換部と、を備える増幅回路であって、 前記変換部の出力段が、 増幅された単相信号をゲート端子に入力する第１のトラ
ンジスタと、 前記第１のトランジスタのソース端子に一方の端子が接
続され、第１の電源供給端子に他方の端子が接続された
第１の負荷素子と、 前記第１のトランジスタのドレイン端子に一方の端子が
接続され、第２の電源供給端子に他方の端子が接続され
た第２の負荷素子と、 ゲート端子が前記第１のトランジスタのドレイン端子に
接続され、ドレイン端子が前記第２の電源端子に接続さ
れた第２のトランジスタと、 前記第１の電源端子の電圧値を基準としたバイアス電圧
を前記第２のトランジスタのソース端子に供給するバイ
アス回路と、 を備え、前記第１のトランジスタのソース端子と前記第
１のトランジスタのドレイン端子とを差動信号出力端子
とすることを特徴とする増幅回路。 - 【請求項３】 前記第１および第２のトランジスタはＧ
ａＡｓを用いた電界効果トランジスタである、ことを特
徴とする請求項１または請求項２記載の増幅回路。 - 【請求項４】 前記第１および第２の負荷素子は抵抗で
ある、ことを特徴とする請求項１または請求項２記載の
増幅回路。 - 【請求項５】 前記第１および第２の負荷素子は電界効
果トランジスタである、ことを特徴とする請求項１また
は請求項２記載の増幅回路。 - 【請求項６】 前記バイアス回路は、前記第２のトラン
ジスタのソース端子と前記第１の電源端子との間に配設
された、ダイオードまたは直列接続された複数のダイオ
ードである、ことを特徴とする請求項２記載の増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5222468A JPH0779122A (ja) | 1993-09-07 | 1993-09-07 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5222468A JPH0779122A (ja) | 1993-09-07 | 1993-09-07 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0779122A true JPH0779122A (ja) | 1995-03-20 |
Family
ID=16782894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5222468A Pending JPH0779122A (ja) | 1993-09-07 | 1993-09-07 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779122A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053959A (ja) * | 2006-08-23 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2008271159A (ja) * | 2007-04-19 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2009124514A (ja) * | 2007-11-15 | 2009-06-04 | Sony Corp | 固体撮像素子、およびカメラシステム |
-
1993
- 1993-09-07 JP JP5222468A patent/JPH0779122A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053959A (ja) * | 2006-08-23 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2008271159A (ja) * | 2007-04-19 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| US9131179B2 (en) | 2007-11-11 | 2015-09-08 | Sony Corporation | Solid-state imaging device and camera system |
| JP2009124514A (ja) * | 2007-11-15 | 2009-06-04 | Sony Corp | 固体撮像素子、およびカメラシステム |
| US8854516B2 (en) | 2007-11-15 | 2014-10-07 | Sony Corporation | Solid-state imaging device and camera system |
| US8964078B2 (en) | 2007-11-15 | 2015-02-24 | Sony Corporation | Solid-state imaging device and camera system |
| US9288417B2 (en) | 2007-11-15 | 2016-03-15 | Sony Corporation | Solid-state imaging device and camera system |
| US9503662B2 (en) | 2007-11-15 | 2016-11-22 | Sony Corporation | Solid-state imaging device and camera system |
| US10237504B2 (en) | 2007-11-15 | 2019-03-19 | Sony Corporation | Solid-state imaging device and camera system with columm parallel ADC |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7015750B2 (en) | Method for lowering noise and providing offset correction in a transimpedance amplifier | |
| US5329115A (en) | Optical receiver circuit | |
| JP3039439B2 (ja) | 識別レベル制御回路 | |
| US10139436B2 (en) | Method and system for a wideband CMOS RMS power detection scheme | |
| JP2004159123A (ja) | 高周波電力増幅用電子部品および無線通信システム | |
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| US20040100317A1 (en) | Optical signal receiving circuit and optical signal receiving semiconductor device | |
| US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
| US6784749B1 (en) | Limiting amplifier with active inductor | |
| US6832054B2 (en) | High speed optical receiver implemented in one chip | |
| EP2141803A1 (en) | Signal amplifier for optical receiving circuit | |
| JP2003168933A (ja) | 光受信回路 | |
| US6285231B1 (en) | Reference buffer technique for high speed switched capacitor circuits | |
| US6128354A (en) | Data detection pre-amplifier circuit | |
| JPH0779122A (ja) | 増幅回路 | |
| JP3344550B2 (ja) | 受光増幅装置 | |
| US7126412B2 (en) | Preamplification circuit | |
| JP4567177B2 (ja) | 広帯域プリアンプ | |
| JP3106437B2 (ja) | 光電子集積回路素子 | |
| JP2001168374A (ja) | 光電気変換回路 | |
| JP4142352B2 (ja) | 光学的情報読取装置用モジュール | |
| Ingels et al. | A 0.7 µm CMOS 1Gb/s optical receiver with rail-to-rail output swing | |
| FR2920248A1 (fr) | Circuit de transformateur symetrique-dissymetrique actif | |
| US7602251B2 (en) | Arrangement for carrying out current-to-voltage conversion | |
| KR20080003831A (ko) | 트랜스임피던스 증폭기들에서 정확한 제한을 위한 방법들및 장치 |