JP2001168374A - 光電気変換回路 - Google Patents
光電気変換回路Info
- Publication number
- JP2001168374A JP2001168374A JP34457399A JP34457399A JP2001168374A JP 2001168374 A JP2001168374 A JP 2001168374A JP 34457399 A JP34457399 A JP 34457399A JP 34457399 A JP34457399 A JP 34457399A JP 2001168374 A JP2001168374 A JP 2001168374A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- photodiode
- output
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 後段回路のしきい値レベルに整合する出力レ
ベルを外部調整で出力可能な光電気変換回路を実現す
る。 【解決手段】 一端がグランドに接続された負荷抵抗Ｒ
Ｌ１と、カソードに負荷抵抗ＲＬ１の他端が接続されア
ノードがバイアス端子１に接続されたフォトダイオード
ＰＤと、該フォトダイオードＰＤに並列に接続されたＲ
pdとから構成し、フォトダイオードＰＤのカソードに出
力端子２を接続し、バイアス端子１に負電位を印加す
る。
ベルを外部調整で出力可能な光電気変換回路を実現す
る。 【解決手段】 一端がグランドに接続された負荷抵抗Ｒ
Ｌ１と、カソードに負荷抵抗ＲＬ１の他端が接続されア
ノードがバイアス端子１に接続されたフォトダイオード
ＰＤと、該フォトダイオードＰＤに並列に接続されたＲ
pdとから構成し、フォトダイオードＰＤのカソードに出
力端子２を接続し、バイアス端子１に負電位を印加す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置における光電気変換回路に係り、特に高感度・高速の
ディジタル回路のインターフェースに整合性の良い光電
気変換回路に関するものである。
置における光電気変換回路に係り、特に高感度・高速の
ディジタル回路のインターフェースに整合性の良い光電
気変換回路に関するものである。
【０００２】
【従来の技術】従来の光電気変換回路の回路構成例を図
９に示す。この回路は一端がグランドに接続された負荷
抵抗ＲＬ１と、カソードがその負荷抵抗ＲＬ１の他端に
接続されアノードがバイアス端子１に接続された受光素
子としてのフォトダイオードＰＤとからなり、当該フォ
トダイオードＰＤのカソードに出力端子２が接続された
構成を有する。バイアス端子１には負のバイアス電圧Ｖ
ｂが印加される。
９に示す。この回路は一端がグランドに接続された負荷
抵抗ＲＬ１と、カソードがその負荷抵抗ＲＬ１の他端に
接続されアノードがバイアス端子１に接続された受光素
子としてのフォトダイオードＰＤとからなり、当該フォ
トダイオードＰＤのカソードに出力端子２が接続された
構成を有する。バイアス端子１には負のバイアス電圧Ｖ
ｂが印加される。
【０００３】本回路の動作について図１０を用いて説明
する。図１０において横軸は時間であり、縦軸は出力端
子２での電圧値である。フォトダイオードＰＤでは入射
された光信号の強度に応じて光電流Ｉｐが生成されるた
め、負荷抵抗ＲＬ１の抵抗値と光電流Ｉｐの電流値の積
に対応する電圧が出力端子２に出力される。なお、図１
０では入力光信号強度に応じて出力電圧、、の変
化の様子を時間軸を少しづつづらせて表している。
する。図１０において横軸は時間であり、縦軸は出力端
子２での電圧値である。フォトダイオードＰＤでは入射
された光信号の強度に応じて光電流Ｉｐが生成されるた
め、負荷抵抗ＲＬ１の抵抗値と光電流Ｉｐの電流値の積
に対応する電圧が出力端子２に出力される。なお、図１
０では入力光信号強度に応じて出力電圧、、の変
化の様子を時間軸を少しづつづらせて表している。
【０００４】光通信用受信回路においては、入力される
光信号が微弱であるため、出力端子２の後段には電気回
路による増幅器が接続され、所望の電圧まで増幅される
のが一般的である。本回路構成おいて、広帯域動作を保
証するためには負荷抵抗ＲＬ１の値を小さくする必要が
あり、一般に低インビーダンス型の光電気変換回路と呼
ばれている（例えば、K.Pederotti,"High Speed Circui
ts for Lightwave Communication, "International Jou
rnal of High Speed Electronics and Systems,vol.9,n
o.2,pp.1-34,1998.)。
光信号が微弱であるため、出力端子２の後段には電気回
路による増幅器が接続され、所望の電圧まで増幅される
のが一般的である。本回路構成おいて、広帯域動作を保
証するためには負荷抵抗ＲＬ１の値を小さくする必要が
あり、一般に低インビーダンス型の光電気変換回路と呼
ばれている（例えば、K.Pederotti,"High Speed Circui
ts for Lightwave Communication, "International Jou
rnal of High Speed Electronics and Systems,vol.9,n
o.2,pp.1-34,1998.)。
【０００５】
【発明が解決しようとする課題】光受信器を構成する場
合、光電気変換回路の後段には電圧信号を増幅する目的
で電圧増幅器が接続されるのが一般的である。また、近
年では高飽和出力のフォトダイオードを用い、光電気変
換回路の出力側が高速のディジタル回路に直結される受
信器構成も提案されている（例えば、Y.Miyamoto,et.a
l.,"40Gbit/s highsensivity optical receiver with u
ni-traveling-carrier photodiode actingas decision
IC driver,"IEE Electron. Lett.,vol.34,no.2,pp.214-
215,1998.)。
合、光電気変換回路の後段には電圧信号を増幅する目的
で電圧増幅器が接続されるのが一般的である。また、近
年では高飽和出力のフォトダイオードを用い、光電気変
換回路の出力側が高速のディジタル回路に直結される受
信器構成も提案されている（例えば、Y.Miyamoto,et.a
l.,"40Gbit/s highsensivity optical receiver with u
ni-traveling-carrier photodiode actingas decision
IC driver,"IEE Electron. Lett.,vol.34,no.2,pp.214-
215,1998.)。
【０００６】いずれの構成においても、光受信回路では
広帯域/高感度特性が要求され、これを実現するために
は光電気変換回路、電圧増幅器の双方に対して広帯域/
高利得特性が要求される。
広帯域/高感度特性が要求され、これを実現するために
は光電気変換回路、電圧増幅器の双方に対して広帯域/
高利得特性が要求される。
【０００７】ここで、光電気変換回路の後段に接続され
る増幅器の電圧利得を一定とすると、光電気変換回路の
出力レベルと増幅器の入力レベルの整合性が高感度化を
実現する上での鍵となる。
る増幅器の電圧利得を一定とすると、光電気変換回路の
出力レベルと増幅器の入力レベルの整合性が高感度化を
実現する上での鍵となる。
【０００８】例えば、図１０において、後段回路のしき
い値レベルをＶｔとすると、出力信号の場合はそのし
きい値Ｖｔと一致しており正常動作となる。出力信号
の場合はしきい値Ｖｔに達していないため信号を増幅で
きない。つまり、高感度動作が阻害されることとなる。
一方、出力信号の場合は後段回路のしいき値レベルＶ
ｔと光電気変換回路の出力信号の中心レベルがづれてい
るため、後段回路の波形歪みが受信器のマージンに影響
をおよぼす。
い値レベルをＶｔとすると、出力信号の場合はそのし
きい値Ｖｔと一致しており正常動作となる。出力信号
の場合はしきい値Ｖｔに達していないため信号を増幅で
きない。つまり、高感度動作が阻害されることとなる。
一方、出力信号の場合は後段回路のしいき値レベルＶ
ｔと光電気変換回路の出力信号の中心レベルがづれてい
るため、後段回路の波形歪みが受信器のマージンに影響
をおよぼす。
【０００９】このように従来の回路構成においては、フ
ォトダイオードＰＤのバイアス条件による暗電流の変動
を利用して出力ハイレベルの微調整は可能であるもの
の、高感度化を目的としてバイアス電圧により出力信号
レベルを調節することは困難である。このように従来で
は、高感度の光電気変換回路を実現することは困難であ
った。
ォトダイオードＰＤのバイアス条件による暗電流の変動
を利用して出力ハイレベルの微調整は可能であるもの
の、高感度化を目的としてバイアス電圧により出力信号
レベルを調節することは困難である。このように従来で
は、高感度の光電気変換回路を実現することは困難であ
った。
【００１０】また、一般に、光電気変換回路の後段に接
続された増幅器の入力電圧レベル（しきい値レベル）は
その増幅器の回路構成に依存する。例えばＦＥＴデバイ
スを用いた単相入力の増幅器の場合、そのレベルはＦＥ
Ｔのしきい値レベルに依存する。さらに、超高速ディジ
タル回路については、そのインターフェースは先の増幅
器の場合とは大きく異なる。このように種類の異なるイ
ンターフェースに対応可能な高感度の光電気変換回路構
成が望まれる。
続された増幅器の入力電圧レベル（しきい値レベル）は
その増幅器の回路構成に依存する。例えばＦＥＴデバイ
スを用いた単相入力の増幅器の場合、そのレベルはＦＥ
Ｔのしきい値レベルに依存する。さらに、超高速ディジ
タル回路については、そのインターフェースは先の増幅
器の場合とは大きく異なる。このように種類の異なるイ
ンターフェースに対応可能な高感度の光電気変換回路構
成が望まれる。
【００１１】本発明は以上のような点に鑑みてなされた
ものであり、その目的は、外部調整あるいは自動調整に
より出力レベルを後段回路のインターフェースへの整合
可能な回路構成とすることにより、高感度化を実現した
光電気変換回路を提供することである。
ものであり、その目的は、外部調整あるいは自動調整に
より出力レベルを後段回路のインターフェースへの整合
可能な回路構成とすることにより、高感度化を実現した
光電気変換回路を提供することである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に第１の発明は、一端がグランドに接続された第１の抵
抗と、該第１の抵抗の他端にカソードが接続されアノー
ドがバイアス端子に接続されたフォトダイオードと、該
フォトダイオードに並列に接続された第２の抵抗とを具
備し、前記フォトダイオードのカソードに出力端子が接
続されているよう構成した。
に第１の発明は、一端がグランドに接続された第１の抵
抗と、該第１の抵抗の他端にカソードが接続されアノー
ドがバイアス端子に接続されたフォトダイオードと、該
フォトダイオードに並列に接続された第２の抵抗とを具
備し、前記フォトダイオードのカソードに出力端子が接
続されているよう構成した。
【００１３】第２の発明は、一端がグランドに接続され
た第１の抵抗と、該第１の抵抗の他端にカソードが接続
されアノードが第３の抵抗の一端に接続されたフォトダ
イオードと、該フォトダイオードに並列に接続された第
２の抵抗と、２つの入出力端子を有するレベルシフト回
路を具備し、前記フォトダイオードのカソードおよびア
ノードが前記レベルシフト回路の２つの入力端子に各々
接続され、前記第３の抵抗の他端にバイアス端子が接続
され、レベルシフト回路の２つの出力端子から出力信号
を取り出すよう構成した。
た第１の抵抗と、該第１の抵抗の他端にカソードが接続
されアノードが第３の抵抗の一端に接続されたフォトダ
イオードと、該フォトダイオードに並列に接続された第
２の抵抗と、２つの入出力端子を有するレベルシフト回
路を具備し、前記フォトダイオードのカソードおよびア
ノードが前記レベルシフト回路の２つの入力端子に各々
接続され、前記第３の抵抗の他端にバイアス端子が接続
され、レベルシフト回路の２つの出力端子から出力信号
を取り出すよう構成した。
【００１４】第３の発明は、第１又は第２の発明におい
て、前記フォトダイオードの極性を反転して接続した。
て、前記フォトダイオードの極性を反転して接続した。
【００１５】第４の発明は、第２の発明において、前記
レベルシフト回路の出力段として、レベルシフト量が互
いに異なる２つのソースフォロア回路を用いた。
レベルシフト回路の出力段として、レベルシフト量が互
いに異なる２つのソースフォロア回路を用いた。
【００１６】第５の発明は、一端が高電位電源端子に接
続された第１および第２の抵抗と、ゲート端子にバイア
ス端子が共通接続され、ソース端子が共通接続された第
１および第２のトランジスタと、前記共通接続のソース
端子にカソードが接続されたフォトダイオードとを具備
し、前記第１および第２の抵抗の他端が前記第１および
第２のトランジスタのドレイン端子に個々に接続され、
前記第１のトランジスタのドレイン端子に出力端子が接
続され、前記第２のトランジスタのドレイン端子にレフ
ァレンス出力端子が接続され、該レファレンス出力端子
と前記高電位電源端子との間に容量が接続され、フォト
ダイオードのアノードに低電位電源端子が接続されてい
るよう構成した。
続された第１および第２の抵抗と、ゲート端子にバイア
ス端子が共通接続され、ソース端子が共通接続された第
１および第２のトランジスタと、前記共通接続のソース
端子にカソードが接続されたフォトダイオードとを具備
し、前記第１および第２の抵抗の他端が前記第１および
第２のトランジスタのドレイン端子に個々に接続され、
前記第１のトランジスタのドレイン端子に出力端子が接
続され、前記第２のトランジスタのドレイン端子にレフ
ァレンス出力端子が接続され、該レファレンス出力端子
と前記高電位電源端子との間に容量が接続され、フォト
ダイオードのアノードに低電位電源端子が接続されてい
るよう構成した。
【００１７】第６の発明は、第５の発明において、前記
高電位電源端子と第１および第２の抵抗の共通接続点と
の間にダイオードを挿入することにより出力電圧レベル
をシフトさせるように構成した。
高電位電源端子と第１および第２の抵抗の共通接続点と
の間にダイオードを挿入することにより出力電圧レベル
をシフトさせるように構成した。
【００１８】第７の発明は、第５の発明において、前記
第１および第２のトランジスタをバイポーラトランジス
タとし、前記ゲート端子をベース端子に、前記ソース端
子をエミッタ端子に、前記ドレイン端子をコレクタ端子
に置換した。
第１および第２のトランジスタをバイポーラトランジス
タとし、前記ゲート端子をベース端子に、前記ソース端
子をエミッタ端子に、前記ドレイン端子をコレクタ端子
に置換した。
【００１９】第８の発明は、第５の発明において、前記
高電位電源端子を低電位電源端子に置換し、前記低電位
電源端子を高電位電源端子に置換し、前記第１、第２の
トランジスタおよび前記フォトダイオードの極性を反転
した。
高電位電源端子を低電位電源端子に置換し、前記低電位
電源端子を高電位電源端子に置換し、前記第１、第２の
トランジスタおよび前記フォトダイオードの極性を反転
した。
【００２０】
【発明の実施の形態】本発明では、第１に、フォトダイ
オードに並列に抵抗を挿入することにより、当該抵抗と
負荷抵抗との分圧によって光電気変換回路の出力レベル
を設定する。これにより、出力レベルは外部から印加さ
れるバイアス電圧によって後段回路の最適レベルに制御
することが可能となる。第２に、第１の構成に加えてフ
ォトダイオードのアノードに直列に負荷抵抗を付加し、
さらにレベルシフト回路を接続することにより、差動信
号を出力する構成とする。これにより、電圧利得を２倍
に向上することができ、かつ差動出力とすることにより
ノイズマージンを向上することができる。後者において
は、フォトダイオードにベース接地のトランジスタ対を
接続することにより光電流を２分岐し、片方の出力を用
いてレファレンス電圧を発生させる。このレファレンス
電圧は入力される光信号の強度によらず常に出力信号の
中心レベルを発生し、外部からの調整無しに自動的に後
段の回路動作に最適な信号レベルを出力する。
オードに並列に抵抗を挿入することにより、当該抵抗と
負荷抵抗との分圧によって光電気変換回路の出力レベル
を設定する。これにより、出力レベルは外部から印加さ
れるバイアス電圧によって後段回路の最適レベルに制御
することが可能となる。第２に、第１の構成に加えてフ
ォトダイオードのアノードに直列に負荷抵抗を付加し、
さらにレベルシフト回路を接続することにより、差動信
号を出力する構成とする。これにより、電圧利得を２倍
に向上することができ、かつ差動出力とすることにより
ノイズマージンを向上することができる。後者において
は、フォトダイオードにベース接地のトランジスタ対を
接続することにより光電流を２分岐し、片方の出力を用
いてレファレンス電圧を発生させる。このレファレンス
電圧は入力される光信号の強度によらず常に出力信号の
中心レベルを発生し、外部からの調整無しに自動的に後
段の回路動作に最適な信号レベルを出力する。
【００２１】［第１の実施形態］図１は本発明による第
１の実施形態の光電気変換回路の回路図である。この回
路は一端がグランドに接続された負荷抵抗ＲＬ１と、カ
ソードに当該負荷抵抗ＲＬ１の他端が接続されアノード
がバイアス端子１に接続されたフォトダイオードＰＤ
と、当該フォトダイオードＰＤに並列に接続された抵抗
Ｒpdからなり、フォトダイオードＰＤのカソードに出力
端子２が接続された構成を有する。バイアス端子１には
負のバイアス電圧Ｖｂが印加される。
１の実施形態の光電気変換回路の回路図である。この回
路は一端がグランドに接続された負荷抵抗ＲＬ１と、カ
ソードに当該負荷抵抗ＲＬ１の他端が接続されアノード
がバイアス端子１に接続されたフォトダイオードＰＤ
と、当該フォトダイオードＰＤに並列に接続された抵抗
Ｒpdからなり、フォトダイオードＰＤのカソードに出力
端子２が接続された構成を有する。バイアス端子１には
負のバイアス電圧Ｖｂが印加される。
【００２２】本回路の動作について図２を用いて説明す
る。図２において横軸は時間であり、縦軸は出力端子で
の電圧値である。フォトダイオードＰＤでは入射された
光信号の強度に比例して光電流Ｉｐが生成される。出力
端子２には負荷抵抗ＲＬ１の抵抗値と光電流Ｉｐの電流
値の積に対応する電圧振幅が出力される。
る。図２において横軸は時間であり、縦軸は出力端子で
の電圧値である。フォトダイオードＰＤでは入射された
光信号の強度に比例して光電流Ｉｐが生成される。出力
端子２には負荷抵抗ＲＬ１の抵抗値と光電流Ｉｐの電流
値の積に対応する電圧振幅が出力される。
【００２３】次に、本発明による回路の出力信号レベル
について考察する。出力信号のハイレベルＶ_highは、
バイアス端子１のバイアス電圧をＶｂとすると、 Ｖ_high＝Ｖｂ・ＲＬ１/(ＲＬ１＋Ｒpd) (1) のように、負荷抵抗ＲＬ１と抵抗Ｒpdによる分圧値で決
定されることになる。このとき、フォトダイオードＰＤ
にかかるバイアス電圧Ｖpdは、 Ｖpd＝Ｖｂ・Ｒpd/(ＲＬ１＋Ｒpd) (2) となる。
について考察する。出力信号のハイレベルＶ_highは、
バイアス端子１のバイアス電圧をＶｂとすると、 Ｖ_high＝Ｖｂ・ＲＬ１/(ＲＬ１＋Ｒpd) (1) のように、負荷抵抗ＲＬ１と抵抗Ｒpdによる分圧値で決
定されることになる。このとき、フォトダイオードＰＤ
にかかるバイアス電圧Ｖpdは、 Ｖpd＝Ｖｂ・Ｒpd/(ＲＬ１＋Ｒpd) (2) となる。
【００２４】一方、出力信号のローレベルＶ_lowは光電
流をＩｐとすると、 Ｖ_low＝Ｖ_high−ＲＬ１・Ｉｐ (3) となる。よって出力信号の中心レベルＶ_centerは、 Ｖ_center＝（Ｖ_high＋Ｖ_low）/２ ＝Ｖｂ・ＲＬ１/(ＲＬ１＋Ｒpd)−ＲＬ１・Ｉｐ/２ (4) となる。
流をＩｐとすると、 Ｖ_low＝Ｖ_high−ＲＬ１・Ｉｐ (3) となる。よって出力信号の中心レベルＶ_centerは、 Ｖ_center＝（Ｖ_high＋Ｖ_low）/２ ＝Ｖｂ・ＲＬ１/(ＲＬ１＋Ｒpd)−ＲＬ１・Ｉｐ/２ (4) となる。
【００２５】以上のことから明らかなように、出力信号
の中心レベルはバイアス電圧Ｖｂによって調整可能であ
り、入力光電流が小さい場合においても後段回路のしき
い値レベルに整合させることが可能となる。図２では光
信号強度が小さい場合（図中）と大きい場合（図中
）の２通りについて、その違いを明らかにするため、
出力電圧、の変化の様子を時間軸を少しづらせて表
している。式(4)にもあるように光強度が大きい場合に
はバイアス電圧Ｖｂを小さくすることにより後段回路の
しきい値レベルに調整することが可能であることがわか
る。なお、回路設計においては、光電流量、出力インタ
ーフェースレベルを十分考慮して負荷抵抗ＲＬ１や抵抗
Ｒpdの値を決定する必要がある。
の中心レベルはバイアス電圧Ｖｂによって調整可能であ
り、入力光電流が小さい場合においても後段回路のしき
い値レベルに整合させることが可能となる。図２では光
信号強度が小さい場合（図中）と大きい場合（図中
）の２通りについて、その違いを明らかにするため、
出力電圧、の変化の様子を時間軸を少しづらせて表
している。式(4)にもあるように光強度が大きい場合に
はバイアス電圧Ｖｂを小さくすることにより後段回路の
しきい値レベルに調整することが可能であることがわか
る。なお、回路設計においては、光電流量、出力インタ
ーフェースレベルを十分考慮して負荷抵抗ＲＬ１や抵抗
Ｒpdの値を決定する必要がある。
【００２６】このように、本実施形態によれば光電気変
換回路の出力レベルを外部バイアス電位Ｖｂを調整する
ことによって、後段回路のしきい値レベルに整合させる
ことが可能である。このことによって、従来の光電気変
換回路に比較して高感度な受信器を構成することが可能
となる。
換回路の出力レベルを外部バイアス電位Ｖｂを調整する
ことによって、後段回路のしきい値レベルに整合させる
ことが可能である。このことによって、従来の光電気変
換回路に比較して高感度な受信器を構成することが可能
となる。
【００２７】なお、本実施形態ではバイアス電圧Ｖｂが
負の例について説明したが、フォトダイオードＰＤのア
ノードとカソードを反対に接続し、つまり極性を反転
し、バイアス電圧Ｖｂを正にした場合であっても同様の
作用効果を得ることができることはいうまでも無い。
負の例について説明したが、フォトダイオードＰＤのア
ノードとカソードを反対に接続し、つまり極性を反転
し、バイアス電圧Ｖｂを正にした場合であっても同様の
作用効果を得ることができることはいうまでも無い。
【００２８】［第２の実施形態］図３は本発明による第
２の実施形態の光電気変換回路の回路図である。この回
路は一端がグランドに接続された負荷抵抗ＲＬ１と、カ
ソードに当該抵抗ＲＬ１の他端が接続されアノードが別
の負荷抵抗ＲＬ２の一端に接続されたフォトダイオード
ＰＤと、当該フォトダイオードＰＤに並列に接続された
抵抗Ｒpdと、２つの入力端子および２つの出力端子を有
するレベルシフト回路３からなり、フォトダイオードＰ
Ｄのカソードおよびアノードがレベルシフト回路３の２
つの入力端子に接続され、負荷抵抗ＲＬ２の他端にバイ
アス端子１が接続され、レベルシフト回路３の２つの出
力端子２ａ，２ｂから出力信号を取り出す構成を有す
る。バイアス端子１には負のバイアス電圧Ｖｂが印加さ
れる。
２の実施形態の光電気変換回路の回路図である。この回
路は一端がグランドに接続された負荷抵抗ＲＬ１と、カ
ソードに当該抵抗ＲＬ１の他端が接続されアノードが別
の負荷抵抗ＲＬ２の一端に接続されたフォトダイオード
ＰＤと、当該フォトダイオードＰＤに並列に接続された
抵抗Ｒpdと、２つの入力端子および２つの出力端子を有
するレベルシフト回路３からなり、フォトダイオードＰ
Ｄのカソードおよびアノードがレベルシフト回路３の２
つの入力端子に接続され、負荷抵抗ＲＬ２の他端にバイ
アス端子１が接続され、レベルシフト回路３の２つの出
力端子２ａ，２ｂから出力信号を取り出す構成を有す
る。バイアス端子１には負のバイアス電圧Ｖｂが印加さ
れる。
【００２９】本回路の動作について図４を用いて説明す
る。図４において横軸は時間であり、縦軸は出力端子で
の電圧値である。フォトダイオードＰＤでは入射された
光信号の強度に応じて光電流Ｉｐが生成されるため、ノ
ードＡには負荷抵抗ＲＬ１の抵抗値と光電流Ｉｐの電流
値の積に対応する電圧振幅が出力され、ノードＢには負
荷抵抗ＲＬ２の抵抗値と光電流Ｉｐの電流値の積に対応
する電圧振幅が出力される。負荷抵抗ＲＬ、ＲＬ２の値
が同一の場合は、図４にあるようにノードＡ，Ｂでの出
力振幅は同一となり、出力レベルが異なるものの極性は
互いに反転状態にある。
る。図４において横軸は時間であり、縦軸は出力端子で
の電圧値である。フォトダイオードＰＤでは入射された
光信号の強度に応じて光電流Ｉｐが生成されるため、ノ
ードＡには負荷抵抗ＲＬ１の抵抗値と光電流Ｉｐの電流
値の積に対応する電圧振幅が出力され、ノードＢには負
荷抵抗ＲＬ２の抵抗値と光電流Ｉｐの電流値の積に対応
する電圧振幅が出力される。負荷抵抗ＲＬ、ＲＬ２の値
が同一の場合は、図４にあるようにノードＡ，Ｂでの出
力振幅は同一となり、出力レベルが異なるものの極性は
互いに反転状態にある。
【００３０】ノードＡ，Ｂの信号はレベルシフト回路３
に入力される。このレベルシフト回路３はノードＡ，Ｂ
の信号の中心レベル差が同一レベルとなるように双方の
信号のＤＣレベルをシフト制御する回路である。よって
図４にあるように出力端子２ａ，２ｂからは電圧中心レ
ベルの一致した完全な差動信号が出力されることにな
る。
に入力される。このレベルシフト回路３はノードＡ，Ｂ
の信号の中心レベル差が同一レベルとなるように双方の
信号のＤＣレベルをシフト制御する回路である。よって
図４にあるように出力端子２ａ，２ｂからは電圧中心レ
ベルの一致した完全な差動信号が出力されることにな
る。
【００３１】本発明による回路の出力信号レベルについ
て考察する。ノードＡのハイレベルＶ_highＡは、バイ
アス端子１のバイアス電圧をＶｂとすると、 Ｖ_highＡ＝Ｖｂ・ＲＬ１/(ＲＬ１＋ＲＬ２＋Ｒpd) (5) のように、抵抗ＲＬ１，ＲＬ２，Ｒpdによる分圧値で決
定されることになる。このとき、フォトダイオードＰＤ
にかかるバイアス電圧Ｖpdは、 Ｖpd＝Ｖｂ・Ｒpd/(ＲＬ１＋ＲＬ２＋Ｒpd) (6) となる。一方、ノードＡのローレベルＶ_lowＡは光電流
をＩｐとすると、 Ｖ_lowＡ＝Ｖ_highＡ−ＲＬ１・Ｉｐ (7) となる。よってノードＡの中心レベルＶ_centerＡは、 Ｖ_centerＡ＝(Ｖ_highＡ＋Ｖ_lowＡ)/２ ＝Ｖｂ・ＲＬ１/(ＲＬ１＋ＲＬ２＋Ｒpd） −ＲＬ１・Ｉｐ/２ (8) となる。
て考察する。ノードＡのハイレベルＶ_highＡは、バイ
アス端子１のバイアス電圧をＶｂとすると、 Ｖ_highＡ＝Ｖｂ・ＲＬ１/(ＲＬ１＋ＲＬ２＋Ｒpd) (5) のように、抵抗ＲＬ１，ＲＬ２，Ｒpdによる分圧値で決
定されることになる。このとき、フォトダイオードＰＤ
にかかるバイアス電圧Ｖpdは、 Ｖpd＝Ｖｂ・Ｒpd/(ＲＬ１＋ＲＬ２＋Ｒpd) (6) となる。一方、ノードＡのローレベルＶ_lowＡは光電流
をＩｐとすると、 Ｖ_lowＡ＝Ｖ_highＡ−ＲＬ１・Ｉｐ (7) となる。よってノードＡの中心レベルＶ_centerＡは、 Ｖ_centerＡ＝(Ｖ_highＡ＋Ｖ_lowＡ)/２ ＝Ｖｂ・ＲＬ１/(ＲＬ１＋ＲＬ２＋Ｒpd） −ＲＬ１・Ｉｐ/２ (8) となる。
【００３２】他方、ノードＢのローレベルＶ_lowＢは、 Ｖ_lowＢ＝Ｖｂ(ＲＬ１＋Ｒpd)/(ＲＬ１＋ＲＬ２＋Ｒpd) (9) のように、これも抵抗ＲＬ１，ＲＬ２，Ｒpdによる分圧
値で決定されることになる。ノードＢのハイレベルＶ_h
ighＢは、 Ｖ_highＢ＝Ｖ_lowＢ＋ＲＬ２・Ｉｐ (10) となり、ノードＢの中心レベルＶ_centerＢは、 Ｖ_centerＢ＝Ｖｂ・(ＲＬ１＋Ｒpd)/(ＲＬ１＋ＲＬ２＋Ｒpd） ＋ＲＬ２・Ｉｐ/２ (11) となる。
値で決定されることになる。ノードＢのハイレベルＶ_h
ighＢは、 Ｖ_highＢ＝Ｖ_lowＢ＋ＲＬ２・Ｉｐ (10) となり、ノードＢの中心レベルＶ_centerＢは、 Ｖ_centerＢ＝Ｖｂ・(ＲＬ１＋Ｒpd)/(ＲＬ１＋ＲＬ２＋Ｒpd） ＋ＲＬ２・Ｉｐ/２ (11) となる。
【００３３】以上のことから明らかなように、ノード
Ａ，Ｂの各々の中心レベルはともにバイアス電圧Ｖｂに
よって調整可能である。さらに、レベルシフト回路３に
おけるレベル補償量は式(8)と式(11)の差分に相当し、
負荷抵抗ＲＬ１、ＲＬ２を同一の値とした場合には、 Ｖ_shit＝−Ｖｂ・Ｒpd/(２・ＲＬ１＋Ｒpd)−ＲＬ１・Ｉｐ (12) となる。
Ａ，Ｂの各々の中心レベルはともにバイアス電圧Ｖｂに
よって調整可能である。さらに、レベルシフト回路３に
おけるレベル補償量は式(8)と式(11)の差分に相当し、
負荷抵抗ＲＬ１、ＲＬ２を同一の値とした場合には、 Ｖ_shit＝−Ｖｂ・Ｒpd/(２・ＲＬ１＋Ｒpd)−ＲＬ１・Ｉｐ (12) となる。
【００３４】以上の式から明らかなように、入力される
光信号の強度によってその必要なレベルシフト補償量は
変動することとなる。このとき、レベルシフト回路３に
おいて、レベルシフト量を入力される光信号の強度に応
じて制御する方法が最良であるが、それが不可能な場合
においても式(12)にあるように、バイアス電圧Ｖｂによ
ってシフト量の制御が可能である。実際の回路設計にお
いては、光電流量や出力インターフェースレベルを十分
考慮して抵抗ＲＬ１、ＲＬ２、Ｒpdの値を決定する必要
がある。
光信号の強度によってその必要なレベルシフト補償量は
変動することとなる。このとき、レベルシフト回路３に
おいて、レベルシフト量を入力される光信号の強度に応
じて制御する方法が最良であるが、それが不可能な場合
においても式(12)にあるように、バイアス電圧Ｖｂによ
ってシフト量の制御が可能である。実際の回路設計にお
いては、光電流量や出力インターフェースレベルを十分
考慮して抵抗ＲＬ１、ＲＬ２、Ｒpdの値を決定する必要
がある。
【００３５】図５に図３に示したレベルシフト回路３と
してソースフォロア回路を適用した例を示す。図５のレ
ベルシフト回路３においてＤＴ，ＤＣは入力端子、Ｑ
Ｃ，ＱＴは出力端子、４はＶＳＳの電源端子、ＸＦ１〜
ＸＦ４はトランジスタ、ＸＤ１〜ＸＤ６はダイオードで
ある。図３の回路に示したように、本レベルシフト回路
３は２入力２出力の構成を有する。出力端子ＱＴ側のソ
ースフォロア回ではダイオード３段分（ＸＤ１〜ＸＤ
３）のレベルシフトが、出力端子ＱＣ側のソースフォロ
ア回路ではダイオード１段分（ＸＤ６）のレベルシフト
が実現される。このように、ダイオードの挿入段数を各
々異なる数に設定することにより、所望のレベルシフト
補償量を実現し、差動信号を取り出すことが可能とな
る。
してソースフォロア回路を適用した例を示す。図５のレ
ベルシフト回路３においてＤＴ，ＤＣは入力端子、Ｑ
Ｃ，ＱＴは出力端子、４はＶＳＳの電源端子、ＸＦ１〜
ＸＦ４はトランジスタ、ＸＤ１〜ＸＤ６はダイオードで
ある。図３の回路に示したように、本レベルシフト回路
３は２入力２出力の構成を有する。出力端子ＱＴ側のソ
ースフォロア回ではダイオード３段分（ＸＤ１〜ＸＤ
３）のレベルシフトが、出力端子ＱＣ側のソースフォロ
ア回路ではダイオード１段分（ＸＤ６）のレベルシフト
が実現される。このように、ダイオードの挿入段数を各
々異なる数に設定することにより、所望のレベルシフト
補償量を実現し、差動信号を取り出すことが可能とな
る。
【００３６】以上のように、本実施形態によれば光電気
変換回路において単相の光信号から差動電気信号への変
換が可能となる。このことにより、光電気変換回路の後
段回路の構成を同一とした場合において、図１に示した
実施形態の回路に比較して２倍の電圧利得が確保でき、
さらなる高感度化が実現できる。
変換回路において単相の光信号から差動電気信号への変
換が可能となる。このことにより、光電気変換回路の後
段回路の構成を同一とした場合において、図１に示した
実施形態の回路に比較して２倍の電圧利得が確保でき、
さらなる高感度化が実現できる。
【００３７】なお、本実施形態ではバイアス電圧Ｖｂが
負の例について説明したが、フォトダイオードＰＤのア
ノードとカソードを反対に接続し、つまり極性を反転
し、バイアス電圧Ｖｂを正にした場合であっても同様の
作用効果を得ることができることはいうまでも無い。
負の例について説明したが、フォトダイオードＰＤのア
ノードとカソードを反対に接続し、つまり極性を反転
し、バイアス電圧Ｖｂを正にした場合であっても同様の
作用効果を得ることができることはいうまでも無い。
【００３８】［第３の実施形態］図６は本発明による第
３の実施形態の光電気変換回路の回路図である。本回路
は一端がグランドに接続された負荷抵抗ＲＬ３，ＲＬ４
と、ゲートがバイアス端子１に共通接続され各々のソー
ス端子が共通接続されたトランジスタＸＦ１１，ＸＦ１
２と、当該共通ソース端子にカソードが接続されたフォ
トダイオードＰＤとからなり、負荷抵抗ＲＬ３，ＲＬ４
の他端が各々トランジスタＸＦ１１，ＸＦ１２のドレイ
ン端子に接続され、トランジスタＸＦ１１のドレインに
出力端子２が接続され、トランジスタＸＦ１２のドレイ
ンにレファレンス出力端子５が接続され、当該レファレ
ンス出力端子５とグランドとの間に容量Ｃｐが接続さ
れ、フォトダイオードＰＤのアノードにＶＳＳの電源端
子４が接続された構成を有する。バイアス端子１には負
のバイアス電圧Ｖｂが印加される。
３の実施形態の光電気変換回路の回路図である。本回路
は一端がグランドに接続された負荷抵抗ＲＬ３，ＲＬ４
と、ゲートがバイアス端子１に共通接続され各々のソー
ス端子が共通接続されたトランジスタＸＦ１１，ＸＦ１
２と、当該共通ソース端子にカソードが接続されたフォ
トダイオードＰＤとからなり、負荷抵抗ＲＬ３，ＲＬ４
の他端が各々トランジスタＸＦ１１，ＸＦ１２のドレイ
ン端子に接続され、トランジスタＸＦ１１のドレインに
出力端子２が接続され、トランジスタＸＦ１２のドレイ
ンにレファレンス出力端子５が接続され、当該レファレ
ンス出力端子５とグランドとの間に容量Ｃｐが接続さ
れ、フォトダイオードＰＤのアノードにＶＳＳの電源端
子４が接続された構成を有する。バイアス端子１には負
のバイアス電圧Ｖｂが印加される。
【００３９】本回路構成は、通常のトランジスタによる
差動回路の電流源トランジスタの部分をフォトダイオー
ドＰＤに置換して、差動出力の片側に容量Ｃｐを接続し
た構成と等価である。
差動回路の電流源トランジスタの部分をフォトダイオー
ドＰＤに置換して、差動出力の片側に容量Ｃｐを接続し
た構成と等価である。
【００４０】次に回路の動作について説明する。フォト
ダイオードＰＤでは入力された光信号の強度に応じて光
電流Ｉｐが生成される。本光電流Ｉｐはゲート接地トラ
ンジスタＸＦ１１，ＸＦ１２を介して分配される。両ト
ランジスタＸＦ１１，ＸＦ１２のゲート幅が等しい場合
には、負荷抵抗ＲＬ３，ＲＬ４に流れる電流は等しく、
Ｉｐ／２となる。フォトダイオードＰＤに加わるバイア
ス電圧は、トランジスタＸＦ１１，ＸＦ１２のゲートで
あるバイアス端子１を介して外部から与えられる。結果
として、トランジスタＸＦ１１，ＸＦ１２のソース電位
と電源端子４の電位の差分がフォトダイオードＰＤに加
わることとなる。
ダイオードＰＤでは入力された光信号の強度に応じて光
電流Ｉｐが生成される。本光電流Ｉｐはゲート接地トラ
ンジスタＸＦ１１，ＸＦ１２を介して分配される。両ト
ランジスタＸＦ１１，ＸＦ１２のゲート幅が等しい場合
には、負荷抵抗ＲＬ３，ＲＬ４に流れる電流は等しく、
Ｉｐ／２となる。フォトダイオードＰＤに加わるバイア
ス電圧は、トランジスタＸＦ１１，ＸＦ１２のゲートで
あるバイアス端子１を介して外部から与えられる。結果
として、トランジスタＸＦ１１，ＸＦ１２のソース電位
と電源端子４の電位の差分がフォトダイオードＰＤに加
わることとなる。
【００４１】図７において、横軸は時間であり、縦軸は
出力端子２およびレファレンス出力端子５での電圧値で
ある。今、負荷抵抗ＲＬ３、ＲＬ４の値が同一であり、
トランジスタＸＦ１１，ＸＦ１２のゲート幅は共に等し
いとする。負荷抵抗ＲＬ３は、フォトダイオードＰＤに
入射された光信号の強度に応じて光電流Ｉｐ/２が流れ
るため、出力端子２には抵抗値ＲＬ３の抵抗値と光電流
Ｉｐ／２の電流値の積に対応する電圧振幅が出力され
る。一方、負荷抵抗ＲＬ４においては、光電流Ｉｐ／２
が流れるものの並列に接続された容量Ｃｐによって出力
電圧が積分されるために、その容量値が十分大きい場合
は一定の電位をレファレンス出力端子５に出力すること
になる。
出力端子２およびレファレンス出力端子５での電圧値で
ある。今、負荷抵抗ＲＬ３、ＲＬ４の値が同一であり、
トランジスタＸＦ１１，ＸＦ１２のゲート幅は共に等し
いとする。負荷抵抗ＲＬ３は、フォトダイオードＰＤに
入射された光信号の強度に応じて光電流Ｉｐ/２が流れ
るため、出力端子２には抵抗値ＲＬ３の抵抗値と光電流
Ｉｐ／２の電流値の積に対応する電圧振幅が出力され
る。一方、負荷抵抗ＲＬ４においては、光電流Ｉｐ／２
が流れるものの並列に接続された容量Ｃｐによって出力
電圧が積分されるために、その容量値が十分大きい場合
は一定の電位をレファレンス出力端子５に出力すること
になる。
【００４２】ここで、入力光信号のマークとスペースの
割合が等しい時には、出力端子２に現れる出力信号のハ
イレベルとローレベルの中間の電位が、レファレンス出
力端子５から出力されることになる。この様子を図７で
は入力される光信号の強度に応じて出力電圧，，
の変化の様子を時間軸を少しづらせて表している（図中
の出力電圧，，の順で光強度は大きくなる。）。
割合が等しい時には、出力端子２に現れる出力信号のハ
イレベルとローレベルの中間の電位が、レファレンス出
力端子５から出力されることになる。この様子を図７で
は入力される光信号の強度に応じて出力電圧，，
の変化の様子を時間軸を少しづらせて表している（図中
の出力電圧，，の順で光強度は大きくなる。）。
【００４３】以上の説明から明らかなように、レファレ
ンス出力端子５から出力される電位は、入力される光信
号の強度に応じて変動するものの、その値は常に出力端
子２から出力される信号の中間レベルとなる。すなわ
ち、後段に接続される回路が差動回路である場合、その
レファレンス電位が光入力強度に応じて自動的に設定さ
れることになり、前記した従来技術、第１、および第２
の実施形態において必要とされてきた外部からのバイア
ス調整を一切必要としない。さらに、本回路構成は超高
速ディジタル回路で一般的に使用されている縦積み回路
構成と同等であるため、回路構成上の整合性に優れてい
る。本光電気変換回路の後段には電圧増幅のためのソー
スフォロア回路、あるいは差動増幅器が直接接続可能で
あり、受光素子とトランジスタを同一基板上に作製する
場合において非常に有効である。
ンス出力端子５から出力される電位は、入力される光信
号の強度に応じて変動するものの、その値は常に出力端
子２から出力される信号の中間レベルとなる。すなわ
ち、後段に接続される回路が差動回路である場合、その
レファレンス電位が光入力強度に応じて自動的に設定さ
れることになり、前記した従来技術、第１、および第２
の実施形態において必要とされてきた外部からのバイア
ス調整を一切必要としない。さらに、本回路構成は超高
速ディジタル回路で一般的に使用されている縦積み回路
構成と同等であるため、回路構成上の整合性に優れてい
る。本光電気変換回路の後段には電圧増幅のためのソー
スフォロア回路、あるいは差動増幅器が直接接続可能で
あり、受光素子とトランジスタを同一基板上に作製する
場合において非常に有効である。
【００４４】図８に本実施形態による光電気変換回路に
差動増幅器を接続した例を示す。ここでは、図６に示し
た光電気変換回路の基本回路に、レベルシフトダイオー
ドＤＸ１１〜ＤＸ１６、電流源トランジスタＸＦ１３か
らなるレベルシフト回路を付加することによって、光電
気変換回路の出力が差動増幅器の動作可能な入力レベル
への整合を実現している。差動増幅器は、トランジスタ
ＸＦ２１〜ＸＦ２７、ダイオードＸＤ２１〜ＸＤ２７、
負荷抵抗ＲＬ５，ＲＬ６からなる。６，７は出力端子で
ある。
差動増幅器を接続した例を示す。ここでは、図６に示し
た光電気変換回路の基本回路に、レベルシフトダイオー
ドＤＸ１１〜ＤＸ１６、電流源トランジスタＸＦ１３か
らなるレベルシフト回路を付加することによって、光電
気変換回路の出力が差動増幅器の動作可能な入力レベル
への整合を実現している。差動増幅器は、トランジスタ
ＸＦ２１〜ＸＦ２７、ダイオードＸＤ２１〜ＸＤ２７、
負荷抵抗ＲＬ５，ＲＬ６からなる。６，７は出力端子で
ある。
【００４５】動作については、出力端子２の信号のハイ
レベルがグランドレベルからダイオードのオン電圧の３
倍低く設定されることを除いて図７に示したものと同様
である。この場合、次段の差動増幅回路の動作可能な入
力レベル範囲が十分に広いために、光信号強度に伴うレ
ファレンス出力レベルの変動を十分吸収することが可能
であり、広いダイナミックレンジを確保することができ
る。
レベルがグランドレベルからダイオードのオン電圧の３
倍低く設定されることを除いて図７に示したものと同様
である。この場合、次段の差動増幅回路の動作可能な入
力レベル範囲が十分に広いために、光信号強度に伴うレ
ファレンス出力レベルの変動を十分吸収することが可能
であり、広いダイナミックレンジを確保することができ
る。
【００４６】以上の例からもわかるように本実施形態の
光電気変換回路では、入力される光信号の強度変動に対
して外部からの調整無しに最適レベルの設定が可能なた
め、高感度且つダイナミックレンジの広い光受信器を実
現できる。
光電気変換回路では、入力される光信号の強度変動に対
して外部からの調整無しに最適レベルの設定が可能なた
め、高感度且つダイナミックレンジの広い光受信器を実
現できる。
【００４７】本実施形態ではトランジスタとしてＦＥＴ
を例に説明したが、パイポーラトランジスタを用いた場
合においても同様の効果が得られることは言うまでもな
い。この場合、ゲートがベースに、ソースがエミッタ
に、ドレインがコレクタに置き換わる。また、受信器に
とって最適な出力信号振幅あるいはレファレンス出力電
位を実現するためのトランジスタのゲート幅やエミッタ
面積と負荷抵抗の値の組み合わせは様々であり、上記の
例で説明したものに限られないことは明らかである。さ
らに、トランジスタの耐圧保護のためにダイオードを挿
入した場合においても同等の効果が得られることは言う
までも無い。
を例に説明したが、パイポーラトランジスタを用いた場
合においても同様の効果が得られることは言うまでもな
い。この場合、ゲートがベースに、ソースがエミッタ
に、ドレインがコレクタに置き換わる。また、受信器に
とって最適な出力信号振幅あるいはレファレンス出力電
位を実現するためのトランジスタのゲート幅やエミッタ
面積と負荷抵抗の値の組み合わせは様々であり、上記の
例で説明したものに限られないことは明らかである。さ
らに、トランジスタの耐圧保護のためにダイオードを挿
入した場合においても同等の効果が得られることは言う
までも無い。
【００４８】また、本実施形態では高電位電源をグラン
ド、低電位電源をＶＳＳとしたが、高電位電源をＶＤ
Ｄ、低電位電源をグランドとしても全く同様に動作す
る。また、フォトダイオード、シフト用ダイオード、お
よびトランジスタの極性を各々反転し、高電位電源と低
電位電源を逆にし、バイアス電圧Ｖｂを正の電圧にして
も同様に動作する。
ド、低電位電源をＶＳＳとしたが、高電位電源をＶＤ
Ｄ、低電位電源をグランドとしても全く同様に動作す
る。また、フォトダイオード、シフト用ダイオード、お
よびトランジスタの極性を各々反転し、高電位電源と低
電位電源を逆にし、バイアス電圧Ｖｂを正の電圧にして
も同様に動作する。
【００４９】
【発明の効果】以上述べてきたように本発明によれば、
後段回路のしきい値レベルに整合する出力レベルを外部
調整あるいは自動調整にて出力可能な光電気変換回路を
実現でき、光受信器の高感度化が実現可能となるため実
施効果は大きい。
後段回路のしきい値レベルに整合する出力レベルを外部
調整あるいは自動調整にて出力可能な光電気変換回路を
実現でき、光受信器の高感度化が実現可能となるため実
施効果は大きい。
【図１】 本発明の第１の実施形態の光電気変換回路の
回路図である。
回路図である。
【図２】 図１の回路の動作説明用の波形図である。
【図３】 本発明の第２の実施形態の光電気変換回路の
回路図である。
回路図である。
【図４】 図３の回路の動作説明用の波形図である。
【図５】 図３の回路におけるレベルシフト回路の具体
例の回路図である。
例の回路図である。
【図６】 本発明の第３の実施形態の光電気変換回路の
回路図である。
回路図である。
【図７】 図６の回路の動作説明用の波形図である。
【図８】 図６の回路の発展例の回路図である。
【図９】 従来の光電気変換回路の回路図である。
【図１０】 図９の回路の動作説明用の波形図である。
【符号の説明】 １：バイアス端子、２：出力端子、３：レベルシフト回
路、４：電源端子、５：レファレンス端子、６，７：差
動出力端子 ＰＤ：フォトダイオード ＲＬ１〜ＲＬ６：負荷抵抗、Ｒpd：抵抗 ＸＦ１〜ＸＦ４、ＸＦ１１〜ＸＦ１３、ＸＦ２１〜ＸＦ
２７：トランジスタ ＸＤ１〜ＸＤ６，ＸＤ１１〜ＸＤ１７，ＸＤ２１〜ＸＤ
２７：ダイオード
路、４：電源端子、５：レファレンス端子、６，７：差
動出力端子 ＰＤ：フォトダイオード ＲＬ１〜ＲＬ６：負荷抵抗、Ｒpd：抵抗 ＸＦ１〜ＸＦ４、ＸＦ１１〜ＸＦ１３、ＸＦ２１〜ＸＦ
２７：トランジスタ ＸＤ１〜ＸＤ６，ＸＤ１１〜ＸＤ１７，ＸＤ２１〜ＸＤ
２７：ダイオード
Claims (8)
- 【請求項１】一端がグランドに接続された第１の抵抗
と、該第１の抵抗の他端にカソードが接続されアノード
がバイアス端子に接続されたフォトダイオードと、該フ
ォトダイオードに並列に接続された第２の抵抗とを具備
し、前記フォトダイオードのカソードに出力端子が接続
されていることを特徴とする光電気変換回路。 - 【請求項２】一端がグランドに接続された第１の抵抗
と、該第１の抵抗の他端にカソードが接続されアノード
が第３の抵抗の一端に接続されたフォトダイオードと、
該フォトダイオードに並列に接続された第２の抵抗と、
２つの入出力端子を有するレベルシフト回路を具備し、
前記フォトダイオードのカソードおよびアノードが前記
レベルシフト回路の２つの入力端子に各々接続され、前
記第３の抵抗の他端にバイアス端子が接続され、レベル
シフト回路の２つの出力端子から出力信号を取り出すこ
とを特徴とする光電気変換回路。 - 【請求項３】請求項１又は２において、 前記フォトダイオードの極性を反転して接続したことを
特徴とする光電気変換回路。 - 【請求項４】請求項２において、 前記レベルシフト回路の出力段として、レベルシフト量
が互いに異なる２つのソースフォロア回路を用いたこと
を特徴とする光電気変換回路。 - 【請求項５】一端が高電位電源端子に接続された第１お
よび第２の抵抗と、ゲート端子にバイアス端子が共通接
続され、ソース端子が共通接続された第１および第２の
トランジスタと、前記共通接続のソース端子にカソード
が接続されたフォトダイオードとを具備し、前記第１お
よび第２の抵抗の他端が前記第１および第２のトランジ
スタのドレイン端子に個々に接続され、前記第１のトラ
ンジスタのドレイン端子に出力端子が接続され、前記第
２のトランジスタのドレイン端子にレファレンス出力端
子が接続され、該レファレンス出力端子と前記高電位電
源端子との間に容量が接続され、フォトダイオードのア
ノードに低電位電源端子が接続されていることを特徴と
する光電気変換回路。 - 【請求項６】請求項５において、 前記高電位電源端子と第１および第２の抵抗の共通接続
点との間にダイオードを挿入することにより出力電圧レ
ベルをシフトさせるようにしたことを特徴とする光電気
変換回路。 - 【請求項７】請求項５において、 前記第１および第２のトランジスタをバイポーラトラン
ジスタとし、前記ゲート端子をベース端子に、前記ソー
ス端子をエミッタ端子に、前記ドレイン端子をコレクタ
端子に置換したことを特徴とする光電気変換回路。 - 【請求項８】請求５において、 前記高電位電源端子を低電位電源端子に置換し、前記低
電位電源端子を高電位電源端子に置換し、前記第１、第
２のトランジスタおよび前記フォトダイオードの極性を
反転したことを特徴とする光電気変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34457399A JP3661122B2 (ja) | 1999-12-03 | 1999-12-03 | 光電気変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34457399A JP3661122B2 (ja) | 1999-12-03 | 1999-12-03 | 光電気変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168374A true JP2001168374A (ja) | 2001-06-22 |
| JP3661122B2 JP3661122B2 (ja) | 2005-06-15 |
Family
ID=18370328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34457399A Expired - Fee Related JP3661122B2 (ja) | 1999-12-03 | 1999-12-03 | 光電気変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3661122B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008170317A (ja) * | 2007-01-12 | 2008-07-24 | Yamatake Corp | 火炎検出装置 |
| JP2008170318A (ja) * | 2007-01-12 | 2008-07-24 | Yamatake Corp | 火炎検出装置 |
| US7829837B2 (en) | 2002-08-23 | 2010-11-09 | Aptina Imaging Corporation | Low dark current pixel with a guard drive active photodiode |
| JP2011023753A (ja) * | 2003-09-19 | 2011-02-03 | Semiconductor Energy Lab Co Ltd | 光センサー装置 |
| JP2014078794A (ja) * | 2012-10-09 | 2014-05-01 | Fujitsu Ltd | 光受信回路及び光受信装置 |
-
1999
- 1999-12-03 JP JP34457399A patent/JP3661122B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7829837B2 (en) | 2002-08-23 | 2010-11-09 | Aptina Imaging Corporation | Low dark current pixel with a guard drive active photodiode |
| JP2011023753A (ja) * | 2003-09-19 | 2011-02-03 | Semiconductor Energy Lab Co Ltd | 光センサー装置 |
| JP2008170317A (ja) * | 2007-01-12 | 2008-07-24 | Yamatake Corp | 火炎検出装置 |
| JP2008170318A (ja) * | 2007-01-12 | 2008-07-24 | Yamatake Corp | 火炎検出装置 |
| JP2014078794A (ja) * | 2012-10-09 | 2014-05-01 | Fujitsu Ltd | 光受信回路及び光受信装置 |
| US8957365B2 (en) | 2012-10-09 | 2015-02-17 | Fujitsu Limited | Light reception circuit and light reception device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3661122B2 (ja) | 2005-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329115A (en) | Optical receiver circuit | |
| JP4032720B2 (ja) | 自動利得制御回路 | |
| US7015750B2 (en) | Method for lowering noise and providing offset correction in a transimpedance amplifier | |
| US5844445A (en) | Feedback type pre-amplifier | |
| US5343160A (en) | Fully balanced transimpedance amplifier with low noise and wide bandwidth | |
| US6885249B2 (en) | Optical signal receiving circuit and optical signal receiving semiconductor device | |
| US6275541B1 (en) | Digital receiver circuit | |
| JP4779713B2 (ja) | 光信号受信回路およびそれを用いた光信号受信装置 | |
| US6359517B1 (en) | Photodiode transimpedance circuit | |
| US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
| EP1625656B1 (en) | Circuit for improved differential amplifier and other applications | |
| JP2003168933A (ja) | 光受信回路 | |
| US8330543B2 (en) | Differential amplifier | |
| US11411542B2 (en) | Transimpedance amplifier circuit | |
| JP3636569B2 (ja) | 光伝送装置 | |
| JP3661122B2 (ja) | 光電気変換回路 | |
| US20160268975A1 (en) | Transimpedance circuit | |
| JP4083551B2 (ja) | 前置増幅器 | |
| US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
| JPH04225611A (ja) | 広ダイナミックレンジ受光回路 | |
| JP4820138B2 (ja) | 光電変換回路 | |
| JP3826779B2 (ja) | 光受信回路 | |
| JPH11330878A (ja) | 光受信装置 | |
| JP3470887B2 (ja) | 光電気変換回路 | |
| US6650184B2 (en) | High gain amplifier circuits and their applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |