JP3636569B2 - 光伝送装置 - Google Patents

光伝送装置 Download PDF

Info

Publication number
JP3636569B2
JP3636569B2 JP14464597A JP14464597A JP3636569B2 JP 3636569 B2 JP3636569 B2 JP 3636569B2 JP 14464597 A JP14464597 A JP 14464597A JP 14464597 A JP14464597 A JP 14464597A JP 3636569 B2 JP3636569 B2 JP 3636569B2
Authority
JP
Japan
Prior art keywords
feedback
signal
amplifier
circuit
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14464597A
Other languages
English (en)
Other versions
JPH1084228A (ja
Inventor
卓 原田
聡 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14464597A priority Critical patent/JP3636569B2/ja
Priority to KR1019970028581A priority patent/KR980013057A/ko
Priority to TW086109170A priority patent/TW364239B/zh
Priority to US08/885,815 priority patent/US6023363A/en
Publication of JPH1084228A publication Critical patent/JPH1084228A/ja
Application granted granted Critical
Publication of JP3636569B2 publication Critical patent/JP3636569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60Receivers
    • H04B10/66Non-coherent receivers, e.g. using direct detection
    • H04B10/69Electrical arrangements in the receiver
    • H04B10/693Arrangements for optimizing the preamplifier in the receiver
    • H04B10/6931Automatic gain control of the preamplifier

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、光伝送装置に関し、ディジタル光信号を電気信号に変換する広帯域光受信装置又は光受信モジュールならびにその周波数特性の改善に利用して特に有効な技術に関する。
【0002】
【従来の技術】
数GHz(ギガヘルツ)を越えるディジタル光信号を電気信号に変換する光伝送装置として広帯域光受信装置又は光受信モジュールの開発が、進められている。これらの広帯域光受信装置又は光受信モジュールに必要とされる特性は、光信号の周波数が直流に近い周波数から伝送ビットレートに近い周波数までの周波数成分を有する広帯域信号であるため、それに使用される各種半導体集積回路自体ないし各種増幅回路自体の周波数特性を広帯域化することが、重要となってくることが分かった。
【0003】
バイポーラトランジスタ(以下、単にトランジスタと略称する)を基本素子とし、数GHz(ギガヘルツ)台の高周波信号に対応しうる広帯域の帰還増幅回路が、例えば、1989年12月付『IEEE(Institute of Electrical and Electronics Engineers)Journal of Solid−State Circuits Vol.24,No.6』第1744頁〜第1748頁に記載されている。
【0004】
上記帰還増幅回路は、図7に例示されるように、トランスアドミッタンス型増幅回路とトランスインピーダンス型増幅回路とを備える。上記トランスアドミッタンス型増幅回路は、電圧信号とされる反転入力信号VInB及び非反転入力信号VInTをそれぞれ受けるベースを有する一対の差動形態のトランジスタT41及びT42を含む。同様に、トランスインピーダンス型増幅回路は、トランジスタT41及びT42のコレクタにそれぞれ結合されるベースを有する一対の差動形態のトランジスタT11及びT12を含む。トランジスタT11及びT12のコレクタ及びベース間には、帰還抵抗RF11又はRF12がそれぞれ設けられる。また、トランジスタT11及びT12のコレクタ電位は、それぞれ、トランジスタT5及びT6あるいはT7及びT8を含む2段構造のエミッタフォロア回路を経た後、帰還増幅回路の電圧信号たる反転出力信号OutB又は非反転出力信号OutTとなる。トランジスタT41及びT42のエミッタ間には、エミッタ抵抗R41及びR42と実質に並列形態に、いわゆるピーキング容量C1が設けられる。これによって、帰還増幅回路の高周波域における帯域幅の拡大が図られる。
【0005】
一方、図7の帰還増幅回路では、帯域劣化を起こしやすいトランスインピーダンス型増幅回路の周波数特性が、帰還増幅回路全体の周波数特性に強い影響を与える。また、このトランスインピーダンス型増幅回路において、帰還抵抗RF11及びRF12は、図8に示されるように、トランジスタT11又はT12からなるオープンループ型増幅器Aに対して、その帰還利得をβ0とし位相遅延をφ0とする単一の帰還ループ(帰還経路)を構成する。さらに、培風館発行、P.R.グレイ及びR.G.メイヤー共著、永田譲監訳『アナログ集積回路設計技術』の第117頁等によれば、帰還増幅回路は、そのループ利得が1となる点での位相余裕つまり180度から帰還ループの位相遅延φ0を減じた値が60度とされるとき、最も平坦かつ広帯域な周波数特性を有するものとされる。
【0006】
【発明が解決しようとする課題】
本願発明者等は、この発明に先立って、広帯域の光受信モジュールを開発するため、上記のような帰還増幅回路を基本構成とするAGC増幅回路の検討ないしそのモノリシックLSI(半導体集積回路装置)化の検討を行い、次の問題点に直面した。すなわち、図7の帰還増幅回路では、帰還増幅回路の帯域幅を拡大するためピーキング容量C1が設けられる。このピーキング容量C1を半導体基板上で実現するためには比較的大きなレイアウト面積が必要となり、これによってモノリシックLSIのチップサイズが大きくなり、その低コスト化が阻害される。また、ピーキング容量C1自体に無視できない対基板容量や直列抵抗等の寄生成分が存在し、充分な周波数特性を得ることが困難であるこのとがわかった。さらに、このピーキング容量C1がエミッタ抵抗R41及びR42に並列結合されることで、ピーキング周波数近傍で信号の過剰な位相回転等が起こることも分かった。さらに、これに対処するため、トランスインピーダンス型増幅回路のループ利得が1となる点での位相余裕を60度に設計しようとしても、単一の帰還ループを有する帰還増幅回路ではこれも難しく、帰還増幅回路に所望の周波数特性を持たせるまでに至らない。
【0007】
この発明の目的は、広帯域な周波数特性を有する光伝送装置を提供することにある。この発明の他の目的は、帯域内での線形性が良好で平坦かつ広帯域な周波数特性を有する帰還増幅回路を含む光受信モジュールないし光受信装置を提供することにある。この発明のさらに他の目的は、低コスト化を図ることが可能な光受信モジュールないし光受信装置にある。この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。
【0008】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、本発明にかかる光伝送装置に採用されるAGC増幅回路等の帰還増幅回路は、その入力端子に入力信号を受ける増幅器と、上記増幅器の入力端子及び出力端子間に設けられその帰還利得を加味した実質的な位相余裕が60度に所定値を加えた値とされる第1の帰還経路と、第1の帰還経路と並列形態に設けられその帰還利得を加味した実質的な位相余裕が60度から上記所定値を減じた値又はその近似値とされる第2の帰還経路と、を基本に構成される。
【0009】
上記した手段によれば、ピーキング容量を設けることなく、しかも例えば約90度又は30度の位相余裕をそれぞれ有し比較的容易に設計可能な二つの帰還経路をもとに、レイアウト所要面積が小さく、帯域内での線形性が良好で平坦かつ広帯域な周波数特性を有する帰還増幅回路を実現することができる。この結果、帰還増幅回路を含むAGC増幅回路ならびにこれを搭載するモノリシックLSI、さらには、これらを含む光伝送装置ないし受信モジュール等の周波数特性を改善することができる。さらに、モノリシックLSI等のチップサイズを縮小し、その低コスト化を図ることができる。これによって、本発明にかかるモノリシックLSIを含む光伝送装置、光受信モジュールないし光受信装置等の低コスト化を達成することができる。
【0010】
【発明の実施の形態】
図10は、本発明にかかる光伝送装置ないし光受信装置とされる光受信モジュール100を示している。光ファイバ101により伝送されてきた、約10Gb/s(bit per second)(正確には、2.488Gb/s*4=9.952Gb/s)のディジタル光信号は、レンズ102により集光され、ホトダイオード103に入力される。ディジタル光信号は、ホトダイオード103で電流信号に光電変換され、変換された電流信号がプリアンプ104に入力される。プリアンプ104は上記電流信号を増幅した後、その増幅された電流信号を電流電圧変換して電圧信号を発生する。上記電流電圧変換された電圧信号は、その利得が自動制御される増幅回路(AGCアンプ)105へ入力される。
【0011】
AGCアンプ105の出力信号の振幅は振幅検波及び利得制御回路106によって検出され、上記振幅検波及び利得制御回路106は、AGCアンプ105の出力信号の振幅が所定の信号振幅になるように、AGCアンプ105の制御端子へ制御信号を出力する。すなわち、AGCアンプ105は帰還制御される。一方、AGCアンプ105の出力信号はSAWフィルタなどの狭帯域フィルタやPLLなどのから構成されるクロック抽出回路107へ入力され、受信されたディジタル光信号から、たとえば、10GHzのクロック信号が抽出される。識別回路(弁別回路)108は、上記クロック抽出回路107から生成されたクロック信号のハイレベルないしはローレベルに同期して、AGCアンプ105の出力信号のハイレベル”1”ないしローレベル”0”の判定を行う。それによって、入力されたディジタル光信号がディジタルデータに変換される。上記識別回路の出力信号は、1対4のデマルチプレクサ(DMUX)に入力され、それぞれ、約2.5GHzの4本の信号へ変換される。
【0012】
このような光受信モジュール100において、入力される光信号は直流に近い周波数から伝送ビットレートに近い周波数までの周波数成分を持つ広帯域な信号であるので、信号振幅の検出及びディジタル信号の再生をするためには、この広帯域においてホトダイオード103からAGCアンプ105の出力までの利得周波数特性が、ほぼ平坦な状態、すなわち、均一な状態であることが必要とされる。もし、この帯域内での上記利得周波数特性が大きな変動を有するならば、信号パターンにより検出される信号振幅が変動することになる。それによって、増幅系のどこかの部分で、回路の利得飽和マージン(利得飽和余裕)を減少させたり、あるいは、振幅不足を引き起こす事になる。さらに、周波数特性の非平坦性は信号波形歪みを誘起し、識別点での実効的な信号振幅の劣化をおこす。そのため、識別回路108において、識別感度不足が生じ、データ再生の誤り率が増大してしまう事になる。
【0013】
また、利得周波数特性の変動は、多くの場合、信号の群遅延特性が平坦でないことを意味し、抽出されたクロック信号のジッタ成分の増加を引き起こし、識別回路108での識別タイミングマージンを減少されてしまう。
【0014】
このように、光受信モジュール100におけるプリアンプ104からの識別回路108までのアナログ系信号を扱う回路においては、その総合利得の周波数特性が平坦であることが厳しく要求される。上記総合利得の平坦性を実現するためのは、それぞれの回路ブロック(104から108)での利得平坦性を十分に確保することが、各回路ブロック(104−108)での利得飽和マージンを確保する意味でも、もっとも簡潔な方法と考えられる。このため、AGCアンプ105の利得周波数特性の平坦性は特に重要である。
【0015】
近年の基幹伝送系に用いられる光ファイバー伝送装置、すなわち、電話局間をつなぐ信号線の信号伝送系は、その経済性から時分割多重方式が採用されており、そのビットレートは、10Gビット/秒(以下、10Gb/ s)の伝送ビットレートが実現されようとしている。このようなビットレートのディジタル電気信号を増幅するAGCアンプ105に用いられる半導体技術には、最先端のデバイス製造プロセスが用いられる。しかしながら、それであっても十分に余裕を持ったAGCアンプを作成するのはきわめて困難であり、簡単に形成できるものではない。以下においては、本発明が図面を参照して説明される。
【0016】
図1には、この発明が適用されたAGCアンプ105に採用される帰還増幅回路の第1実施例の回路図が示されている。また、図2には、図1の帰還増幅回路の基本構成図が示され、図3には、その一実施例の周波数特性図が示されている。これらの図をもとに、この実施例の帰還増幅回路の構成及び動作ならびにその特徴について説明する。なお、この実施例の帰還増幅回路は、図示されない他の回路素子とともにモノリシックLSI(大規模集積回路)に搭載され、バイポーラ集積回路の製造技術により単結晶シリコンのような1個の半導体基板上に形成される。以下の回路図において、図示されるバイポーラトランジスタはすべてNPN型トランジスタである。
【0017】
図1において、この実施例の帰還増幅回路は、そのベースに電流信号たる入力信号Inを受けるトランジスタT1を含む。トランジスタT1のコレクタは、所定の負荷抵抗RLを介して回路の電源電圧(第1電源電位)に結合され、そのエミッタは、直接回路の接地電位(第2電源電位)に結合される。これにより、トランジスタT1は、図2に示されるオープンループ型の増幅器Aを構成し、電流信号たる入力信号Inを反転増幅して、そのコレクタにおいて電圧信号に変換する。
【0018】
帰還増幅回路は、さらに、増幅器Aの出力端子つまりトランジスタT1のコレクタとその入力端子つまりトランジスタT1のベースとの間に設けられる帰還抵抗RF1と、トランジスタT2及び定電流源S1からなるエミッタフォロア回路とを含む。このうち、帰還抵抗RF1は、図2に示される第1の帰還ループ1を構成し、この帰還ループ1の帰還利得β1を加味した実質的な位相遅延φ1は、特に制限されないが、図9に示されるように、90≦φ1<120とされる。これにより、帰還ループ1の位相遅延φ1の180度との差分つまり位相余裕は、60度に所定値つまり(120−φ1)度を加えた値とされる。なお、信号がエミッタフォロア回路を通過すると、その位相が回ること知られている。本発明は、この現象を利用している。
【0019】
一方、トランジスタT2及び定電流源S1からなるエミッタフォロア回路は、トランジスタT1のコレクタ電位つまり増幅器Aの出力信号を帰還増幅回路の出力信号Outとして後段回路に伝達する。また、その出力端子つまりトランジスタT2のエミッタと増幅器Aの入力端子つまりトランジスタT1のベースとの間に設けられる帰還抵抗RF2とともに、図2に示される第2の帰還ループ2を構成し、この帰還ループ2の帰還利得β2を加味した実質的な位相遅延φ2は、図9に示されるように、120<φ2<180とされる。これにより、帰還ループ2の位相遅延φ2の180度との差分つまり位相余裕は、60度から上記所定値つまり(φ2−120)度を減じた値とされる。所望の帰還利得βd及び位相遅延120度は、図9に示すように、帰還ループ1の利得β1,帰還ループ2の利得β2を適当に選びベクトル合成することによりられる。この結果、帰還ループ1及び帰還ループ2を合計した帰還増幅回路の実質的な位相遅延は、図3,図9に示されるように、約120度となり、その位相余裕は約60度となる。
【0020】
ところで、帰還増幅回路は、培風館発行、P.R.グレイ及びR.G.メイヤー共著、永田譲監訳『アナログ集積回路設計技術』の第117頁等で示されるように、そのループ利得が1となる点での位相余裕が60度とされるとき、最も平坦かつ広帯域な周波数特性を有する。このため、位相余裕が例えば約90度とされる帰還ループ1のみに着目した場合、帰還増幅回路の周波数特性は、図3(e)に示されるように、その利得が高周波域において緩やかに低下し、その帯域幅は狭くなるが、位相余裕が例えば約30度とされる帰還ループ2のみに着目した場合には、その利得が高周波域において一時的なピーキングを生じて帯域幅は広くなるが、このピーキングによって過剰な位相回転が起こり、信号の群遅延の平坦性が損なわれる。
【0021】
しかし、二重の帰還ループを含む本実施例の場合、全体としての位相余裕は約60度となるため、帰還増幅回路は、ピーキング容量を必要とすることなく、最も平坦かつ広帯域な周波数特性を有するものとなる。また、ピーキング容量が設けられないことで、ピーキング容量の寄生分による影響をなくし、帰還増幅回路の帯域内における信号の線形性を保つことができるとともに、帰還増幅回路をトランジスタ及び抵抗のみで構成し、そのレイアウト所要面積を縮小できる。これらのことから、比較的容易に設計可能な二つの帰還ループ1及び帰還ループ2をもとに、レイアウト所要面積が小さく、帯域内での線形性が良好で平坦かつ広帯域な周波数特性を有する帰還増幅回路を実現することができる。この結果、帰還増幅回路を含むAGC増幅回路ならびにこれを搭載するモノリシックLSIの周波数特性を改善することができるとともに、モノリシックLSIのチップサイズを縮小し、その低コスト化を図ることができるものである。
【0022】
図4には、この発明が適用された帰還増幅回路の第2の実施例の回路図が示されている。なお、この実施例の帰還増幅回路は、前記図1の実施例を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。図4のトランジスタT11及びT12は、図1のトランジスタT1に対応し、図4のトランジスタT21及びT22,負荷抵抗RL1及びRL2,帰還抵抗RF11及びRL12,帰還抵抗RF21及びRL22ならびに定電流源S11及びS12は、図1のトランジスタT2,負荷抵抗RL,帰還抵抗RF1,帰還抵抗RF2ならびに定電流源S1にそれぞれ対応する。
【0023】
図4において、この実施例の帰還増幅回路は、そのエミッタが共通結合されることで差動形態とされる一対のトランジスタT11及びT12を含む。これらのトランジスタT11及びT12の共通結合されたエミッタは、定電流源S2を介して回路の接地電位に結合され、そのベースには、電流信号たる非反転入力信号InT及び反転入力信号InBがそれぞれ供給される。また、トランジスタT11及びT12のコレクタ電位は、トランジスタT21及びT22を含む一対のエミッタフォロア回路を経た後、帰還増幅回路の非反転出力信号OutT及び反転出力信号OutBとなり、図示されない後段回路に供給される。
【0024】
これにより、この実施例の帰還増幅回路は、いわゆる差動型増幅回路として機能し、安定した差動増幅動作を行うとともに、帰還抵抗RF11及びRF21と帰還抵抗RL12又はRL22とを含む二つの帰還ループを持つことで、前記図1の実施例と同様な効果を得ることができるものである。
【0025】
図5には、この発明が適用された帰還増幅回路の第3の実施例の回路図が示されている。なお、この実施例は、前記図4の実施例を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。
【0026】
図5において、この実施例の帰還増幅回路は、回路の電源電圧と差動形態とされるトランジスタT11及びT12との間にそれぞれ設けられる一対のバイパス抵抗R31及びR32を含む。これらのバイパス抵抗R31及びR32は、それぞれ、非反転入力端子InT及び反転入力端子InBから流出する電流信号たる入力信号の直流成分に対応したバイパス電流を流し、この直流成分が負荷抵抗RL1又はRL2に流されることによるトランジスタT11及びT12のコレクタ電位の低下を防止すべく作用する。その結果、信号出力端子OutBないしOutTに接続されるべき次段回路の信号電圧が、十分に確保される。この結果、前記図1の実施例の効果に加えて、トランジスタT11及びT12のダイナミックレンジを拡大し、電源電圧の絶対値を圧縮して、モノリシックLSIの低電圧化を図ることができる。なお、ものものの入力インピーダンス以上のバイパス抵抗R31及びR32を接続しても、上記バイパス抵抗R31及びR32は並列接続されるので、入力インピーダンスの合成成分は低下する。
【0027】
図6には、この発明が適用された帰還増幅回路の第4の実施例の回路図が示されている。なお、この実施例は、前記図4の実施例を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。
【0028】
図6において、この実施例の帰還増幅回路は、いわゆるAGC増幅回路105(図10参照)であって、2対のトランジスタT31及びT32ならびにT33及びT34からなる利得調整回路と、一対のトランジスタT41及びT42を含むいわゆるトランスアドミッタンス型増幅回路とを備える。このうち、利得調整回路を構成するトランジスタT31及びT33ならびにT32及びT34のコレクタは、それぞれ共通結合された後、上段のトランスインピーダンス型増幅回路の非反転入力端子InT又は反転入力端子InBすなわちトランジスタT11又はT12のベースにそれぞれ結合され、トランジスタT31及びT32ならびにT33及びT34の共通結合されたエミッタは、下段のトランスアドミッタンス型増幅回路を構成するトランジスタT41又はT42のコレクタに結合される。また、トランジスタT31及びT34の共通結合されたベースには、図示されない利得制御回路から非反転利得制御信号AGCTが供給され、トランジスタT32及びT33の共通結合されベースには、反転利得制御信号AGCBが供給される。
【0029】
一方、トランスアドミッタンス型増幅回路を構成するトランジスタT41及びT42のエミッタは、エミッタ抵抗R41及びR42を介して共通結合され、さらに定電流源S3を介して回路の接地電位に結合される。また、トランジスタT41のベースには、電圧信号たる反転入力信号VInBが供給され、トランジスタT42のベースには、非反転入力信号VInTが供給される。
【0030】
これにより、トランジスタT41及びT42を基本素子とするトランスアドミッタンス型増幅回路は、電圧信号たる非反転入力信号VInT及び反転入力信号VInBを増幅しつつ、トランジスタT41又はT42のコレクタにおいて電流信号に変換する。また、トランジスタT31及びT32ならびにT33及びT34を基本素子とする利得調整回路は、トランスアドミッタンス型増幅回路により得られる電流信号を、非反転利得制御信号AGCT及び反転利得制御信号AGCBの電位に応じて非反転入力信号InT又は反転入力信号InBに振り分け、帰還増幅回路の実質的な利得を制御する。さらに、トランジスタT11及びT12を基本素子とするトランスインピーダンス型増幅回路は、電流信号たる非反転入力信号InT及び反転入力信号InBを増幅しつつ、電圧信号たる非反転出力信号OutT又は反転出力信号OutBとして後段回路に出力する。
【0031】
これらのことから、この実施例の帰還増幅回路では、利得調整回路が設けられることで、その機能性が高められるとともに、トランスインピーダンス型増幅回路及びトランスアドミッタンス型増幅回路が組み合わされることで、その帯域幅がさらに拡大され、その周波数特性がさらに改善されるものとなる。
【0032】
以上の実施例から得られる作用効果は、下記の通りである。すなわち、
(1)モノリシックLSIに搭載されるAGC増幅回路等の帰還増幅回路を、その入力端子に入力信号を受ける増幅器と、増幅器の入力端子及び出力端子間に設けられその帰還利得を加味した実質的な位相余裕が60度に所定値を加えた値とされる第1の帰還経路と、第1の帰還経路と並列形態に設けられその帰還利得を加味した実質的な位相余裕が60度から上記所定値を減じた値又はその近似値とされる第2の帰還経路とを基本に構成することで、ピーキング容量を設けることなく、しかも例えば約90度又は30度の位相余裕をそれぞれ有し比較的容易に設計可能な二つの帰還経路をもとに、レイアウト所要面積が小さく、帯域内での線形性が良好で平坦かつ広帯域な周波数特性を有する帰還増幅回路を実現することができるという効果が得られる。
【0033】
(2)上記(1)項により、帰還増幅回路を含むAGC増幅回路ならびにこれを搭載するモノリシックLSI等の周波数特性を改善することができるとともに、モノリシックLSI等のチップサイズを縮小し、その低コスト化を図ることができるという効果が得られる。
【0034】
(3)上記(1)項及び(2)項において、上記帰還増幅回路を対構成とすることで、安定した動作特性を有する差動型帰還増幅回路を実現することができるという効果が得られる。
【0035】
(4)上記(1)項ないし(3)項において、回路の電源電圧と差動型帰還増幅回路の非反転及び反転入力端子との間に、電流信号たる非反転又は反転入力信号の直流成分をバイパスするためのバイパス抵抗を設けることで、差動トランジスタのコレクタ電位の低下を防止し、そのダイナミックレンジを拡大して、モノリシックLSI等の低電圧化を図ることができるという効果が得られる。
【0036】
(5)上記(1)項ないし(4)項において、トランスインピーダンス型増幅回路の下段に、利得調整回路及びトランスアドミッタンス型増幅回路を設けることで、帯域幅のさらなる拡大と周波数特性のさらなる改善とを図ったAGC増幅回路を実現することができるという効果が得られる。従って、このようなAGC増幅回路を光伝送装置ないし光受信モジュールに適用するとによって、光伝送装置ないし光受信モジュールの低コスト化、広帯域な周波数特性化、帯域内での線形性の良好化ないし平坦化が達成できる。
【0037】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、この発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図1において、帰還ループ1及び帰還ループ2の具体的構成は、その位相遅延すなわち位相余裕に関する条件が満たされる限りにおいて、種々の実施形態を採りうる。すなわち、例えば帰還ループ1が、約100度つまり60度+約40度の位相余裕を持つ場合、帰還ループ2は、60度−約40度つまり約20度の位相余裕を持つようにすればよい。図6において、帰還増幅回路は、図5の抵抗R31及びR32に相当するバイパス抵抗を含むことができるし、必ずしも利得調整回路を備えることを必須条件とはしない。図1,図4,図5ならびに図6において、帰還増幅回路の具体的回路構成は、これらの実施例による制約を受けないし、その電源電圧の極性やトランジスタの導電型等も、種々の実施形態を採りうる。
【0038】
以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野である光伝送装置ないし光受信モジュールないしそれに利用されるモノリシックLSIならびにこれに搭載される帰還増幅回路に適用した場合について説明したが、それに限定されるものではなく、例えば、同様な帰還増幅回路を搭載する各種のアナログ集積回路やこれを含む通信装置等にも適用できる。この発明は、少なくとも帰還増幅回路を搭載する半導体装置ならびにこれを含む装置又はシステムに広く適用できる。
【0039】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、モノリシックLSIに搭載されるAGC増幅回路等の帰還増幅回路を、その入力端子に所定の入力信号を受ける増幅器と、増幅器の入力端子及び出力端子間に設けられその帰還利得を加味した実質的な位相余裕が60度に所定値を加えた値とされる第1の帰還経路と、第1の帰還経路と並列形態に設けられその帰還利得を加味した実質的な位相余裕が60度から上記所定値を減じた値又はその近似値とされる第2の帰還経路とを基本に構成することで、ピーキング容量を設けることなく、しかも例えば約90度又は30度の位相余裕をそれぞれ有し比較的容易に設計可能な二つの帰還経路をもとに、レイアウト所要面積が小さく、帯域内での線形性が良好で平坦かつ広帯域な周波数特性を有する帰還増幅回路を実現することもできる。この結果、帰還増幅回路を含むAGC増幅回路ならびにこれを搭載するモノリシックLSI等の周波数特性を改善することができるとともに、モノリシックLSI等のチップサイズを縮小し、その低コスト化を図ることができる。それによって、光伝送装置ないし光受信モジュールの低コスト化、広帯域な周波数特性化、帯域内での線形性の良好化ないし平坦化が達成できる。
【図面の簡単な説明】
【図1】この発明が適用された帰還増幅回路の第1の実施例を示す回路図である。
【図2】図1の帰還増幅回路の基本構成図である。
【図3】図1の帰還増幅回路の一実施例を示す周波数特性図である。
【図4】この発明が適用された帰還増幅回路の第2の実施例を示す回路図である。
【図5】この発明が適用された帰還増幅回路の第3の実施例を示す回路図である。
【図6】この発明が適用された帰還増幅回路の第4の実施例を示す回路図である。
【図7】従来の帰還増幅回路の一例を示す回路図である。
【図8】図7の帰還増幅回路の基本構成図である。
【図9】この発明を説明するためのベクトル図である。
【図10】この発明が適用される光伝送装置と光受信モジュールのブロック図を示す。
【符号の説明】
A……オープンループ増幅器、φ0〜φ2……帰還ループ位相遅延、β0〜β2……帰還ループ帰還利得、In,InT,InB……入力信号(電流信号)、VInT,VInB……入力信号(電圧信号)、Out,OutT,OutB……出力信号(電圧信号)、AGCT,AGCB……利得制御信号、T1〜T2,T11〜T12,T21〜T22,T31〜T34,T41〜T42,T5〜T8……NPN型バイポーラトランジスタ、RL,RL1〜RL2……負荷抵抗、RF1〜RF2,RF11〜RF12,RF21〜RF22……帰還抵抗、R31〜R32……バイパス抵抗、R41〜R42,R5〜R8……エミッタ抵抗、S1〜S3,S11〜S12……定電流源、C1……ピーキング容量、100……光受信装置(光受信モジュール)、101……光ファイバー、102……レンズ、103……トダイオード、104……プリアンプ、105……AGCアンプ、106……振幅検出及び利得制御回路、107……クロック検出回路、108……識別回路。

Claims (8)

  1. その入力端子に入力信号を受ける増幅器と、
    上記増幅器の入力端子及び出力端子間に設けられその帰還利得を加味した実質的な第1の位相余裕が60度に所定値を加えて得られる第1の値とされる第1の帰還経路と、
    上記増幅器の入力端子及び出力端子間に設けられその帰還利得を加味した実質的な第2の位相余裕が60度から上記所定値を減じて得られる第2の値又はその近似値とされる第2の帰還経路とを含む帰還増幅回路を具備することを特徴とする光伝送装置。
  2. 請求項1において、
    上記増幅器は、そのベースに上記入力信号を受ける第1のトランジスタと、この第1のトランジスタのコレクタ側に設けられる負荷抵抗とを含み、
    上記第1の帰還経路は、上記第1のトランジスタのコレクタ及びベース間に設けられる第1の帰還抵抗を含み、
    上記第2の帰還経路は、そのベースが上記第1のトランジスタのコレクタに結合される第2のトランジスタを含むエミッタフォロア回路と、このエミッタフォロア回路の出力端子と上記第1のトランジスタのベースとの間に設けられる第2の帰還抵抗とを含むものであることを特徴とする光伝送装置。
  3. 請求項2において、
    上記第1の帰還経路の上記第1の位相余裕は、上記第1の帰還経路のループ利得が1となるときに上記第1の値にセットされ、
    上記第2の帰還経路の上記第2の位相余裕は、上記第2の帰還経路のループ利得が1となるときに上記第2の値にセットされることを特徴とする光伝送装置。
  4. 請求項1乃至3のいずれか1項において、
    上記帰還増幅回路は、差動形態とされる一対の上記第1のトランジスタと、これらの第1のトランジスタに対応して設けられる一対の上記第1及び第2の帰還経路とを含む差動型帰還増幅回路であることを特徴とする光伝送装置。
  5. 請求項において、
    上記帰還増幅回路は、第1の電源電圧と上記一対の第1のトランジスタのベースとの間にそれぞれ設けられ電流信号たる上記入力信号の直流成分を流すための一対のバイパス抵抗を含むものであることを特徴とする光伝送装置。
  6. 請求項又は請求項において、
    上記帰還増幅回路は、上記一対の第1のトランジスタを基本素子とするトランスインピーダンス型増幅回路と、このトランスインピーダンス型の下段に設けられる利得調整回路と、この利得調整回路の下段に設けられるトランスアドミッタンス型増幅回路とを含むものであることを特徴とする光伝送装置。
  7. 請求項1において、
    上記第1の帰還経路の上記第1の位相余裕は、上記第1の帰還経路のループ利得が1となるときに上記第1の値にセットされ、
    上記第2の帰還経路の上記第2の位相余裕は、上記第2の帰還経路のループ利得が1となるときに上記第2の値にセットされることを特徴とする光伝送装置。
  8. 請求項1において、
    光信号を受信し、該光信号を電流信号に変換するホトダイオードと、
    上記電流信号を電圧信号に変換し、該電圧信号を上記入力信号として上記増幅器の入力端子に与えるプリアンプと、
    上記増幅器の上記出力端子からの出力信号を受信し、該出力信号からクロック信号を抽出するクロック抽出回路と、
    上記増幅器からの出力信号を受信し、上記クロック抽出回路によって生成された上記クロック信号の所定のレベルに同期して上記増幅器の出力信号のレベルを決定し、データを与える識別回路と、
    上記増幅器からの上記出力信号を受信し、上記出力信号の振幅を検出し、上記増幅器からの上記出力信号の上記振幅が所定の振幅となるように上記増幅器の制御信号を生成する利得制御回路とを更に具備して成ることを特徴とする光伝送装置。
JP14464597A 1996-07-01 1997-05-19 光伝送装置 Expired - Fee Related JP3636569B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14464597A JP3636569B2 (ja) 1996-07-01 1997-05-19 光伝送装置
KR1019970028581A KR980013057A (ko) 1996-07-01 1997-06-28 광 전송장치
TW086109170A TW364239B (en) 1996-07-01 1997-06-30 Light transmitting device
US08/885,815 US6023363A (en) 1996-07-01 1997-06-30 Optical transmission apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-190040 1996-07-01
JP19004096 1996-07-01
JP14464597A JP3636569B2 (ja) 1996-07-01 1997-05-19 光伝送装置

Publications (2)

Publication Number Publication Date
JPH1084228A JPH1084228A (ja) 1998-03-31
JP3636569B2 true JP3636569B2 (ja) 2005-04-06

Family

ID=26475999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14464597A Expired - Fee Related JP3636569B2 (ja) 1996-07-01 1997-05-19 光伝送装置

Country Status (4)

Country Link
US (1) US6023363A (ja)
JP (1) JP3636569B2 (ja)
KR (1) KR980013057A (ja)
TW (1) TW364239B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009438B2 (en) * 1999-10-08 2006-03-07 Lucent Technologies Inc. Trans-admittance trans-impedance logic for integrated circuits
KR100530738B1 (ko) * 2001-08-11 2005-11-28 한국전자통신연구원 트랜스어드미턴스 증폭기
DE102004002826B4 (de) * 2004-01-13 2008-01-03 Atmel Germany Gmbh Schaltung zur Änderung einer Frequenz
CN100438380C (zh) * 2005-07-28 2008-11-26 武汉光迅科技股份有限公司 载波光接收机前馈自动增益控制方法及其光接收机
JP4930372B2 (ja) * 2005-08-23 2012-05-16 日本電気株式会社 トランスインピーダンス増幅器
US20070067190A1 (en) * 2005-09-21 2007-03-22 Yasnoff William A Method And Apparatus to Provide for the Provision of Medically-Related Information
GB0600762D0 (en) * 2006-01-16 2006-02-22 Bookham Technology Plc Jitter detection and reduction
JP4763662B2 (ja) * 2007-07-02 2011-08-31 日本電信電話株式会社 トランスインピーダンスアンプ
JP5366843B2 (ja) * 2010-01-26 2013-12-11 株式会社日立製作所 ピーキング回路、ピーキング回路制御方法、波形測定装置、情報処理装置
TWI575837B (zh) * 2015-12-29 2017-03-21 律源興業股份有限公司 切換式電源供應器及使用其之電源供應設備
JP6698413B2 (ja) * 2016-04-19 2020-05-27 日本電信電話株式会社 エミッタ接地帰還増幅回路およびトランスインピーダンス増幅回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565672A (en) * 1994-12-30 1996-10-15 Lucent Technologies Inc. Optical transimpedance receiver with compensation network

Also Published As

Publication number Publication date
KR980013057A (ko) 1998-04-30
JPH1084228A (ja) 1998-03-31
TW364239B (en) 1999-07-11
US6023363A (en) 2000-02-08

Similar Documents

Publication Publication Date Title
JP4032720B2 (ja) 自動利得制御回路
US6438365B1 (en) Balanced mixer with feedback pre-amplifier
US6064507A (en) High speed differential optoelectronic receiver
US6885249B2 (en) Optical signal receiving circuit and optical signal receiving semiconductor device
US5105165A (en) Low distortion, low noise, amplifier
JP3636569B2 (ja) 光伝送装置
TW200822534A (en) Peak detector and fixed gain amplifier circuit for automatic gain control and variable gain amplifier circuit and method thereof
JP2009049488A (ja) 前置増幅回路
US6914479B1 (en) Differential amplifier with DC offset cancellation
US5451902A (en) Fully differential CMOS transconductance-transimpedance wide-band amplifier
JP2003168933A (ja) 光受信回路
KR19980025182A (ko) 왜곡이 낮고 변동이 큰 중간 주파수 제공 회로
US20230092750A1 (en) Reception circuit for optical communication
JPH05136635A (ja) 信号受信装置
JP4072232B2 (ja) 光受信回路
JP3661122B2 (ja) 光電気変換回路
JP3415986B2 (ja) 光受信用増幅器
JP4422245B2 (ja) 光受信装置
JPH0282804A (ja) 光受信用前置増幅器
US6167284A (en) Device for converting a symmetrical signal into an asymmetrical signal
JPH0766636A (ja) I−v変換回路
JP2002246861A (ja) 利得可変増幅器及びこれを用いた光受信器
JPH04225611A (ja) 広ダイナミックレンジ受光回路
EP1997223A1 (en) Amplification stage
JP2700576B2 (ja) 光受信前置増幅器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees