JP4422245B2 - 光受信装置 - Google Patents
光受信装置 Download PDFInfo
- Publication number
- JP4422245B2 JP4422245B2 JP24843799A JP24843799A JP4422245B2 JP 4422245 B2 JP4422245 B2 JP 4422245B2 JP 24843799 A JP24843799 A JP 24843799A JP 24843799 A JP24843799 A JP 24843799A JP 4422245 B2 JP4422245 B2 JP 4422245B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- voltage
- potential difference
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の属する技術分野】
本発明は光受信装置に係り、特に、低い電源電圧で動作可能な利得可変型増幅回路を備えた光受信装置に関する。
【0002】
【従来の技術】
光通信システムを構成する構成要素の一つである光受信装置において、この装置に用いられる自動利得制御増幅回路(AGCアンプ)では、入力信号を線形増幅し、かつ一定振幅に調整する必要がある。このAGCアンプは、利得可変型増幅回路を用いて構成される。さらに、近年盛んなマルチメディア通信の発展に不可欠な数Gb/s級光通信システムにおける光受信装置で用いるAGCアンプには、同時に数GHz程度の広帯域特性が必要とされている。
【0003】
従来、この種の光受信装置の利得可変型増幅回路としては、ギルバートセル型差動増幅回路が用いられてきた。しかし、この回路形式では、負荷に純抵抗を用いているため、この純抵抗と寄生容量との積で決まる時定数の値が大きく、増幅度の周波数特性を劣化させるため、準Gb/s級光通信システムへの適用が困難であった。
【0004】
そこで、広帯域利得可変型増幅回路の開発が望まれ、このような問題を解決する従来技術としては、例えば、1994年7月発行のアイ・イー・イー・イー ジャーナル・オブ・ソリッドステート・サーキッツの第29巻、第7号、第815頁から第822頁(IEEE JORNAL OF SOLID-STATE CIRCUITS, VOL.29, NO.7, pp.815-822, JULY 1994,“13 Gb/s High Gain and Wide Dynamic Range for Optical-Fiber Receivers”)に記載されている回路が一例として挙げられる。この利得可変型増幅回路は負荷の純抵抗とその寄生容量で生じる周波数特性の劣化を防止するために、図3に示すように、寄生容量の影響を軽減して大きな利得を実現できる能動負荷回路を用いており、周波数特性の広帯域化が可能である。
【0005】
なお、図3において、参照符号Q21,Q22はトランスコンダクタンス回路61の差動対を構成するnpnトランジスタ、Vi1,Vi2は信号入力用の入力電圧端子、I1は電流源、R1,R2は抵抗、V1は最下位電圧(通常は、接地電圧)であり、Q23〜Q26は利得制御を行う電流分配回路62の二つの差動対を構成するnpnトランジスタ、Vcnt1,Vcnt2は利得制御用の電流分配率制御端子であり、Q27〜Q30は能動負荷回路63を構成するnpnトランジスタ、R11〜R14は抵抗、I11は電流源、V11はV1と同じ最下位電圧、V12は最上位電圧、Vo1,Vo2は出力信号用の電圧端子である。
【0006】
【発明が解決しようとする課題】
しかし、前述した従来例の利得可変型増幅回路によれば、電源電圧としておよそ7V以上が必要である。すなわち、図3に示した回路構成では、最上位電圧V12から最下位電圧V1までの電位差が回路動作に必要な電源電圧であり、縦積みとなっている能動負荷回路63、電流分配回路62、トランスコンダクタンス回路61が、それぞれの動作に必要な電圧の総和となる。
【0007】
電源電圧を決定する素子とその電圧降下を列記すると、抵抗R11及びR12の電圧降下(=1.2V程度)、トランジスタQ29及びQ30のベース・エミッタ間電圧VBE(=1V)、抵抗R13及びR14の電圧降下(=0.8V程度)、トランジスタQ23〜Q26のコレクタ・ベース間電圧VCB(=0.3V)及びベース・エミッタ間電圧VBE(=1V)、トランジスタQ21及びQ22のコレクタ・ベース間電圧VCB電圧(=0.3V)及びベース・エミッタ間電圧VBE電圧(=1V)、定電流源I1(=1.5V)となり、その総和は、7.1Vである。この利得可変型増幅回路に求める利得や出力振幅によって抵抗R11〜R14の電圧降下は変動するが、概ね7V以上の電源電圧は必須である。
【0008】
以上のように、前述した従来例では、広帯域性を確保するために能動負荷回路を導入したが、その一方で7Vという著しく高い電源電圧が必要となった。この為、能動負荷回路を用いたままで、5V以下の低い電源電圧で動作する利得可変型増幅回路が求められている。
【0009】
電源電圧は、消費電流や消費電力を減少させるために低い方がよい。しかし、数Gb/s動作を行う光通信用ICでは、(1)デジタル回路はECL形式の差動回路で論理を構成しており、高速動作を求めると5V程度が適していること、(2)5Vもしくは5.2Vが従来からデジタル回路の標準電源電圧であること、から現状では5Vの電源電圧で光通信システム用の光受信ICを構築することが、集積性およびコスト低減の観点から適している。このような背景から、5V動作可能な広帯域利得可変型増幅回路を備えた光受信装置の開発要求が強くなっている。
【0010】
そこで、本発明は、広帯域特性を維持したまま従来技術よりも低い電源電圧で動作する利得可変型増幅回路を備えた光受信装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る光受信装置は、デジタル信号が時分割多重化された光信号を受信し光電力に比例した光電流に変換する受光素子と、光電流を電圧信号に変換する前置増幅器と、前置増幅器の出力電圧信号を増幅し電圧振幅値を一定幅に調整する自動利得制御増幅回路と、自動利得制御増幅回路の出力からクロック信号を抽出するクロック信号抽出回路と、抽出されたクロック信号により自動利得制御増幅回路の出力信号を1,0に識別すると同時に再同期してデータ信号を同期デジタル信号として再生する識別器と、該識別器の出力の同期デジタル信号を元の低速信号に分離する分離回路とを備えた光受信装置において、前記自動利得制御増幅回路が、次のように構成された可変トランスコンダクタンス回路と、バイアス回路付き能動負荷回路とからなることを特徴とするものである。
【0012】
すなわち、前記光受信装置において、前記自動利得増幅回路を、前記前置増幅器の電圧出力を一方の電圧入力とし他方を基準電圧入力とする差動入力端子となる第1および第2の電圧入力端子と、正相と逆相の電流をそれぞれ出力する第1および第2の電流出力端子と、利得調整端子となるトランスコンダクタンス調整端子を備えて前記第1および第2の電圧入力端子の差電圧に対する正相と逆相の第1および第2の出力電流の各大きさを前記トランスコンダクタンス調整端子に印加する電圧によって可変にする可変トランスコンダクタンス回路と、
該可変トランスコンダクタンス回路の第1および第2の電流出力端子の各出力電流を入力とする第1および第2の電流入力端子と、該第1および第2の電流入力端子に入力された前記各出力電流の大きさに比例した電圧を出力し差動出力端子となる第1および第2の電圧出力端子と、前記可変トランスコンダクタンス回路の各出力電流を分流する第1および第2のバイアス回路とを備えたバイアス回路付き能動負荷回路と、からなる利得可変型増幅回路を用いるものである。
【0013】
前記光受信回路において、前記利得可変型増幅回路は、バイポーラトランジスタを用いて構成した場合、電源電圧が2.5V〜5Vの範囲で動作することができる。
【0014】
また、前記可変トランスコンダクダンス回路を、次のように構成すれば好適である。すなわち、第1〜第4のトランジスタと、第1および第2の抵抗と、第1の定電流源と、第1および第2の電位差発生回路とを用いて、以下のように構成する。
【0015】
第1および第2のトランジスタ、例えば図1で言えば、Q1,Q2のエミッタ同士を接続した共通エミッタと、第3および第4のトランジスタQ3,Q4のエミッタ同士を接続した共通エミッタとを、直列接続した第1および第2の抵抗R1,R2を介して接続し、
第1および第2の抵抗の接続点を第1の定電流源I1を介して第1の定電圧端子V1に接続し、
第1のトランジスタQ1のベースを、第1の電位差発生回路31aの入力端子と出力端子間の電位差を第1の電位差調整端子Vgmaによって可変な第1の電位差発生回路31aの入力端子に接続し、
第2のトランジスタQ2のベースを、第1の電位差発生回路31aの出力端子に接続し、
第3のトランジスタQ3のベースを、第2の電位差発生回路31bの入力端子と出力端子間の電位差を第2の電位差調整端子Vgmbによって可変な第2の電位差発生回路31bの入力端子に接続し、
第4のトランジスタQ4のベースを、第2の電位差発生回路31bの出力端子に接続し、
第1および第2の電位差調整端子Vgma,Vgmbを接続してトランスコンダクタンス調整端子Vgmとし、
第1のトランジスタのベースを第1の電圧入力端子Vi1とし、
第4のトランジスタのベースを第2の電圧入力端子Vi2とし、
第1および第3のトランジスタのコレクタ同士を接続して第1の電流出力端子(節点n1)とし、
第2および第4のトランジスタのコレクタ同士を接続して第2の電流出力端子(節点n2)とすればよい。
【0016】
この場合、第1および第2の抵抗の接続点を、第1の定電流源の代わりに、第3の抵抗を介して前記第1の定電圧端子に接続する構成としてもよい。
【0017】
また、第1および第2の抵抗R1,R2に、例えば図5に示すように、それぞれ並列に第1および第2の容量Cp1,Cp2を接続してもよい。
【0018】
更に、前記第1の電位差発生回路を、第3の容量、例えば図6で言えばC31と、第4および第5の抵抗R31,R32と、エミッタが第5の抵抗を介して第1の定電圧端子V1に接続され、ベースが前記第1の電位差調整端子に接続された第5のトランジスタQ31とを用い、第3の容量と第4の抵抗は並列接続されて、第4の抵抗の一方の端子に第5のトランジスタのコレクタを接続して第1の電位差発生回路の出力端子とし、第4の抵抗の他方の端子を第1の電位差発生回路の入力端子とし、
第2の電位差発生回路を、第4の容量、例えば図6で言えばC31と、第6および第7の抵抗R31,R32と、エミッタが第7の抵抗を介して第1の定電圧端子V1に接続され、ベースが前記第2の電位差調整端子に接続された第6のトランジスタQ31とを用い、第4の容量と前記第6の抵抗は並列接続されて、第6の抵抗の一方の端子に第6のトランジスタのコレクタを接続して第2の電位差発生回路の出力端子とし、第6の抵抗の他方の端子を第2の電位差発生回路の入力端子とする構成にすればよい。
【0019】
また、前記可変トランスコンダクタンス回路は、バイポーラトランジスタを用いて構成した場合、この可変トランスコンダクタンス回路に印加される電圧が1.1V〜2.8Vの範囲で動作することができる。
【0020】
更に、前記能動負荷回路を、次のように構成すれば好適である。すなわち、第7〜第10のトランジスタと、第2〜第4の定電流源と、第8〜第11の抵抗と、第1および第2のバイアス回路とを用いて、以下のように構成する。
【0021】
第7のトランジスタ、例えば図1で言えば、Q11のエミッタと第8のトランジスタQ12のエミッタを第2の定電流源I11を介して第2の定電圧端子V11に接続し、
第7のトランジスタのコレクタを第8の抵抗R11を介して第3の定電圧端子V12に接続し、
第8のトランジスタのコレクタを第9の抵抗R12を介して第3の定電圧端子V12に接続し、
第9のトランジスタQ13のベースを第7のトランジスタのコレクタに接続し、コレクタを第3の定電圧端子V12に接続し、エミッタを第10の抵抗R13を介して第7のトランジスタのベースに接続し、かつ、第3の定電流源I12を介して第4の定電圧端子V13に接続し、
第10のトランジスタQ14のベースを第8のトランジスタのコレクタに接続し、コレクタを第3の定電圧端子V12に接続し、エミッタを第11の抵抗R14を介して第8のトランジスタのベースに接続し、かつ、第4の定電流源I13を介して第5の定電圧端子V14に接続し、
第1のバイアス回路を第7のトランジスタQ11のベースと第3の定電圧端子V12との間に接続し、
第2のバイアス回路を第8のトランジスタQ12のベースと第3の定電圧端子V12との間に接続した構成とすればよい。
【0022】
また更に、前記能動負荷回路を、次のように構成してもよい。すなわち、第7および第8のトランジスタと、第2の定電流源と、第8〜第11の抵抗と、第1および第2のバイアス回路とを用いて、以下のように構成する。
【0023】
第7のトランジスタ、例えば図4で言えば、Q11のエミッタと第8のトランジスタQ12のエミッタを第2の定電流源I11を介して第2の定電圧端子V11に接続し、
第7のトランジスタのコレクタを、第8の抵抗R11を介して第3の定電圧端子V12に、第10の抵抗R13を介して第7のトランジスタのベースにそれぞれ接続し、
第8のトランジスタのコレクタを、第9の抵抗R12を介して第3の定電圧端子V12に、第11の抵抗R14を介して第7のトランジスタのベースにそれぞれ接続し、
第1のバイアス回路を第7のトランジスタQ11のベースと第3の定電圧端子V12との間に接続し、
第2のバイアス回路を第8のトランジスタQ12のベースと第3の定電圧端子V12との間に接続する構成としてもよい。
【0024】
また、前記第1および第2のバイアス回路は、それぞれ少なくとも1つの抵抗と少なくとも1つのインダクタ素子の直列接続回路で構成することもできる。
【0025】
【発明の実施の形態】
以下、本発明に係る光受信装置の好適な実施の形態について説明する。
本発明に係る光受信装置の実施の形態は、低速デジタル信号を時分割多重化し伝送速度と同じ高速デジタル信号に変換され光ファイバを介して伝送されて来た光信号を受信し、受信した光信号を光電変換した後、増幅、識別再生し、原デジタル信号に分離出力する光受信装置に適用する場合である。
【0026】
すなわち、光電変換する受光素子と、電流−電圧変換する前置増幅器と、前置増幅器の出力電圧信号を増幅し電圧振幅値を一定幅に調整する自動利得制御増幅回路と、自動利得制御増幅回路の出力信号からクロック信号を抽出するクロック信号抽出回路と、抽出されたクロック信号に同期して自動利得制御増幅回路の出力信号を、基準電圧端子に入力されたしきい電圧により判定して、1、0を識別すると共に同期デジタル信号として再生する識別器と、識別器からの同期デジタル信号を元の低速デジタル信号に分離する分離回路とを備えた光受信装置において、前記自動利得制御増幅回路を、図3に示した従来例の電流分配回路62とトランスコンダクタンス回路61の両機能を有する1段の差動回路からなる可変トランスコンダクタンス回路と、従来例の能動負荷回路63の代わりに直流バイアス電流を分流するバイアス回路を備えたバイアス回路付き能動負荷回路との2段の縦積みとした利得可変型増幅回路を用いて構成したことを特徴とするものである。
【0027】
このように、電流分配回路とトランスコンダクタンス回路を1段の差動回路からなる可変コンダクタンス回路で実現し、かつ能動負荷回路では、直流バイアス電流を、新たに設けたバイアス回路に分流することにより抵抗における電圧降下を減少させる構成とした。この構成により、従来回路で高い電源電圧が必要であった、広帯域化のための能動負荷回路による電源電圧の増加を低く抑えることができる。例えば、ベース・エミッタ間電圧VBE=1V程度のバイポーラトランジスタを用いれば、従来回路で7V以上必要であった電源電圧を5V以下に低減することができる。この際、増幅回路の広帯域性は維持できる。これにより、光通信用光受信装置を5V電源に統一することができ、システム構築の際の高集積化、低コスト化が可能となる。なお、この効果は、利得可変型増幅回路を用いる全ての通信システムに関して同様に得られる。
【0028】
【実施例】
次に、本発明に係る光受信装置の具体的な実施例につき、添付図面を参照しながら以下詳細に説明する。
【0029】
<実施例1>
図7は、光伝送システムにおける光受信装置の構成を示すブロック図である。図7において、参照符号101は光ファイバを示し、この光ファイバ101を経由して伝送されてきた光信号は、カソードにバイアス電圧Vpdが印加された受光素子102で受信される。受光素子102では光信号を光電力に比例した光電流に変換し、この光電流が前置増幅器103に入力される。なお、ここで光ファイバ101を介して伝送されてくる光信号は、送信側で低速のデジタル信号、例えば2.5Gbit/sの4本のデジタル信号を伝送速度と同じ10Gbit/sの1本の高速デジタル信号に時分割多重化した後、電気−光変換した信号である。
【0030】
前置増幅器103で電流―電圧変換された出力電圧信号は、直流成分ブロック容量301を介して自動利得制御増幅器201の一方の入力端子に入力され、自動利得制御増幅器210の他方の入力端子には基準電圧Vref1が入力される。自動利得制御増幅器201は、利得可変型増幅回路104,105と、利得固定型増幅回路106、出力バッファ107と、自動利得調整回路108とから構成される。
【0031】
この自動利得制御増幅器201の出力電圧信号の一方は、振幅検知回路と増幅回路からなる自動利得調整回路108を経て、実際の出力振幅を所望の出力振幅へ収束させる直流訂正電圧として、自動利得制御増幅器201を構成している利得可変型増幅回路104,105の利得調整端子Vgmへ与えられる。
【0032】
ここで一般に、光受信装置の前置増幅器には低雑音特性が要求され、自動利得制御増幅器には広い利得制御範囲が要求され、更に両者ともパルス増幅であるため、例えば伝送速度が10Gbit/sの場合には、少なくとも7〜8GHzの広帯域な周波数特性が必要となる。
【0033】
自動利得制御増幅器201の他方の出力電圧信号は、直流成分ブロック容量302を介して直接識別器110の一方の入力端子に入力されるほか分岐されて、クロック信号抽出回路109からクロック成分のみ、識別器110のクロック端子へ入力される。また、識別器110の他方の入力端子には、1,0の判定基準のしきい電圧となる基準電圧Vref2が入力される。識別器110の後段には、識別器110からの高速デジタル信号を4並列に分離して伝送速度を1/4化する分離回路112が配置される。本実施例の場合は、10GHzの高速デジタル信号を4並列の2.5GHzの低速デジタル信号に分離する。分離回路112からは、分周器111により識別器用クロック信号をさらに分周したクロックに同期して再生した4本の原デジタル信号が出力端子Do0〜Do3から出力される。
【0034】
このような構成の光通信用の本発明に係る光受信装置では、自動利得制御増幅器201は、光信号を線形増幅し、かつ識別器の入力ダイナミックレンジ内の一定振幅に増幅する機能を果たすために必要不可欠な回路である。なお、図7において、参照符号401は光受信装置の最下位電圧の電源線、402は光受信装置の最上位電圧の電源線、51と52は後述する利得可変型増幅器を構成するそれぞれ可変トランスコンダクタンス回路とバイアス回路付き能動負荷回路である。
【0035】
図1は、本光受信装置で用いる利得可変型増幅回路の一実施例を示す回路図である。図1に示した利得可変型増幅回路のうち、先ずトランスコンダクタンス段を構成する可変トランスコンダクタンス回路51について説明する。
【0036】
このトランスコンダクタンス段は、前述した従来例の図3で示した差動対2段積みで構成した電流分配回路62とトランスコンダクタンス回路61の構成を、その機能を維持したまま、差動対1段で構成したものである。トランジスタQ1とQ2のエミッタ同士は接続されており、ベース間には電位差発生回路31aが挿入されている。同様に、トランジスタQ3とQ4のエミッタ同士は接続され、ベース間には電位差発生回路31bが挿入され、トランジスタQ1とQ3のエミッタは、線形増幅範囲を増すために挿入した抵抗R1とR2を介して接続されている。抵抗R1とR2の接続点は、定電流源I1を介して最下位電圧V1の定電圧端子に接続される。なお、定電流源I1の代わりに抵抗を接続してもよい。
【0037】
電位差発生回路によりトランジスタQ1とQ2のベース電位が異なると、それぞれのコレクタ電流IcQ1とIcQ2も異なり、さらに各トランジスタQ1とQ2のトランスコンダクタンスgm1とgm2の値に差が発生する。トランスコンダクタンスは、入力電圧に対するコレクタ電流の増幅率を示すものであり、利得可変型増幅回路では全体の利得を決定するものである。また、トランジスタQ3とQ4においても同様の効果があるが、トランジスタQ1とQ2を正相側、トランジスタQ3とQ4を逆相側とすると、トランジスタQ3とQ4のトランスコンダクタンスgm3とgm4には負の符号がつき、−gm3と−gm4となる。
【0038】
また、トランジスタQ1のコレクタは逆相のトランジスタQ3のコレクタに接続されており、その節点n1で、トランスコンダクタンスの加算(gm1−gm3)が行われ、実効のトランスコンダクタンスgm13が得られる。トランジスタQ2とQ4についても同様で、実効のトランスコンダクタンスgm24=gm2−gm4である。
【0039】
電位差発生回路31a,31bの端子間電位差が0の場合には、トランジスタQ1〜Q4のそれぞれのコレクタ電流には、IcQ1=IcQ2=IcQ3=IcQ4が成立するため、実効のトランスコンダクタンスgm13=gm24=0である。実際のICでは、トランジスタの製造ばらつきがあるために、0にはならないが、非常に小さいトランスコンダクタンス値になる。この場合、利得は極小となる。一方、トランジスタQ1とQ3のトランスコンダクタンスgm1と−gm3の絶対値に差があれば、その加算が実効トランスコンダクダンスになる。トランジスタQ2とQ42ついても同様である。以上のように、電位差発生回路31a,31bの導入により、可変トランスコンダクタンス回路51を差動対1段で構成することができる。なお、電位差発生回路の電位差調整端子VgmaとVgmbは、互いに接続してトランスコンダクタンス調整端子Vgmとして用いる。
【0040】
次いで、バイアス回路付き能動負荷回路52について説明する。トランジスタQ11とQ12、抵抗R11とR12からなる差動増幅回路の各出力(Q11,Q12のコレクタ)をそれぞれ、トランジスタQ13と定電流源I12、トランジスタQ14と定電流源I13からなる各エミッタフォロワと各帰還抵抗R13、R14で電流負帰還させることにより、トランジスタQ11およびQ12のベースが低インピーダンス化できる。このため、このトランジスタQ11およびQ12のベース節点n1およびn2の周波数特性は広帯域になる。また同時に、電圧出力は負帰還によって帯域が広くなったトランジスタQ11とQ12のコレクタからエミッタフォロワを介して取り出す。
【0041】
前段の可変トランスコンダクタンス回路51の出力電流には、直流成分と交流成分が混在している。トランジスタQ11およびQ12のベースと、光受信装置の最上位電圧の定電圧端子V12との間にそれぞれ挿入した抵抗R15,R16からなるバイアス回路は、可変トランスコンダクタンス回路51の出力電流を直接定電圧端子V12に流し、能動負荷回路52での電圧降下を低減するために用いる。
【0042】
この時、トランジスタQ11およびQ12から見たバイアス回路のインピーダンスがトランジスタQ11およびQ12から見た負帰還回路のインピーダンスよりも1桁以上と十分高くなるように設定し、その結果、バイアス回路に交流成分が流れる量を、利得可変型増幅回路の特性上無視できる程度にすることが必要である。抵抗R15およびR16の抵抗値によって決まる直流電流が、可変トランスコンダクタンス回路51の出力直流電流と等しく設定できれば、抵抗R13およびR14の電圧降下は0となり、最も低い電圧で能動負荷回路52は動作することができる。
【0043】
ここで、図1に示した利得可変型増幅回路の動作に必要な電源電圧を求める。電源電圧を決める各素子における電圧降下を列記すると、以下のようになる。抵抗R11およびR12の電圧降下(=1.2V)、トランジスタQ13およびQ14のベース・エミッタ間電圧VBE(=1.0V)、抵抗R13およびR14の電圧降下(=0.0V)、トランジスタQ1〜Q4のコレクタ・ベース間電圧VCB(=0.3V)およびベース・エミッタ間電圧VBE(=1.0V)、定電流源I1(=1.5V)であり、その総和は5.0Vである。ここで、抵抗R1およびR2の電圧降下は小さいとして無視している。
【0044】
なお、余分なマージンを除いて正常動作し得る電源電圧の下限値を求めると、それぞれ各素子の電圧降下は、抵抗R13およびR14の電圧降下(=0.6V)、トランジスタQ13およびQ14のベース・エミッタ間電圧VBE(=0.8V)、トランジスタQ1〜Q4のコレクタ・ベース間電圧VCB(=0.0V)およびベース・エミッタ間電圧VBE(=0.8V)、定電流源I1(=0.3V)であり、その総和は2.5Vであった。
【0045】
従って、従来例の利得可変型増幅回路が7V以上の電源電圧が必要であったのに比べて、本実施例の利得可変型増幅回路は電源電圧が2.5〜5.0Vと低い電圧で済む。なお、可変トランスコンダクタンス回路について見れば、上記トランジスタQ1〜Q4における電圧降下と定電流源I1より、1.1V〜2.8Vの範囲の印加電圧で動作することが分かる。
【0046】
図2は利得可変型増幅回路の直流伝達特性のシミュレーション結果を示す図であり、同図(a)は本実施例の光受信装置で用いる図1に示した回路構成の場合の特性、同図(b)は図3に示した従来例の回路構成の場合の特性である。図2から分かるように、直流電位はずれているものの、一致した直流伝達特性を実現している。
【0047】
このように本実施例によれば、低電圧に適した可変トランスコンダクタンス回路51とバイアス回路付き能動負荷回路52からなる利得可変型増幅回路は、能動負荷回路採用による広帯域特性と、直流伝達特性を維持した上で、5V電源電圧での回路動作を可能となる。従って、光受信装置の自動利得制御増幅回路にこの利得可変型増幅回路を用いることによって、5V動作可能な広帯域利得可変型増幅回路を備えた光受信装置を構築することができる。
【0048】
図6は、図1に示した電位差発生回路の具体的な構成例を示す回路図である。電位差発生回路31a,31bは同じ回路構成であるので、図6では電位差発生回路31aについて説明する。従って、電位差発生回路31bの構成は、図6に示した添字aをbと読み替えた回路である。トランジスタQ31aと抵抗R32aからなる電流源の電流の値Iconを、トランジスタQ31aのベースに印加される電位Vgmaの調整によって変化させる。電位差発生回路31aの出力端子Voには図1に示したトランジスタQ2のベースが接続されるため、電流Iconは抵抗R31aを流れ、所望の電位差が入力端子Viと出力端子Voの間に発生する。
【0049】
ここで、容量C31aは、抵抗R31aの電圧降下の周波数特性を決めるために用いた。その値は、入力端子Viに印加された信号を所望の電位差をもって出力端子Voに伝達する範囲の値であればよく、利得可変型増幅回路への入力信号の周波数と抵抗R31aによってその値は決定され、不必要であれば省略可能である。
【0050】
図6で示した電位差発生回路を図1の回路に用いれば、可変トランスコンダクタンス回路51のトランスコンダクタンス調整機能を、さらには利得可変機能を実現することができる。
【0051】
次に、図7に示した本実施例の光受信装置の各回路に必要な電源電圧を図8〜図10の回路図を用いて示す。
図8は、前置増幅器103の回路構成図である。前置増幅器103は、抵抗R51〜R53と、トランジスタQ51〜Q53と、定電流源I51,I52とから構成され、Gb/s級光通信システムで一般的に用いられるトランスインピーダンス型増幅回路である。端子Iiを入力端子、端子Voを出力端子とし、入力電流に比例した出力電圧を出力する。なお、参照符号V52は最上位電圧端子、V51は最下位電圧端子である。
【0052】
電源電圧を決定する電圧降下を、以下列記すると、抵抗R52の電圧降下(=2.5V)、トランジスタQ52のベース・エミッタ間電圧VBE(=1V)、抵抗R54の電圧降下(=0V:入力電流0mAの場合)、トランジスタQ51のベース・エミッタ間電圧VBE(=1V)、抵抗R51の電圧降下(=0.5V)であり、その総和は5Vである。
【0053】
図9は、利得固定増幅回路106の回路構成図である。利得固定増幅回路106は、トランジスタQ61〜Q66と、抵抗R61〜R68と、定電流源I61〜I64から構成される。なお、参照符号Vi1,Vi2は差動入力電圧端子、Vo1,Vo2は差動電圧出力端子、V61は最下位電圧端子、V62は最上位電圧端子である。この図から分かるように、利得固定増幅回路106は、図1に示した利得可変型増幅回路の可変トランスコンダクタンス回路51部分を、差動トランジスタQ61,Q62とエミッタ抵抗R61,R62に置き換えた構成に相当する。従って、この回路も電源電圧5Vで動作可能である。
【0054】
図10は、出力バッファ107の単相分の回路図である。トランジスタQ71,Q72と、抵抗R71と、定電流源I71,I72から構成され、端子Viを入力端子、端子Voを出力端子とし、入力電圧に等しい出力電圧を低インピーダンスで出力する。なお、参照符号V71は最下位電圧端子、V72は最上位電圧端子である。電源電圧を決定する電圧降下を以下列記すると、トランジスタQ71のコレクタ・ベース間電圧VCB(=0.3V)、トランジスタQ72のベース・エミッタ間電圧VBE(=1.0V)、定電流源I72(=1.5V)であり、その総和は2.8Vである。
【0055】
また、前述したように、識別器110、分離回路112、クロック抽出回路109、分周器111、自動利得調整回路108は、デジタル回路もしくは低速動作の回路であるために、5V動作は可能である。
【0056】
従って、本実施例によれば、図1の利得可変形増幅回路を適用することによって光通信用受信器を、動作速度を維持したまま、5Vの電源電圧で動作させることが可能であり、これにより、高集積性、低コストに特徴を有する光受信器を提供することができる。
【0057】
なお、本実施例では、図1に示した利得可変型増幅回路のバイアス回路付能動負荷回路52において、バイアス回路として抵抗R15,R16を用いたが、抵抗R15,R16それぞれにインダクタンス素子を直列に挿入してもよい。これにより、周波数の上昇に伴い高インピーダンスを実現するバイアス回路を構成でき、バイアス回路での信号の損失の少ない能動負荷回路を実現できる。なお、その場合、インダクタンス素子としては半導体ウエハ上の配線(アルミニウム、銅など)をスパイラル上にパターン形成したもので実現できるほか、コイル状の個別部品を用いてもよい。この際に必要なインダクタンス値は、数nH程度有ればよい。
【0058】
<実施例2>
図4は、本発明に係る光受信装置で用いる利得可変型増幅回路の別の実施例を示す回路図であり、図1に示した能動負荷回路52におけるエミッタフォロワトランジスタQ13,Q14を削除した構成である。光受信装置の構成は、前記第1の実施例の図7と同じである。本実施例における利得可変型増幅回路のバイアス回路付き能動負荷回路52aは、前記実施例の図1の構成のバイアス回路付き能動回路52に対し1V低い、4Vの電源電圧で動作可能である。
【0059】
本実施例における利得可変型増幅回路の電源電圧を決める各素子における電圧降下を列記すると、抵抗R11およびR12の電圧降下(=1.2V)、抵抗R13およびR14の電圧降下(=0.0V)、トランジスタQ1〜Q4のコレクタ・ベース間電圧VCB(=0.3V)およびベース・エミッタ間電圧VBE(=1.0V)、定電流源I1(=1.5V)であり、その総和は4.0Vである。ここで、抵抗R1およびR2の電圧降下は小さいとして無視している。
【0060】
このように本実施例では、4Vの電源電圧で動作可能な利得可変型増幅回路を構成できる。従って、図7における光受信装置の利得可変型増幅回路104,105を、本実施例の利得可変型増幅回路に置き換えた場合、前記実施例1と同様の効果が得られるほかに、電源電圧が4Vまで低減できるという利点が生じる。
【0061】
<実施例3>
図5は、本発明に係る光受信装置で用いる利得可変型増幅回路のまた別の実施例を示す回路図である。本実施例における利得可変型増幅回路は、図1に示した可変トランスコンダクタンス回路51における入出力伝達特性の線形化用抵抗R1,R2にそれぞれ並列にピーキング容量Cp1,Cp2を配置した構成である。光受信装置の構成は、前記第1の実施例の図7と同じである。本実施例における利得可変型増幅回路の可変トランスコンダクタンス回路51aは、第1の実施例に対し、トランスコンダクタンス回路の出力電流の周波数特性を広帯域化することができる。
【0062】
従って、図7における光受信装置の利得可変型増幅回路104、105を、本実施例の利得可変型増幅回路に置き換えた場合、前記実施例1と同様の効果が得られるほかに、可変トランスコンダクタンス回路51aに組み込んだピーキング回路によって利得可変型増幅回路の利得の周波数特性が広帯域化できるという利点が生じる。
【0063】
以上、本発明の好適な実施例について説明したが、本発明は前記実施例に限定されることなく、本発明の精神を逸脱しない範囲内において種種の設計変更をなし得ることは勿論である。例えば、実施例ではすべてnpnバイポーラトランジスタを用いたが、pnpバイポーラトランジスタに置き換え、かつ適宜電源の極性を変更しても、本発明の効果は変わらない。なお、ホモ接合バイポーラトランジスタに代えて、ヘテロ接合バイポーラトランジスタ(HBT)に代えても、同様の効果が得られる。
【0064】
また、電源電圧算出時の抵抗の電圧降下の値は、増幅器に求められる増幅度や消費電力によっても変化するものの、従来技術に対して低電源電圧で動作可能である特徴は変わらない。
【0065】
さらに、本発明の光受信装置で用いる利得可変増幅回路は、無線通信回路の線形増幅回路にも好適に使用可能であることは言うまでも無い。
【0066】
【発明の効果】
前述した実施例から明らかなように、本発明によれば、低電源電圧動作に適した可変トランスコンダクタンス回路とバイアス回路付き能動負荷回路によって構成した利得可変型増幅回路は、従来の利得可変型増幅回路と同等の広帯域特性を維持しつつ、電源電圧の低減を可能とする。これにより、本発明に係る光受信装置は電源電圧5Vで動作することができ、1チップ化が可能となり、光通信システムの高集積化によるコスト低減、電源電圧の一種統一によるコスト低減や装置規模の縮小が可能となる。
【図面の簡単な説明】
【図1】本発明に係る光受信装置で用いる利得可変型増幅回路の一実施例を示す回路図である。
【図2】利得可変型増幅回路の直流伝達特性のシミュレーション結果を示す図であり、(a)は図1の回路構成の特性、(b)は従来の回路構成の特性である。
【図3】従来の利得可変型増幅回路の構成を示す回路図である。
【図4】本発明に係る光受信装置で用いる利得可変型増幅回路の別の実施例を示す回路図である。
【図5】本発明に係る光受信装置で用いる利得可変型増幅回路の更に別の実施例を示す回路図である。
【図6】図1の利得可変型増幅回路で用いる電位差発生回路の構成例を示す回路図である。
【図7】本発明に係る光受信装置の構成を示すブロック図である。
【図8】本発明に係る光受信装置を構成する前置増幅器の回路構成を示す図である。
【図9】本発明に係る光受信装置を構成する利得固定増幅回路の回路構成を示す図である。
【図10】本発明に係る光受信装置を構成する出力バッファの単相分の回路構成を示す図である。
【符号の説明】
31a,31b…電位差発生回路、51,51a…可変トランスコンダクタンス回路、52,52a…バイアス回路付き能動負荷回路、61…トランスコンダクタンス回路、62…電流分配回路、63…能動負荷回路、101…光ファイバ、102…受光素子、103…前置増幅器、104,105…利得可変型増幅回路、106…利得固定型増幅回路、107…出力バッファ回路、108…自動利得調整回路、109…クロック抽出回路、110…識別器、111…分周器、112…分離回路、201…自動利得調整増幅回路、301,302…直流成分ブロック容量、401…光受信装置の最下位電位電源線、402…光受信装置の最上位電位電源線、Vgm…トランスコンダクタンス調整端子(電位差電圧調整端子)、Vpd…受光素子バイアス電圧印加端子、Vref1…自動利得調整回路の基準電圧印加用入力端子、Vref2…識別器の基準電圧印加用入力端子、Do0〜Do3…分離回路出力端子、Vcnt1,Vcnt2…電流分配率制御端子。
Claims (4)
- デジタル信号が時分割多重化された光信号を受信し光電力に比例した光電流に変換する受光素子と、光電流を電圧信号に変換する前置増幅器と、前置増幅器の出力電圧信号を増幅し電圧振幅値を一定幅に調整する自動利得制御増幅回路と、自動利得制御増幅回路の出力からクロック信号を抽出するクロック信号抽出回路と、抽出されたクロック信号により自動利得制御増幅回路の出力信号を1,0に識別すると同時に再同期してデータ信号を同期デジタル信号として再生する識別器と、該識別器の出力の同期デジタル信号を元の低速デジタル信号に分離する分離回路とを備えた光受信装置において、
前記自動利得制御増幅回路が、
前記前置増幅器の電圧出力を一方の電圧入力とし他方を基準電圧入力とする差動入力端子となる第1および第2の電圧入力端子と、正相と逆相の電流をそれぞれ出力する第1および第2の電流出力端子と、利得調整端子となるトランスコンダクタンス調整端子を備えて前記第1および第2の電圧入力端子の差電圧に対する正相と逆相の第1および第2の出力電流の各大きさを前記トランスコンダクタンス調整端子に印加する電圧によって可変にする可変トランスコンダクタンス回路と、
該可変トランスコンダクタンス回路の第1および第2の電流出力端子の各出力電流を入力とする第1および第2の電流入力端子と、該第1および第2の電流入力端子に入力された前記各出力電流の大きさに比例した電圧を出力する差動出力端子となる第1および第2の電圧出力端子と、前記可変トランスコンダクタンス回路の各出力電流を分流する第1および第2のバイアス回路とを備えたバイアス回路付き能動負荷回路と、からなる利得可変型増幅回路を用いて構成され、
前記可変トランスコンダクダンス回路が、
第1〜第4のトランジスタと、第1および第2の抵抗と、第1の定電流源と、第1および第2の電位差発生回路とからなり、
前記第1および第2のトランジスタのエミッタ同士を接続した共通エミッタと、前記第3および第4のトランジスタのエミッタ同士を接続した共通エミッタとを、直列接続した前記第1および第2の抵抗を介して接続し、
前記第1および第2の抵抗の接続点を第1の定電流源を介して第1の定電圧端子に接続し、
前記第1のトランジスタのベースを、前記第1の電位差発生回路の入力端子と出力端子間の電位差を第1の電位差調整端子によって可変な前記第1の電位差発生回路の入力端子に接続し、
前記第2のトランジスタのベースを、前記第1の電位差発生回路の出力端子に接続し、
前記第3のトランジスタのベースを、前記第2の電位差発生回路の入力端子と出力端子間の電位差を第2の電位差調整端子によって可変な前記第2の電位差発生回路の入力端子に接続し、
前記第4のトランジスタのベースを、前記第2の電位差発生回路の出力端子に接続し、
前記第1および第2の電位差調整端子を接続して前記トランスコンダクタンス調整端子とし、
前記第1のトランジスタのベースを前記第1の電圧入力端子とし、
前記第4のトランジスタのベースを前記第2の電圧入力端子とし、
前記第1および第3のトランジスタのコレクタ同士を接続して前記第1の電流出力端子とし、
前記第2および第4のトランジスタのコレクタ同士を接続して前記第2の電流出力端子とした、
ことを特徴とする光受信装置。 - 前記第1および第2の抵抗の接続点を、前記第1の定電流源の代わりに、第3の抵抗を介して前記第1の定電圧端子に接続してなる請求項1に記載の光受信装置。
- 前記第1および第2の抵抗に、それぞれ並列に第1および第2の容量を接続してなる請求項1または請求項2に記載の光受信装置。
- 前記第1の電位差発生回路が、第3の容量と、第4および第5の抵抗と、エミッタが前記第5の抵抗を介して前記第1の定電圧端子に接続され、ベースが前記第1の電位差調整端子に接続された第5のトランジスタとから構成され、
前記第3の容量と前記第4の抵抗は並列接続されて、前記第4の抵抗の一方の端子に前記第5のトランジスタのコレクタを接続して前記第1の電位差発生回路の出力端子とし、前記第4の抵抗の他方の端子を前記第1の電位差発生回路の入力端子とし、
前記第2の電位差発生回路が、第4の容量と、第6および第7の抵抗と、エミッタが前記第7の抵抗を介して前記第1の定電圧端子に接続され、ベースが前記第2の電位差調整端子に接続された第6のトランジスタとから構成され、
前記第4の容量と前記第6の抵抗は並列接続されて、前記第6の抵抗の一方の端子に前記第6のトランジスタのコレクタを接続して前記第2の電位差発生回路の出力端子とし、前記第6の抵抗の他方の端子を前記第2の電位差発生回路の入力端子としてなる請求項1〜3のいずれか1項に記載の光受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24843799A JP4422245B2 (ja) | 1999-09-02 | 1999-09-02 | 光受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24843799A JP4422245B2 (ja) | 1999-09-02 | 1999-09-02 | 光受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001077646A JP2001077646A (ja) | 2001-03-23 |
JP4422245B2 true JP4422245B2 (ja) | 2010-02-24 |
Family
ID=17178123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24843799A Expired - Fee Related JP4422245B2 (ja) | 1999-09-02 | 1999-09-02 | 光受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4422245B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030082848A (ko) * | 2002-04-18 | 2003-10-23 | 실리콤텍(주) | 가변이득 증폭회로 |
KR100714102B1 (ko) * | 2005-09-13 | 2007-05-02 | 한국전자통신연구원 | 채널 출력 평탄화 기능을 가지는 광증폭 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50105362A (ja) * | 1974-01-28 | 1975-08-20 | ||
US5196742A (en) * | 1992-06-26 | 1993-03-23 | National Semiconductor Corporation | Low voltage differential circuit |
JPH06164249A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 可変利得増幅回路 |
JPH06266863A (ja) * | 1993-03-15 | 1994-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 乗算回路 |
JP3533747B2 (ja) * | 1994-03-09 | 2004-05-31 | 日本電気株式会社 | マルチプライヤ |
JP3085195B2 (ja) * | 1996-05-30 | 2000-09-04 | 日本電気株式会社 | 広帯域増幅回路 |
JP4072232B2 (ja) * | 1997-03-13 | 2008-04-09 | 株式会社日立製作所 | 光受信回路 |
-
1999
- 1999-09-02 JP JP24843799A patent/JP4422245B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001077646A (ja) | 2001-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002232244A (ja) | 自動ゲイン制御回路及びゲイン制御方法 | |
JP2724978B2 (ja) | 差動入力および出力を有する増幅器 | |
US10116263B1 (en) | Method and device for TIA overload control in low power applications | |
US20060066399A1 (en) | Amplifier arrangement having an adjustable gain, and use thereof | |
US6323734B1 (en) | Trans-impedance amplifier | |
US5717360A (en) | High speed variable gain amplifier | |
US4007427A (en) | Cascaded transistor amplifier stages | |
US5418492A (en) | Fully differential non-op-amp-based positive feedback BJT biquad filter | |
JP2009260972A (ja) | 可変利得rf増幅器 | |
JP3636569B2 (ja) | 光伝送装置 | |
JP4422245B2 (ja) | 光受信装置 | |
US6268769B1 (en) | Operational amplifier | |
US20230092750A1 (en) | Reception circuit for optical communication | |
US20050007198A1 (en) | Power amplifier module | |
EP1352466B1 (en) | A fully differential, variable-gain amplifier and a multidimensional amplifier arrangement | |
US6958650B1 (en) | Push-pull buffer/amplifier | |
US6861909B1 (en) | High voltage-wide band amplifier | |
JP2001168374A (ja) | 光電気変換回路 | |
US7009450B2 (en) | Low distortion and high slew rate output stage for voltage feedback amplifier | |
US7348850B2 (en) | Electronic circuit for amplification of a bipolar signal | |
JP5302356B2 (ja) | 差動トランスインピーダンス増幅器 | |
CN112953506B (zh) | 一种单端输入、差分输出转换电路 | |
US6157255A (en) | High performance operational amplifier | |
US11218120B2 (en) | Programmable amplifiers | |
US7183853B2 (en) | Feedback amplifier having amplified signal path and feedback signal path separated |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |