KR20030082848A - 가변이득 증폭회로 - Google Patents
가변이득 증폭회로 Download PDFInfo
- Publication number
- KR20030082848A KR20030082848A KR1020020021346A KR20020021346A KR20030082848A KR 20030082848 A KR20030082848 A KR 20030082848A KR 1020020021346 A KR1020020021346 A KR 1020020021346A KR 20020021346 A KR20020021346 A KR 20020021346A KR 20030082848 A KR20030082848 A KR 20030082848A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- mos transistor
- variable gain
- ground
- signal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 7
- 238000009966 trimming Methods 0.000 claims description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
본 발명은 가변이득 증폭회로에 관한 것으로, 전원전압과 제 1 노드 사이에 연결된 제 1 전류원, 제 1 노드와 제 3 노드 사이에 연결되어 있고 가변이득 제어신호에 의해 제어되는 제 1 MOS 트랜지스터, 전원전압과 제 2 노드 사이에 연결된 제 2 전류원, 제 2 노드와 제 3 노드 사이에 연결되어 있고 입력전압신호가 인가되는 제 2 MOS 트랜지스터, 제 3 노드와 접지 사이에 연결되어 있는 제 3 전류원, 제 1 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 3 MOS 트랜지스터, 및 제 2 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 4 MOS 트랜지스터를 구비하고, 가변이득 제어신호에 따라 이득이 변화되고 제 2 노드로 출력전압신호가 출력되는 것을 특징으로 한다.
본 발명에 따른 가변이득 증폭회로는 선형성(linearity)이 우수하다. 또한, 본 발명에 따른 가변이득 증폭회로에 의하면 갑자기 큰 값을 갖는 신호가 입력단자에 인가되더라도 출력신호의 범위가 제한되지 않는다.
Description
본 발명은 가변이득 증폭회로에 관한 것으로, 특히 선형성(linearity)이 우수한 가변이득 증폭회로에 관한 것이다.
가변이득 증폭회로는 주로 원래의 신호와 노이즈 신호의 이득을 달리하여 증폭하는데 필요하다. 일반적으로, 가변이득 증폭회로의 이득을 변화시키는 방법에는 도 1에 도시된 바와 같이 차동쌍(differential pair)을 이루는 MOS트랜지스터들(M1, M2)의 소스 단자에 연결되어 있는 전류원(Ib1)의 전류를 전류제어수단(5)에 의해 변화시키는 방법과 도 2에 도시된 바와 같이 차동쌍을 이루는 MOS 트랜지스터들(NM3, NM4)의 소스 단자 사이에 연결된 MOS 트랜지스터(NM5)의 저항값을 변화시키는 방법 등이 있다. 전자의 경우, 가변증폭회로의 전체이득은 차동쌍의 전달콘덕턴스와 부하저항의 곱으로 나타낼 수 있으며, 차동쌍의 전달콘덕턴스는 전류원(Ib1)의 전류의 크기의 제곱근에 비례함으로 전류원(Ib1)의 전류를 변화시켜서 가변증폭회로의 전체이득을 변화시킬 수 있다. 그런데, 이득을 작게 하기 위해 작은 전류를 흘려주는 경우, 입력단자로 갑자기 큰 신호가 인가되면 가변증폭회로는 슬루율(slew rate) 제한 때문에 출력신호의 범위가 작게 제한되어 입력신호에 비례하는 값을 출력하지 못하게 된다. 후자의 경우, 가변증폭회로의 전체이득은 부하저항과 입력단의 전달콘덕턴스의 곱으로 나타낼 수 있으며, 입력단의 전달콘덕턴스는 차동쌍의 소스저항에 반비례한다. 그런데, 이 가변증폭회로는 dB 선형성(dB linearity)을 만들기 위해 별도로 지수함수 발생기를 구비해야 한다. 즉, 소스 저항을 MOS 트랜지스터(NM5)로 구현하였기 때문에, 이 MOS 트랜지스터(NM5)의 드레인-소스간 저항 값이 게이트-소스간 전압에 대하여 지수함수를 갖기 때문이다.
본 발명의 목적은 선형성(linearity)이 우수한 가변이득 증폭회로를 제공하는 것이다.
본 발명의 다른 목적은 갑자기 큰 값을 갖는 신호가 입력단자에 인가되더라도 출력신호의 범위가 제한되지 않는 가변이득 증폭회로를 제공하는 것이다.
도 1은 종래의 가변이득 증폭회로의 일례를 나타내는 도면이다.
도 2는 종래의 가변이득 증폭회로의 다른 예를 나타내는 도면이다.
도 3은 본 발명에 따른 가변이득 증폭회로의 제 1 실시예를 나타내는 도면이다.
도 4는 본 발명에 따른 가변이득 증폭회로의 제 2 실시예로서 차동입력을 갖는 가변이득 증폭회로를 나타내는 도면이다.
도 5는 본 발명에 따른 가변이득 증폭회로를 적외선 리모콘 수신 시스템에 적용한 일례를 나타내는 도면이다.
본 발명의 제 1 실시형태에 따른 가변이득 증폭회로는 전원전압과 제 1 노드 사이에 연결된 제 1 전류원, 상기 제 1 노드와 제 3 노드 사이에 연결되어 있고 가변이득 제어신호에 의해 제어되는 제 1 MOS 트랜지스터, 전원전압과 제 2 노드 사이에 연결된 제 2 전류원, 상기 제 2 노드와 상기 제 3 노드 사이에 연결되어 있고 입력전압신호가 인가되는 제 2 MOS 트랜지스터, 상기 제 3 노드와 접지 사이에 연결되어 있는 제 3 전류원, 상기 제 1 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 3 MOS 트랜지스터, 및 상기 제 2 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 4 MOS 트랜지스터를 구비하고, 상기 가변이득 제어신호에 따라 이득이 변화되고 상기 제 2 노드로 출력전압신호가 출력되는 것을 특징으로 한다.
본 발명의 제 2 실시형태에 따른 가변이득 증폭회로는 전원전압과 제 1 노드 사이에 연결된 제 1 전류원, 상기 제 1 노드와 제 4 노드 사이에 연결되어 있고 가변이득 제어신호에 의해 제어되는 제 1 MOS 트랜지스터, 전원전압과 제 2 노드 사이에 연결된 제 2 전류원, 상기 제 2 노드와 상기 제 4 노드 사이에 연결되어 있고 제 1 차동입력신호가 인가되는 제 2 MOS 트랜지스터, 전원전압과 제 3 노드 사이에 연결된 제 3 전류원, 상기 제 3 노드와 상기 제 4 노드 사이에 연결되어 있고 제 2 차동입력신호가 인가되는 제 3 MOS 트랜지스터, 상기 제 4 노드와 접지 사이에 연결되어 있는 제 4 전류원, 상기 제 1 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 4 MOS 트랜지스터, 상기 제 2 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 5 MOS 트랜지스터, 및 상기 제 3 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 6 MOS 트랜지스터를 구비하고, 상기 가변이득 제어신호에 따라 이득이 변화되고 상기 제 2 노드와 상기 제 3 노드로 각각 제 1 및 제 2 출력전압신호가 출력되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 가변이득 증폭회로에 대해 설명한다.
도 3은 본 발명에 따른 가변이득 증폭회로의 제 1 실시예를 나타내는 도면으로서, 입력전압신호(VIN)와 가변이득 제어신호(VGCON)를 수신하여 출력전압신호(VOUT)를 출력한다.
도 3의 가변이득 증폭회로는 전원전압(VDD)과 노드(N1) 사이에 연결된 전류원(Ib4), 노드(N1)와 노드(N3) 사이에 연결되어 있고 가변이득 제어신호(VGCON)에 의해 제어되는 MOS 트랜지스터(NM6), 전원전압(VDD)과 노드(N2) 사이에 연결된 전류원(Ib5), 노드(N2)와 노드(N3) 사이에 연결되어 있고 입력전압신호(VIN)가 인가되는 MOS 트랜지스터(NM7), 노드(N3)와 접지(VSS) 사이에 연결되어 있는 전류원(Ib6), 노드(N1)에 공통 연결된 게이트 단자 및 드레인 단자와 접지(VSS)에 연결된 소스 단자를 갖는 NMOS 트랜지스터(NM8), 노드(N2)에 공통 연결된 게이트 단자 및 드레인 단자와 접지(VSS)에 연결된 소스 단자를 갖는 NMOS 트랜지스터(NM9)를 구비한다.
이하, 도 3에 도시된 본 발명에 따른 가변이득 증폭회로의 제 1 실시예의 동작을 설명한다.
가변이득 제어신호(VGCON)가 증가하면, NMOS 트랜지스터(NM6)의 드레인 단자로 흐르는 전류가 증가하고, NMOS 트랜지스터(NM7)의 드레인 단자로 흐르는 전류가 상대적으로 감소하게 되어 NMOS 트랜지스터(NM7)의 전달콘덕턴스가 감소하게 된다. 가변증폭회로의 이득은 NMOS 트랜지스터(NM7)의 전달콘덕턴스와 NMOS 트랜지스터(NM9)의 전달콘덕턴스의 역수의 곱으로 결정되므로, 가변이득 제어신호(VGCON)가 증가하면 이득은 감소하게 된다. 반대로, 가변이득 제어신호(VGCON)가 감소하면 이득은 증가하게 된다. 도 3의 차동증폭회로는 이득을 조절하기 위해 차동쌍의 하나의 트랜지스터(NM6)에는 가변이득 제어신호(VGCON)를 인가하고, 다른 하나의 트랜지스터(NM7)에는 입력전압신호(VIN)를 인가한다. 전체 이득은 입력 전달콘덕턴스와 부하 저항의 곱에 의해 결정된다. 부하저항은 NMOS 트랜지스터(NM9)의 전달콘덕턴스의 역수이고, 입력 전달콘덕턴스는 가변이득 제어신호(VGCON)에 의해 결정된다. 또한, 노드(N2)와 접지(VSS) 사이에 다이오드 연결된 NMOS 트랜지스터(NM9)가 연결되어 있고 노드(N1)와 접지(VSS) 사이에 다이오드 연결된 NMOS 트랜지스터(NM8)가 연결되어 있으므로, 입력전압신호(VIN)가 인가되는 NMOS 트랜지스터(NM7)는 문턱전압(threshold voltage) 이하에서 동작한다. 따라서, 입력 전달콘덕턴스는 가변이득 제어신호(VGCON)에 대하여 지수함수 관계를 갖는다.
따라서, 도 3에 도시된 본 발명의 제 1 실시예에 따른 가변증폭회로는 별도의 지수함수 발생기가 없어도 dB 선형성을 유지할 수 있다. 또한, 전류원(Ib6)을 가변시키지 않기 때문에, 갑자기 큰 값을 갖는 입력전압신호(VIN)가 입력단자에 인가되더라도 출력신호의 범위가 제한되지 않는다.
도 4는 본 발명에 따른 가변이득 증폭회로의 제 2 실시예로서 차동입력을 갖는 가변이득 증폭회로를 나타내는 도면이다.
도 4의 가변증폭회로는 전원전압(VDD)과 노드(N4) 사이에 연결된 전류원(Ib7), 노드(N4)와 노드(N7) 사이에 연결되어 있고 가변이득 제어신호(VGCON)에 의해 제어되는 MOS 트랜지스터(NM10), 전원전압(VDD)과 노드(N5) 사이에 연결된 전류원(Ib8), 노드(N5)와 노드(N7) 사이에 연결되어 있고 제 1 차동입력신호(VIN1)가 인가되는 MOS 트랜지스터(NM11), 전원전압(VDD)과 노드(N6) 사이에 연결된 전류원(Ib9), 노드(N6)와 노드(N7) 사이에 연결되어 있고 제 2 차동입력신호(VIN2)가 인가되는 MOS 트랜지스터(NM12), 노드(N7)와 접지(VSS) 사이에 연결되어 있는 전류원(Ib10), 노드(N4)에 공통 연결된 게이트 단자 및 드레인 단자와 접지(VSS)에 연결된 소스 단자를 갖는 NMOS 트랜지스터(NM13), 노드(N5)에 공통 연결된 게이트 단자 및 드레인 단자와 접지(VSS)에 연결된 소스 단자를 갖는 NMOS 트랜지스터(NM14), 및 노드(N6)에 공통 연결된 게이트 단자 및 드레인 단자와 접지(VSS)에 연결된 소스 단자를 갖는 NMOS 트랜지스터(NM15) 구비한다.
도 4의 동작은 2 개의 차동입력을 수신하여 2 개의 차동 출력을 출력한다는 점 외에는 도 3의 실시예의 동작과 동일하다.
도 5는 본 발명에 따른 가변이득 증폭회로를 적외선 리모콘 수신 시스템에 적용한 일례를 나타내는 도면으로서, 광신호를 전기적 신호로 변환하는 포토 다이오드(20), 포토 다이오드(20)로부터 신호를 수신하여 노이즈 성분을 제거하고 송신시스템으로부터 수신한 원격제어신호에 해당하는 펄스신호를 발생시키는 반도체 리모콘 수신장치(10), 반도체 리모콘 수신장치(10)로부터 펄스신호를 수신하여 해독하고 사용자가 원하는 기기의 동작을 수행하는 마이크로 컴퓨터(30)를 구비하고 있다.
반도체 리모콘 수신장치(10)는 포토 다이오드(20)로부터 신호를 수신하여 증폭하는 증폭회로(100), 증폭회로(100)의 출력을 수신하고 원래의 신호와 노이즈 신호의 이득을 달리하여 증폭하는 가변이득 증폭회로(200), 가변이득 증폭회로(200)로부터 신호를 수신하여 캐리어 주파수 성분만을 통과시키는 필터(300), 필터(300)로부터 신호를 수신하여 외피신호(envelope signal)를 추출하는 외피신호 검출회로(400), 외피신호 검출회로(400)의 출력들을 수신하여 비교하고 수신된 원격제어신호에 해당하는 펄스신호를 발생시키는 히스테리시스 비교기(600), 외피신호 검출회로(400)의 출력을 수신하고 원래의 신호와 노이즈 신호를 구분하여 가변이득 증폭회로(200)에 전송하는 자동 이득조절회로(500), 및 반도체 리모콘 수신장치(10)의 외부 핀으로부터 고전류 신호를 수신하여 필터(300)의 중심주파수를 조절하는 트리밍 회로(700)를 구비하고 있다.
도 3과 도 4에 도시된 본 발명에 따른 가변이득 증폭회로는 도 5의 참조번호 200에 해당한다.
도 5에 도시된 적외선 리모콘 수신 시스템의 동작은 다음과 같다.
리모콘 송신 시스템(미도시)으로부터 포토 다이오드(20)를 통하여 원격제어신호를 수신한다. 포토 다이오드(20)는 빛의 형태로 수신된 원격제어신호를 전류의형태로 변환하는 기능을 하며 증폭회로(100)는 포토 다이오드(20)를 통하여 수신된 원격제어신호를 증폭하는 기능을 한다. 가변이득 증폭회로(200)는 증폭회로(100)의 출력을 수신하고 원래의 신호와 노이즈 신호의 이득을 달리하여 증폭하며, 필터(300)는 캐리어 주파수 성분만을 통과시키고 그 이외의 성분은 제거하는 기능을 한다. 외피신호 검출회로(400)는 필터(300)로부터 신호를 수신하여 외피신호(envelope signal)를 추출하고, 히스테리시스 비교기(600)는 외피신호 검출회로(400)의 출력들을 수신하여 비교하고 수신된 원격제어신호에 해당하는 펄스신호를 발생시킨다. 자동 이득조절회로(500)는 외피신호 검출회로(400)의 출력을 수신하고 원래의 신호와 노이즈 신호를 구분하여 가변이득 증폭회로(200)로 하여금 이득을 조절할 수 있도록 하는 기능을 한다. 히스테리시스 비교기(600)로부터 출력되는 펄스신호(DOUT)는 마이크로 컴퓨터(30)로 전송된다. 마이크로 컴퓨터(30)는 반도체 리모콘 수신장치(10)로부터 펄스신호를 수신하여 사용자가 원하는 기기의 동작을 수행한다. 트리밍 회로(700)는 반도체 리모콘 수신장치(10)의 외부로 나온 옵션핀으로부터 고전류 신호를 수신하고 퓨징(fusing)이나 제너재핑(Zener zapping)에 의해 트리밍 회로(700)를 구성하는 저항을 트리밍함으로서 필터(300)의 중심주파수를 조절하는 기능을 한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 가변이득 증폭회로는 선형성(linearity)이 매우 우수하다. 또한, 본 발명에 따른 가변이득 증폭회로에 의하면 갑자기 큰 값을 갖는 신호가 입력단자에 인가되더라도 출력신호의 범위가 제한되지 않는다.
Claims (4)
- 전원전압과 제 1 노드 사이에 연결된 제 1 전류원;상기 제 1 노드와 제 3 노드 사이에 연결되어 있고 가변이득 제어신호에 의해 제어되는 제 1 MOS 트랜지스터;전원전압과 제 2 노드 사이에 연결된 제 2 전류원;상기 제 2 노드와 상기 제 3 노드 사이에 연결되어 있고 입력전압신호가 인가되는 제 2 MOS 트랜지스터;상기 제 3 노드와 접지 사이에 연결되어 있는 제 3 전류원;상기 제 1 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 3 MOS 트랜지스터; 및상기 제 2 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 4 MOS 트랜지스터를 구비하고,상기 가변이득 제어신호에 따라 이득이 변화되고 상기 제 2 노드로 출력전압신호가 출력되는 것을 특징으로 하는 가변이득 증폭회로.
- 전원전압과 제 1 노드 사이에 연결된 제 1 전류원;상기 제 1 노드와 제 4 노드 사이에 연결되어 있고 가변이득 제어신호에 의해 제어되는 제 1 MOS 트랜지스터;전원전압과 제 2 노드 사이에 연결된 제 2 전류원;상기 제 2 노드와 상기 제 4 노드 사이에 연결되어 있고 제 1 차동입력신호가 인가되는 제 2 MOS 트랜지스터;전원전압과 제 3 노드 사이에 연결된 제 3 전류원;상기 제 3 노드와 상기 제 4 노드 사이에 연결되어 있고 제 2 차동입력신호가 인가되는 제 3 MOS 트랜지스터;상기 제 4 노드와 접지 사이에 연결되어 있는 제 4 전류원;상기 제 1 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 4 MOS 트랜지스터;상기 제 2 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 5 MOS 트랜지스터; 및상기 제 3 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 6 MOS 트랜지스터를 구비하고,상기 가변이득 제어신호에 따라 이득이 변화되고 상기 제 2 노드와 상기 제 3 노드로 각각 제 1 및 제 2 출력전압신호가 출력되는 것을 특징으로 하는 가변이득 증폭회로.
- 증폭회로, 가변이득 증폭회로, 필터, 외피신호 검출회로, 히스테리시스 비교기, 및 자동 이득조절회로를 구비하여 포토 다이오드로부터 전기적 신호를 수신하여 노이즈 성분을 제거하고, 원격제어신호에 해당하는 펄스신호를 발생시키는 반도체 리모콘 수신장치에 있어서,상기 가변이득 증폭회로는전원전압과 제 1 노드 사이에 연결된 제 1 전류원;상기 제 1 노드와 제 4 노드 사이에 연결되어 있고 가변이득 제어신호에 의해 제어되는 제 1 MOS 트랜지스터;전원전압과 제 2 노드 사이에 연결된 제 2 전류원;상기 제 2 노드와 상기 제 4 노드 사이에 연결되어 있고 제 1 차동입력신호가 인가되는 제 2 MOS 트랜지스터;전원전압과 제 3 노드 사이에 연결된 제 3 전류원;상기 제 3 노드와 상기 제 4 노드 사이에 연결되어 있고 제 2 차동입력신호가 인가되는 제 3 MOS 트랜지스터;상기 제 4 노드와 접지 사이에 연결되어 있는 제 4 전류원;상기 제 1 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 4 MOS 트랜지스터;상기 제 2 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 5 MOS 트랜지스터; 및상기 제 3 노드에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 갖는 제 6 MOS 트랜지스터를 구비하고,상기 가변이득 제어신호에 따라 이득이 변화되고 상기 제 2 노드와 상기 제 3 노드로 각각 제 1 및 제 2 출력전압신호가 출력되는 것을 특징으로 하는 반도체 리모콘 수신장치.
- 제 3항에 있어서, 상기 반도체 리모콘 수신장치는외부 핀으로부터 고전류 신호를 수신하여 필터의 중심주파수를 조절하는 트리밍 회로를 더 구비하는 것을 특징으로 하는 반도체 리모콘 수신장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020021346A KR20030082848A (ko) | 2002-04-18 | 2002-04-18 | 가변이득 증폭회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020021346A KR20030082848A (ko) | 2002-04-18 | 2002-04-18 | 가변이득 증폭회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030082848A true KR20030082848A (ko) | 2003-10-23 |
Family
ID=32379580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020021346A KR20030082848A (ko) | 2002-04-18 | 2002-04-18 | 가변이득 증폭회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030082848A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100835983B1 (ko) * | 2006-12-05 | 2008-06-09 | 한국전자통신연구원 | 자동 이득 조절을 위한 검출기 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4720685A (en) * | 1986-09-02 | 1988-01-19 | Tektronix, Inc. | FET transconductance amplifier with improved linearity and gain |
JPS63313903A (ja) * | 1987-01-16 | 1988-12-22 | Hitachi Ltd | 増幅回路およびそれを用いた光通信システム |
US5239210A (en) * | 1991-01-15 | 1993-08-24 | Crystal Semiconductor, Inc. | Low distortion unity gain amplifier for dac |
JPH06196945A (ja) * | 1992-12-24 | 1994-07-15 | Toshiba Corp | 差動増幅回路 |
JPH07142942A (ja) * | 1993-11-18 | 1995-06-02 | Nec Corp | 差動増幅器 |
JPH0951233A (ja) * | 1995-07-31 | 1997-02-18 | At & T Corp | 増幅器 |
US5621340A (en) * | 1995-08-02 | 1997-04-15 | Rambus Inc. | Differential comparator for amplifying small swing signals to a full swing output |
JPH1049244A (ja) * | 1996-07-29 | 1998-02-20 | Fujitsu Ltd | 基準電流・電圧回路及び差動増幅装置 |
US5734296A (en) * | 1996-03-19 | 1998-03-31 | Motorola, Inc. | Low voltage operational amplifier input stage and method |
JP2001077646A (ja) * | 1999-09-02 | 2001-03-23 | Hitachi Ltd | 光受信装置 |
-
2002
- 2002-04-18 KR KR1020020021346A patent/KR20030082848A/ko not_active Application Discontinuation
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4720685A (en) * | 1986-09-02 | 1988-01-19 | Tektronix, Inc. | FET transconductance amplifier with improved linearity and gain |
JPS63313903A (ja) * | 1987-01-16 | 1988-12-22 | Hitachi Ltd | 増幅回路およびそれを用いた光通信システム |
US5239210A (en) * | 1991-01-15 | 1993-08-24 | Crystal Semiconductor, Inc. | Low distortion unity gain amplifier for dac |
JPH06196945A (ja) * | 1992-12-24 | 1994-07-15 | Toshiba Corp | 差動増幅回路 |
JPH07142942A (ja) * | 1993-11-18 | 1995-06-02 | Nec Corp | 差動増幅器 |
JPH0951233A (ja) * | 1995-07-31 | 1997-02-18 | At & T Corp | 増幅器 |
US5621340A (en) * | 1995-08-02 | 1997-04-15 | Rambus Inc. | Differential comparator for amplifying small swing signals to a full swing output |
US5734296A (en) * | 1996-03-19 | 1998-03-31 | Motorola, Inc. | Low voltage operational amplifier input stage and method |
JPH1049244A (ja) * | 1996-07-29 | 1998-02-20 | Fujitsu Ltd | 基準電流・電圧回路及び差動増幅装置 |
JP2001077646A (ja) * | 1999-09-02 | 2001-03-23 | Hitachi Ltd | 光受信装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100835983B1 (ko) * | 2006-12-05 | 2008-06-09 | 한국전자통신연구원 | 자동 이득 조절을 위한 검출기 |
US7466196B2 (en) | 2006-12-05 | 2008-12-16 | Electronics And Telecommunications Research Institute | Detector for automatic gain control |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7423482B2 (en) | Circuit configuration having a feedback operational amplifier | |
US20030190775A1 (en) | Infrared remote control receiver (IRCR) having semiconductor signal processing device therein | |
CN116488596A (zh) | 宽输入共模范围的lvds接收电路及芯片 | |
US20040164807A1 (en) | Limiting amplifier with active inductor | |
TWI524661B (zh) | 可變增益低雜訊放大器以及操作可變增益低雜訊放大器之方法 | |
US20190132428A1 (en) | Multi-Protocol Receiver | |
DE10344878A1 (de) | Differenzverstärkeranordnung mit Stromregelkreis und Verfahren zum Betreiben einer Differenzverstärkeranordnung | |
WO2005050834A1 (ja) | Am中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路 | |
US10411676B2 (en) | Voltage comparator | |
JP4957405B2 (ja) | 信号波形等化回路及び受信回路 | |
US8232828B2 (en) | Analog circuit having improved response time | |
KR20030082848A (ko) | 가변이득 증폭회로 | |
CN109067371B (zh) | 一种无电阻网络可编程增益放大器电路 | |
JP2014209700A (ja) | 受光回路および光結合装置 | |
US10122335B2 (en) | Low voltage high speed CMOS line driver without tail current source | |
US20150381116A1 (en) | Power amplifier and class ab power amplifier | |
JP2017063272A (ja) | 通信ノード | |
US6313659B1 (en) | Controlled impedance CMOS receiver for integrated circuit communication between circuits | |
KR100532224B1 (ko) | Cmos 공정만을 사용하여 설계된 반도체 신호처리장치를 갖는 적외선 리모콘 수신기 | |
US20170237415A1 (en) | Buffer circuit | |
CN109525211B (zh) | 放大器和包括所述放大器的无线信号接收器 | |
JPS63313903A (ja) | 増幅回路およびそれを用いた光通信システム | |
KR100695510B1 (ko) | 차동증폭기 | |
EP3451533B1 (en) | Amplification circuit with read/write circuit | |
EP3235132A1 (en) | Differential comparator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |