JP2001077646A - 光受信装置 - Google Patents
光受信装置Info
- Publication number
- JP2001077646A JP2001077646A JP24843799A JP24843799A JP2001077646A JP 2001077646 A JP2001077646 A JP 2001077646A JP 24843799 A JP24843799 A JP 24843799A JP 24843799 A JP24843799 A JP 24843799A JP 2001077646 A JP2001077646 A JP 2001077646A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- terminal
- voltage
- potential difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
で動作可能な利得可変型増幅回路を用いて低電圧動作の
光受信装置を得る。 【解決手段】光受信装置内の自動利得制御増幅回路を構
成する利得可変型増幅回路として、利得制御を行う電流
分配機能とトランスコンダクタンス機能の両機能を有す
る1段の差動回路からなる可変トランスコンダクタンス
回路51と、直流バイアス電流を分流するバイアス回路
を備えたバイアス回路付き能動負荷回路52との2段の
縦積み構成の利得可変型回路を用いる。 【効果】他の要素回路と同等の電源電圧で、広帯域性を
実現できる利得可変型増幅回路により、電源電圧を一種
に統一でき装置コストの低減や、光受信装置の1チップ
化が可能となる。
Description
特に、低い電源電圧で動作可能な利得可変型増幅回路を
備えた光受信装置に関する。
つである光受信装置において、この装置に用いられる自
動利得制御増幅回路(AGCアンプ)では、入力信号を
線形増幅し、かつ一定振幅に調整する必要がある。この
AGCアンプは、利得可変型増幅回路を用いて構成され
る。さらに、近年盛んなマルチメディア通信の発展に不
可欠な数Gb/s級光通信システムにおける光受信装置
で用いるAGCアンプには、同時に数GHz程度の広帯
域特性が必要とされている。
幅回路としては、ギルバートセル型差動増幅回路が用い
られてきた。しかし、この回路形式では、負荷に純抵抗
を用いているため、この純抵抗と寄生容量との積で決ま
る時定数の値が大きく、増幅度の周波数特性を劣化させ
るため、準Gb/s級光通信システムへの適用が困難で
あった。
が望まれ、このような問題を解決する従来技術として
は、例えば、1994年7月発行のアイ・イー・イー・
イージャーナル・オブ・ソリッドステート・サーキッツ
の第29巻、第7号、第815頁から第822頁(IEEE
JORNAL OF SOLID-STATE CIRCUITS, VOL.29, NO.7, pp.
815-822, JULY 1994,“13 Gb/s High Gain and Wide Dy
namic Range for Optical-Fiber Receivers”)に記載
されている回路が一例として挙げられる。この利得可変
型増幅回路は負荷の純抵抗とその寄生容量で生じる周波
数特性の劣化を防止するために、図3に示すように、寄
生容量の影響を軽減して大きな利得を実現できる能動負
荷回路を用いており、周波数特性の広帯域化が可能であ
る。
22はトランスコンダクタンス回路61の差動対を構成
するnpnトランジスタ、Vi1,Vi2は信号入力用の入
力電圧端子、I1は電流源、R1,R2は抵抗、V1は
最下位電圧(通常は、接地電圧)であり、Q23〜Q2
6は利得制御を行う電流分配回路62の二つの差動対を
構成するnpnトランジスタ、Vcnt1,Vcnt2は利得制
御用の電流分配率制御端子であり、Q27〜Q30は能
動負荷回路63を構成するnpnトランジスタ、R11
〜R14は抵抗、I11は電流源、V11はV1と同じ
最下位電圧、V12は最上位電圧、Vo1,Vo2は出力信
号用の電圧端子である。
例の利得可変型増幅回路によれば、電源電圧としておよ
そ7V以上が必要である。すなわち、図3に示した回路
構成では、最上位電圧V12から最下位電圧V1までの
電位差が回路動作に必要な電源電圧であり、縦積みとな
っている能動負荷回路63、電流分配回路62、トラン
スコンダクタンス回路61が、それぞれの動作に必要な
電圧の総和となる。
列記すると、抵抗R11及びR12の電圧降下(=1.
2V程度)、トランジスタQ29及びQ30のベース・
エミッタ間電圧VBE(=1V)、抵抗R13及びR1
4の電圧降下(=0.8V程度)、トランジスタQ23
〜Q26のコレクタ・ベース間電圧VCB(=0.3
V)及びベース・エミッタ間電圧VBE(=1V)、ト
ランジスタQ21及びQ22のコレクタ・ベース間電圧
VCB電圧(=0.3V)及びベース・エミッタ間電圧
VBE電圧(=1V)、定電流源I1(=1.5V)と
なり、その総和は、7.1Vである。この利得可変型増
幅回路に求める利得や出力振幅によって抵抗R11〜R
14の電圧降下は変動するが、概ね7V以上の電源電圧
は必須である。
域性を確保するために能動負荷回路を導入したが、その
一方で7Vという著しく高い電源電圧が必要となった。
この為、能動負荷回路を用いたままで、5V以下の低い
電源電圧で動作する利得可変型増幅回路が求められてい
る。
せるために低い方がよい。しかし、数Gb/s動作を行
う光通信用ICでは、(1)デジタル回路はECL形式
の差動回路で論理を構成しており、高速動作を求めると
5V程度が適していること、(2)5Vもしくは5.2
Vが従来からデジタル回路の標準電源電圧であること、
から現状では5Vの電源電圧で光通信システム用の光受
信ICを構築することが、集積性およびコスト低減の観
点から適している。このような背景から、5V動作可能
な広帯域利得可変型増幅回路を備えた光受信装置の開発
要求が強くなっている。
まま従来技術よりも低い電源電圧で動作する利得可変型
増幅回路を備えた光受信装置を提供することを目的とす
る。
に、本発明に係る光受信装置は、デジタル信号が時分割
多重化された光信号を受信し光電力に比例した光電流に
変換する受光素子と、光電流を電圧信号に変換する前置
増幅器と、前置増幅器の出力電圧信号を増幅し電圧振幅
値を一定幅に調整する自動利得制御増幅回路と、自動利
得制御増幅回路の出力からクロック信号を抽出するクロ
ック信号抽出回路と、抽出されたクロック信号により自
動利得制御増幅回路の出力信号を1,0に識別すると同
時に再同期してデータ信号を同期デジタル信号として再
生する識別器と、該識別器の出力の同期デジタル信号を
元の低速信号に分離する分離回路とを備えた光受信装置
において、前記自動利得制御増幅回路が、次のように構
成された可変トランスコンダクタンス回路と、バイアス
回路付き能動負荷回路とからなることを特徴とするもの
である。
自動利得増幅回路を、前記前置増幅器の電圧出力を一方
の電圧入力とし他方を基準電圧入力とする差動入力端子
となる第1および第2の電圧入力端子と、正相と逆相の
電流をそれぞれ出力する第1および第2の電流出力端子
と、利得調整端子となるトランスコンダクタンス調整端
子を備えて前記第1および第2の電圧入力端子の差電圧
に対する正相と逆相の第1および第2の出力電流の各大
きさを前記トランスコンダクタンス調整端子に印加する
電圧によって可変にする可変トランスコンダクタンス回
路と、該可変トランスコンダクタンス回路の第1および
第2の電流出力端子の各出力電流を入力とする第1およ
び第2の電流入力端子と、該第1および第2の電流入力
端子に入力された前記各出力電流の大きさに比例した電
圧を出力し差動出力端子となる第1および第2の電圧出
力端子と、前記可変トランスコンダクタンス回路の各出
力電流を分流する第1および第2のバイアス回路とを備
えたバイアス回路付き能動負荷回路と、からなる利得可
変型増幅回路を用いるものである。
増幅回路は、バイポーラトランジスタを用いて構成した
場合、電源電圧が2.5V〜5Vの範囲で動作すること
ができる。
路を、次のように構成すれば好適である。すなわち、第
1〜第4のトランジスタと、第1および第2の抵抗と、
第1の定電流源と、第1および第2の電位差発生回路と
を用いて、以下のように構成する。
1で言えば、Q1,Q2のエミッタ同士を接続した共通
エミッタと、第3および第4のトランジスタQ3,Q4
のエミッタ同士を接続した共通エミッタとを、直列接続
した第1および第2の抵抗R1,R2を介して接続し、
第1および第2の抵抗の接続点を第1の定電流源I1を
介して第1の定電圧端子V1に接続し、第1のトランジ
スタQ1のベースを、第1の電位差発生回路31aの入
力端子と出力端子間の電位差を第1の電位差調整端子V
gmaによって可変な第1の電位差発生回路31aの入
力端子に接続し、第2のトランジスタQ2のベースを、
第1の電位差発生回路31aの出力端子に接続し、第3
のトランジスタQ3のベースを、第2の電位差発生回路
31bの入力端子と出力端子間の電位差を第2の電位差
調整端子Vgmbによって可変な第2の電位差発生回路
31bの入力端子に接続し、第4のトランジスタQ4の
ベースを、第2の電位差発生回路31bの出力端子に接
続し、第1および第2の電位差調整端子Vgma,Vg
mbを接続してトランスコンダクタンス調整端子Vgm
とし、第1のトランジスタのベースを第1の電圧入力端
子Vi1とし、第4のトランジスタのベースを第2の電圧
入力端子Vi2とし、第1および第3のトランジスタのコ
レクタ同士を接続して第1の電流出力端子(節点n1)
とし、第2および第4のトランジスタのコレクタ同士を
接続して第2の電流出力端子(節点n2)とすればよ
い。
を、第1の定電流源の代わりに、第3の抵抗を介して前
記第1の定電圧端子に接続する構成としてもよい。
に、例えば図5に示すように、それぞれ並列に第1およ
び第2の容量Cp1,Cp2を接続してもよい。
の容量、例えば図6で言えばC31と、第4および第5
の抵抗R31,R32と、エミッタが第5の抵抗を介し
て第1の定電圧端子V1に接続され、ベースが前記第1
の電位差調整端子に接続された第5のトランジスタQ3
1とを用い、第3の容量と第4の抵抗は並列接続され
て、第4の抵抗の一方の端子に第5のトランジスタのコ
レクタを接続して第1の電位差発生回路の出力端子と
し、第4の抵抗の他方の端子を第1の電位差発生回路の
入力端子とし、第2の電位差発生回路を、第4の容量、
例えば図6で言えばC31と、第6および第7の抵抗R
31,R32と、エミッタが第7の抵抗を介して第1の
定電圧端子V1に接続され、ベースが前記第2の電位差
調整端子に接続された第6のトランジスタQ31とを用
い、第4の容量と前記第6の抵抗は並列接続されて、第
6の抵抗の一方の端子に第6のトランジスタのコレクタ
を接続して第2の電位差発生回路の出力端子とし、第6
の抵抗の他方の端子を第2の電位差発生回路の入力端子
とする構成にすればよい。
路は、バイポーラトランジスタを用いて構成した場合、
この可変トランスコンダクタンス回路に印加される電圧
が1.1V〜2.8Vの範囲で動作することができる。
成すれば好適である。すなわち、第7〜第10のトラン
ジスタと、第2〜第4の定電流源と、第8〜第11の抵
抗と、第1および第2のバイアス回路とを用いて、以下
のように構成する。
ば、Q11のエミッタと第8のトランジスタQ12のエ
ミッタを第2の定電流源I11を介して第2の定電圧端
子V11に接続し、第7のトランジスタのコレクタを第
8の抵抗R11を介して第3の定電圧端子V12に接続
し、第8のトランジスタのコレクタを第9の抵抗R12
を介して第3の定電圧端子V12に接続し、第9のトラ
ンジスタQ13のベースを第7のトランジスタのコレク
タに接続し、コレクタを第3の定電圧端子V12に接続
し、エミッタを第10の抵抗R13を介して第7のトラ
ンジスタのベースに接続し、かつ、第3の定電流源I1
2を介して第4の定電圧端子V13に接続し、第10の
トランジスタQ14のベースを第8のトランジスタのコ
レクタに接続し、コレクタを第3の定電圧端子V12に
接続し、エミッタを第11の抵抗R14を介して第8の
トランジスタのベースに接続し、かつ、第4の定電流源
I13を介して第5の定電圧端子V14に接続し、第1
のバイアス回路を第7のトランジスタQ11のベースと
第3の定電圧端子V12との間に接続し、第2のバイア
ス回路を第8のトランジスタQ12のベースと第3の定
電圧端子V12との間に接続した構成とすればよい。
に構成してもよい。すなわち、第7および第8のトラン
ジスタと、第2の定電流源と、第8〜第11の抵抗と、
第1および第2のバイアス回路とを用いて、以下のよう
に構成する。
ば、Q11のエミッタと第8のトランジスタQ12のエ
ミッタを第2の定電流源I11を介して第2の定電圧端
子V11に接続し、第7のトランジスタのコレクタを、
第8の抵抗R11を介して第3の定電圧端子V12に、
第10の抵抗R13を介して第7のトランジスタのベー
スにそれぞれ接続し、第8のトランジスタのコレクタ
を、第9の抵抗R12を介して第3の定電圧端子V12
に、第11の抵抗R14を介して第7のトランジスタの
ベースにそれぞれ接続し、第1のバイアス回路を第7の
トランジスタQ11のベースと第3の定電圧端子V12
との間に接続し、第2のバイアス回路を第8のトランジ
スタQ12のベースと第3の定電圧端子V12との間に
接続する構成としてもよい。
は、それぞれ少なくとも1つの抵抗と少なくとも1つの
インダクタ素子の直列接続回路で構成することもでき
る。
好適な実施の形態について説明する。本発明に係る光受
信装置の実施の形態は、低速デジタル信号を時分割多重
化し伝送速度と同じ高速デジタル信号に変換され光ファ
イバを介して伝送されて来た光信号を受信し、受信した
光信号を光電変換した後、増幅、識別再生し、原デジタ
ル信号に分離出力する光受信装置に適用する場合であ
る。
−電圧変換する前置増幅器と、前置増幅器の出力電圧信
号を増幅し電圧振幅値を一定幅に調整する自動利得制御
増幅回路と、自動利得制御増幅回路の出力信号からクロ
ック信号を抽出するクロック信号抽出回路と、抽出され
たクロック信号に同期して自動利得制御増幅回路の出力
信号を、基準電圧端子に入力されたしきい電圧により判
定して、1、0を識別すると共に同期デジタル信号とし
て再生する識別器と、識別器からの同期デジタル信号を
元の低速デジタル信号に分離する分離回路とを備えた光
受信装置において、前記自動利得制御増幅回路を、図3
に示した従来例の電流分配回路62とトランスコンダク
タンス回路61の両機能を有する1段の差動回路からな
る可変トランスコンダクタンス回路と、従来例の能動負
荷回路63の代わりに直流バイアス電流を分流するバイ
アス回路を備えたバイアス回路付き能動負荷回路との2
段の縦積みとした利得可変型増幅回路を用いて構成した
ことを特徴とするものである。
ダクタンス回路を1段の差動回路からなる可変コンダク
タンス回路で実現し、かつ能動負荷回路では、直流バイ
アス電流を、新たに設けたバイアス回路に分流すること
により抵抗における電圧降下を減少させる構成とした。
この構成により、従来回路で高い電源電圧が必要であっ
た、広帯域化のための能動負荷回路による電源電圧の増
加を低く抑えることができる。例えば、ベース・エミッ
タ間電圧VBE=1V程度のバイポーラトランジスタを
用いれば、従来回路で7V以上必要であった電源電圧を
5V以下に低減することができる。この際、増幅回路の
広帯域性は維持できる。これにより、光通信用光受信装
置を5V電源に統一することができ、システム構築の際
の高集積化、低コスト化が可能となる。なお、この効果
は、利得可変型増幅回路を用いる全ての通信システムに
関して同様に得られる。
施例につき、添付図面を参照しながら以下詳細に説明す
る。
ける光受信装置の構成を示すブロック図である。図7に
おいて、参照符号101は光ファイバを示し、この光フ
ァイバ101を経由して伝送されてきた光信号は、カソ
ードにバイアス電圧Vpdが印加された受光素子102
で受信される。受光素子102では光信号を光電力に比
例した光電流に変換し、この光電流が前置増幅器103
に入力される。なお、ここで光ファイバ101を介して
伝送されてくる光信号は、送信側で低速のデジタル信
号、例えば2.5Gbit/sの4本のデジタル信号を伝
送速度と同じ10Gbit/sの1本の高速デジタル信号
に時分割多重化した後、電気−光変換した信号である。
出力電圧信号は、直流成分ブロック容量301を介して
自動利得制御増幅器201の一方の入力端子に入力さ
れ、自動利得制御増幅器210の他方の入力端子には基
準電圧Vref1が入力される。自動利得制御増幅器201
は、利得可変型増幅回路104,105と、利得固定型
増幅回路106、出力バッファ107と、自動利得調整
回路108とから構成される。
信号の一方は、振幅検知回路と増幅回路からなる自動利
得調整回路108を経て、実際の出力振幅を所望の出力
振幅へ収束させる直流訂正電圧として、自動利得制御増
幅器201を構成している利得可変型増幅回路104,
105の利得調整端子Vgmへ与えられる。
は低雑音特性が要求され、自動利得制御増幅器には広い
利得制御範囲が要求され、更に両者ともパルス増幅であ
るため、例えば伝送速度が10Gbit/sの場合には、少
なくとも7〜8GHzの広帯域な周波数特性が必要とな
る。
圧信号は、直流成分ブロック容量302を介して直接識
別器110の一方の入力端子に入力されるほか分岐され
て、クロック信号抽出回路109からクロック成分の
み、識別器110のクロック端子へ入力される。また、
識別器110の他方の入力端子には、1,0の判定基準
のしきい電圧となる基準電圧Vref2が入力される。識別
器110の後段には、識別器110からの高速デジタル
信号を4並列に分離して伝送速度を1/4化する分離回
路112が配置される。本実施例の場合は、10GHz
の高速デジタル信号を4並列の2.5GHzの低速デジ
タル信号に分離する。分離回路112からは、分周器1
11により識別器用クロック信号をさらに分周したクロ
ックに同期して再生した4本の原デジタル信号が出力端
子Do0〜Do3から出力される。
光受信装置では、自動利得制御増幅器201は、光信号
を線形増幅し、かつ識別器の入力ダイナミックレンジ内
の一定振幅に増幅する機能を果たすために必要不可欠な
回路である。なお、図7において、参照符号401は光
受信装置の最下位電圧の電源線、402は光受信装置の
最上位電圧の電源線、51と52は後述する利得可変型
増幅器を構成するそれぞれ可変トランスコンダクタンス
回路とバイアス回路付き能動負荷回路である。
増幅回路の一実施例を示す回路図である。図1に示した
利得可変型増幅回路のうち、先ずトランスコンダクタン
ス段を構成する可変トランスコンダクタンス回路51に
ついて説明する。
た従来例の図3で示した差動対2段積みで構成した電流
分配回路62とトランスコンダクタンス回路61の構成
を、その機能を維持したまま、差動対1段で構成したも
のである。トランジスタQ1とQ2のエミッタ同士は接
続されており、ベース間には電位差発生回路31aが挿
入されている。同様に、トランジスタQ3とQ4のエミ
ッタ同士は接続され、ベース間には電位差発生回路31
bが挿入され、トランジスタQ1とQ3のエミッタは、
線形増幅範囲を増すために挿入した抵抗R1とR2を介
して接続されている。抵抗R1とR2の接続点は、定電
流源I1を介して最下位電圧V1の定電圧端子に接続さ
れる。なお、定電流源I1の代わりに抵抗を接続しても
よい。
Q2のベース電位が異なると、それぞれのコレクタ電流
IcQ1とIcQ2も異なり、さらに各トランジスタQ
1とQ2のトランスコンダクタンスgm1とgm2の値
に差が発生する。トランスコンダクタンスは、入力電圧
に対するコレクタ電流の増幅率を示すものであり、利得
可変型増幅回路では全体の利得を決定するものである。
また、トランジスタQ3とQ4においても同様の効果が
あるが、トランジスタQ1とQ2を正相側、トランジス
タQ3とQ4を逆相側とすると、トランジスタQ3とQ
4のトランスコンダクタンスgm3とgm4には負の符
号がつき、−gm3と−gm4となる。
のトランジスタQ3のコレクタに接続されており、その
節点n1で、トランスコンダクタンスの加算(gm1−
gm3)が行われ、実効のトランスコンダクタンスgm
13が得られる。トランジスタQ2とQ4についても同
様で、実効のトランスコンダクタンスgm24=gm2
−gm4である。
位差が0の場合には、トランジスタQ1〜Q4のそれぞ
れのコレクタ電流には、IcQ1=IcQ2=IcQ3
=IcQ4が成立するため、実効のトランスコンダクタ
ンスgm13=gm24=0である。実際のICでは、
トランジスタの製造ばらつきがあるために、0にはなら
ないが、非常に小さいトランスコンダクタンス値にな
る。この場合、利得は極小となる。一方、トランジスタ
Q1とQ3のトランスコンダクタンスgm1と−gm3
の絶対値に差があれば、その加算が実効トランスコンダ
クダンスになる。トランジスタQ2とQ42ついても同
様である。以上のように、電位差発生回路31a,31
bの導入により、可変トランスコンダクタンス回路51
を差動対1段で構成することができる。なお、電位差発
生回路の電位差調整端子VgmaとVgmbは、互いに
接続してトランスコンダクタンス調整端子Vgmとして
用いる。
2について説明する。トランジスタQ11とQ12、抵
抗R11とR12からなる差動増幅回路の各出力(Q1
1,Q12のコレクタ)をそれぞれ、トランジスタQ1
3と定電流源I12、トランジスタQ14と定電流源I
13からなる各エミッタフォロワと各帰還抵抗R13、
R14で電流負帰還させることにより、トランジスタQ
11およびQ12のベースが低インピーダンス化でき
る。このため、このトランジスタQ11およびQ12の
ベース節点n1およびn2の周波数特性は広帯域にな
る。また同時に、電圧出力は負帰還によって帯域が広く
なったトランジスタQ11とQ12のコレクタからエミ
ッタフォロワを介して取り出す。
1の出力電流には、直流成分と交流成分が混在してい
る。トランジスタQ11およびQ12のベースと、光受
信装置の最上位電圧の定電圧端子V12との間にそれぞ
れ挿入した抵抗R15,R16からなるバイアス回路
は、可変トランスコンダクタンス回路51の出力電流を
直接定電圧端子V12に流し、能動負荷回路52での電
圧降下を低減するために用いる。
から見たバイアス回路のインピーダンスがトランジスタ
Q11およびQ12から見た負帰還回路のインピーダン
スよりも1桁以上と十分高くなるように設定し、その結
果、バイアス回路に交流成分が流れる量を、利得可変型
増幅回路の特性上無視できる程度にすることが必要であ
る。抵抗R15およびR16の抵抗値によって決まる直
流電流が、可変トランスコンダクタンス回路51の出力
直流電流と等しく設定できれば、抵抗R13およびR1
4の電圧降下は0となり、最も低い電圧で能動負荷回路
52は動作することができる。
の動作に必要な電源電圧を求める。電源電圧を決める各
素子における電圧降下を列記すると、以下のようにな
る。抵抗R11およびR12の電圧降下(=1.2
V)、トランジスタQ13およびQ14のベース・エミ
ッタ間電圧VBE(=1.0V)、抵抗R13およびR
14の電圧降下(=0.0V)、トランジスタQ1〜Q
4のコレクタ・ベース間電圧VCB(=0.3V)およ
びベース・エミッタ間電圧VBE(=1.0V)、定電
流源I1(=1.5V)であり、その総和は5.0Vで
ある。ここで、抵抗R1およびR2の電圧降下は小さい
として無視している。
得る電源電圧の下限値を求めると、それぞれ各素子の電
圧降下は、抵抗R13およびR14の電圧降下(=0.
6V)、トランジスタQ13およびQ14のベース・エ
ミッタ間電圧VBE(=0.8V)、トランジスタQ1
〜Q4のコレクタ・ベース間電圧VCB(=0.0V)
およびベース・エミッタ間電圧VBE(=0.8V)、
定電流源I1(=0.3V)であり、その総和は2.5
Vであった。
V以上の電源電圧が必要であったのに比べて、本実施例
の利得可変型増幅回路は電源電圧が2.5〜5.0Vと
低い電圧で済む。なお、可変トランスコンダクタンス回
路について見れば、上記トランジスタQ1〜Q4におけ
る電圧降下と定電流源I1より、1.1V〜2.8Vの
範囲の印加電圧で動作することが分かる。
のシミュレーション結果を示す図であり、同図(a)は
本実施例の光受信装置で用いる図1に示した回路構成の
場合の特性、同図(b)は図3に示した従来例の回路構
成の場合の特性である。図2から分かるように、直流電
位はずれているものの、一致した直流伝達特性を実現し
ている。
した可変トランスコンダクタンス回路51とバイアス回
路付き能動負荷回路52からなる利得可変型増幅回路
は、能動負荷回路採用による広帯域特性と、直流伝達特
性を維持した上で、5V電源電圧での回路動作を可能と
なる。従って、光受信装置の自動利得制御増幅回路にこ
の利得可変型増幅回路を用いることによって、5V動作
可能な広帯域利得可変型増幅回路を備えた光受信装置を
構築することができる。
体的な構成例を示す回路図である。電位差発生回路31
a,31bは同じ回路構成であるので、図6では電位差
発生回路31aについて説明する。従って、電位差発生
回路31bの構成は、図6に示した添字aをbと読み替
えた回路である。トランジスタQ31aと抵抗R32a
からなる電流源の電流の値Iconを、トランジスタQ
31aのベースに印加される電位Vgmaの調整によっ
て変化させる。電位差発生回路31aの出力端子Voに
は図1に示したトランジスタQ2のベースが接続される
ため、電流Iconは抵抗R31aを流れ、所望の電位
差が入力端子Viと出力端子Voの間に発生する。
電圧降下の周波数特性を決めるために用いた。その値
は、入力端子Viに印加された信号を所望の電位差をも
って出力端子Voに伝達する範囲の値であればよく、利
得可変型増幅回路への入力信号の周波数と抵抗R31a
によってその値は決定され、不必要であれば省略可能で
ある。
に用いれば、可変トランスコンダクタンス回路51のト
ランスコンダクタンス調整機能を、さらには利得可変機
能を実現することができる。
の各回路に必要な電源電圧を図8〜図10の回路図を用
いて示す。図8は、前置増幅器103の回路構成図であ
る。前置増幅器103は、抵抗R51〜R53と、トラ
ンジスタQ51〜Q53と、定電流源I51,I52と
から構成され、Gb/s級光通信システムで一般的に用
いられるトランスインピーダンス型増幅回路である。端
子Iiを入力端子、端子Voを出力端子とし、入力電流
に比例した出力電圧を出力する。なお、参照符号V52
は最上位電圧端子、V51は最下位電圧端子である。
すると、抵抗R52の電圧降下(=2.5V)、トラン
ジスタQ52のベース・エミッタ間電圧VBE(=1
V)、抵抗R54の電圧降下(=0V:入力電流0mA
の場合)、トランジスタQ51のベース・エミッタ間電
圧VBE(=1V)、抵抗R51の電圧降下(=0.5
V)であり、その総和は5Vである。
成図である。利得固定増幅回路106は、トランジスタ
Q61〜Q66と、抵抗R61〜R68と、定電流源I
61〜I64から構成される。なお、参照符号Vi1,
Vi2は差動入力電圧端子、Vo1,Vo2は差動電圧
出力端子、V61は最下位電圧端子、V62は最上位電
圧端子である。この図から分かるように、利得固定増幅
回路106は、図1に示した利得可変型増幅回路の可変
トランスコンダクタンス回路51部分を、差動トランジ
スタQ61,Q62とエミッタ抵抗R61,R62に置
き換えた構成に相当する。従って、この回路も電源電圧
5Vで動作可能である。
回路図である。トランジスタQ71,Q72と、抵抗R
71と、定電流源I71,I72から構成され、端子V
iを入力端子、端子Voを出力端子とし、入力電圧に等
しい出力電圧を低インピーダンスで出力する。なお、参
照符号V71は最下位電圧端子、V72は最上位電圧端
子である。電源電圧を決定する電圧降下を以下列記する
と、トランジスタQ71のコレクタ・ベース間電圧VC
B(=0.3V)、トランジスタQ72のベース・エミ
ッタ間電圧VBE(=1.0V)、定電流源I72(=
1.5V)であり、その総和は2.8Vである。
離回路112、クロック抽出回路109、分周器11
1、自動利得調整回路108は、デジタル回路もしくは
低速動作の回路であるために、5V動作は可能である。
変形増幅回路を適用することによって光通信用受信器
を、動作速度を維持したまま、5Vの電源電圧で動作さ
せることが可能であり、これにより、高集積性、低コス
トに特徴を有する光受信器を提供することができる。
変型増幅回路のバイアス回路付能動負荷回路52におい
て、バイアス回路として抵抗R15,R16を用いた
が、抵抗R15,R16それぞれにインダクタンス素子
を直列に挿入してもよい。これにより、周波数の上昇に
伴い高インピーダンスを実現するバイアス回路を構成で
き、バイアス回路での信号の損失の少ない能動負荷回路
を実現できる。なお、その場合、インダクタンス素子と
しては半導体ウエハ上の配線(アルミニウム、銅など)
をスパイラル上にパターン形成したもので実現できるほ
か、コイル状の個別部品を用いてもよい。この際に必要
なインダクタンス値は、数nH程度有ればよい。
装置で用いる利得可変型増幅回路の別の実施例を示す回
路図であり、図1に示した能動負荷回路52におけるエ
ミッタフォロワトランジスタQ13,Q14を削除した
構成である。光受信装置の構成は、前記第1の実施例の
図7と同じである。本実施例における利得可変型増幅回
路のバイアス回路付き能動負荷回路52aは、前記実施
例の図1の構成のバイアス回路付き能動回路52に対し
1V低い、4Vの電源電圧で動作可能である。
源電圧を決める各素子における電圧降下を列記すると、
抵抗R11およびR12の電圧降下(=1.2V)、抵
抗R13およびR14の電圧降下(=0.0V)、トラ
ンジスタQ1〜Q4のコレクタ・ベース間電圧VCB
(=0.3V)およびベース・エミッタ間電圧VBE
(=1.0V)、定電流源I1(=1.5V)であり、
その総和は4.0Vである。ここで、抵抗R1およびR
2の電圧降下は小さいとして無視している。
で動作可能な利得可変型増幅回路を構成できる。従っ
て、図7における光受信装置の利得可変型増幅回路10
4,105を、本実施例の利得可変型増幅回路に置き換
えた場合、前記実施例1と同様の効果が得られるほか
に、電源電圧が4Vまで低減できるという利点が生じ
る。
装置で用いる利得可変型増幅回路のまた別の実施例を示
す回路図である。本実施例における利得可変型増幅回路
は、図1に示した可変トランスコンダクタンス回路51
における入出力伝達特性の線形化用抵抗R1,R2にそ
れぞれ並列にピーキング容量Cp1,Cp2を配置した
構成である。光受信装置の構成は、前記第1の実施例の
図7と同じである。本実施例における利得可変型増幅回
路の可変トランスコンダクタンス回路51aは、第1の
実施例に対し、トランスコンダクタンス回路の出力電流
の周波数特性を広帯域化することができる。
変型増幅回路104、105を、本実施例の利得可変型
増幅回路に置き換えた場合、前記実施例1と同様の効果
が得られるほかに、可変トランスコンダクタンス回路5
1aに組み込んだピーキング回路によって利得可変型増
幅回路の利得の周波数特性が広帯域化できるという利点
が生じる。
したが、本発明は前記実施例に限定されることなく、本
発明の精神を逸脱しない範囲内において種種の設計変更
をなし得ることは勿論である。例えば、実施例ではすべ
てnpnバイポーラトランジスタを用いたが、pnpバ
イポーラトランジスタに置き換え、かつ適宜電源の極性
を変更しても、本発明の効果は変わらない。なお、ホモ
接合バイポーラトランジスタに代えて、ヘテロ接合バイ
ポーラトランジスタ(HBT)に代えても、同様の効果
が得られる。
値は、増幅器に求められる増幅度や消費電力によっても
変化するものの、従来技術に対して低電源電圧で動作可
能である特徴は変わらない。
可変増幅回路は、無線通信回路の線形増幅回路にも好適
に使用可能であることは言うまでも無い。
発明によれば、低電源電圧動作に適した可変トランスコ
ンダクタンス回路とバイアス回路付き能動負荷回路によ
って構成した利得可変型増幅回路は、従来の利得可変型
増幅回路と同等の広帯域特性を維持しつつ、電源電圧の
低減を可能とする。これにより、本発明に係る光受信装
置は電源電圧5Vで動作することができ、1チップ化が
可能となり、光通信システムの高集積化によるコスト低
減、電源電圧の一種統一によるコスト低減や装置規模の
縮小が可能となる。
幅回路の一実施例を示す回路図である。
ーション結果を示す図であり、(a)は図1の回路構成
の特性、(b)は従来の回路構成の特性である。
である。
幅回路の別の実施例を示す回路図である。
幅回路の更に別の実施例を示す回路図である。
回路の構成例を示す回路図である。
図である。
の回路構成を示す図である。
幅回路の回路構成を示す図である。
ファの単相分の回路構成を示す図である。
トランスコンダクタンス回路、52,52a…バイアス
回路付き能動負荷回路、61…トランスコンダクタンス
回路、62…電流分配回路、63…能動負荷回路、10
1…光ファイバ、102…受光素子、103…前置増幅
器、104,105…利得可変型増幅回路、106…利
得固定型増幅回路、107…出力バッファ回路、108
…自動利得調整回路、109…クロック抽出回路、11
0…識別器、111…分周器、112…分離回路、20
1…自動利得調整増幅回路、301,302…直流成分
ブロック容量、401…光受信装置の最下位電位電源
線、402…光受信装置の最上位電位電源線、Vgm…
トランスコンダクタンス調整端子(電位差電圧調整端
子)、Vpd…受光素子バイアス電圧印加端子、Vref1
…自動利得調整回路の基準電圧印加用入力端子、Vref2
…識別器の基準電圧印加用入力端子、Do0〜Do3…
分離回路出力端子、Vcnt1,Vcnt2…電流分配率制御端
子。
Claims (10)
- 【請求項1】デジタル信号が時分割多重化された光信号
を受信し光電力に比例した光電流に変換する受光素子
と、光電流を電圧信号に変換する前置増幅器と、前置増
幅器の出力電圧信号を増幅し電圧振幅値を一定幅に調整
する自動利得制御増幅回路と、自動利得制御増幅回路の
出力からクロック信号を抽出するクロック信号抽出回路
と、抽出されたクロック信号により自動利得制御増幅回
路の出力信号を1,0に識別すると同時に再同期してデ
ータ信号を同期デジタル信号として再生する識別器と、
該識別器の出力の同期デジタル信号を元の低速デジタル
信号に分離する分離回路とを備えた光受信装置におい
て、 前記自動利得制御増幅回路が、 前記前置増幅器の電圧出力を一方の電圧入力とし他方を
基準電圧入力とする差動入力端子となる第1および第2
の電圧入力端子と、正相と逆相の電流をそれぞれ出力す
る第1および第2の電流出力端子と、利得調整端子とな
るトランスコンダクタンス調整端子を備えて前記第1お
よび第2の電圧入力端子の差電圧に対する正相と逆相の
第1および第2の出力電流の各大きさを前記トランスコ
ンダクタンス調整端子に印加する電圧によって可変にす
る可変トランスコンダクタンス回路と、 該可変トランスコンダクタンス回路の第1および第2の
電流出力端子の各出力電流を入力とする第1および第2
の電流入力端子と、該第1および第2の電流入力端子に
入力された前記各出力電流の大きさに比例した電圧を出
力する差動出力端子となる第1および第2の電圧出力端
子と、前記可変トランスコンダクタンス回路の各出力電
流を分流する第1および第2のバイアス回路とを備えた
バイアス回路付き能動負荷回路と、からなる利得可変型
増幅回路を用いて構成されたことを特徴とする光受信装
置。 - 【請求項2】前記利得可変型増幅回路は、バイポーラト
ランジスタを用いて構成され、かつ、電源電圧が2.5
V〜5Vの範囲で動作する請求項1に記載の光受信装
置。 - 【請求項3】前記可変トランスコンダクダンス回路が、 第1〜第4のトランジスタと、第1および第2の抵抗
と、第1の定電流源と、第1および第2の電位差発生回
路とからなり、 前記第1および第2のトランジスタのエミッタ同士を接
続した共通エミッタと、前記第3および第4のトランジ
スタのエミッタ同士を接続した共通エミッタとを、直列
接続した前記第1および第2の抵抗を介して接続し、 前記第1および第2の抵抗の接続点を第1の定電流源を
介して第1の定電圧端子に接続し、 前記第1のトランジスタのベースを、前記第1の電位差
発生回路の入力端子と出力端子間の電位差を第1の電位
差調整端子によって可変な前記第1の電位差発生回路の
入力端子に接続し、 前記第2のトランジスタのベースを、前記第1の電位差
発生回路の出力端子に接続し、 前記第3のトランジスタのベースを、前記第2の電位差
発生回路の入力端子と出力端子間の電位差を第2の電位
差調整端子によって可変な前記第2の電位差発生回路の
入力端子に接続し、 前記第4のトランジスタのベースを、前記第2の電位差
発生回路の出力端子に接続し、 前記第1および第2の電位差調整端子を接続して前記ト
ランスコンダクタンス調整端子とし、 前記第1のトランジスタのベースを前記第1の電圧入力
端子とし、 前記第4のトランジスタのベースを前記第2の電圧入力
端子とし、 前記第1および第3のトランジスタのコレクタ同士を接
続して前記第1の電流出力端子とし、 前記第2および第4のトランジスタのコレクタ同士を接
続して前記第2の電流出力端子とした請求項1または請
求項2に記載の光受信装置。 - 【請求項4】前記第1および第2の抵抗の接続点を、前
記第1の定電流源の代わりに、第3の抵抗を介して前記
第1の定電圧端子に接続してなる請求項3に記載の光受
信装置。 - 【請求項5】前記第1および第2の抵抗に、それぞれ並
列に第1および第2の容量を接続してなる請求項3また
は請求項4に記載の光受信装置。 - 【請求項6】前記第1の電位差発生回路が、第3の容量
と、第4および第5の抵抗と、エミッタが前記第5の抵
抗を介して前記第1の定電圧端子に接続され、ベースが
前記第1の電位差調整端子に接続された第5のトランジ
スタとから構成され、 前記第3の容量と前記第4の抵抗は並列接続されて、前
記第4の抵抗の一方の端子に前記第5のトランジスタの
コレクタを接続して前記第1の電位差発生回路の出力端
子とし、前記第4の抵抗の他方の端子を前記第1の電位
差発生回路の入力端子とし、 前記第2の電位差発生回路が、第4の容量と、第6およ
び第7の抵抗と、エミッタが前記第7の抵抗を介して前
記第1の定電圧端子に接続され、ベースが前記第2の電
位差調整端子に接続された第6のトランジスタとから構
成され、 前記第4の容量と前記第6の抵抗は並列接続されて、前
記第6の抵抗の一方の端子に前記第6のトランジスタの
コレクタを接続して前記第2の電位差発生回路の出力端
子とし、前記第6の抵抗の他方の端子を前記第2の電位
差発生回路の入力端子としてなる請求項3〜5のいずれ
か1項に記載の光受信装置。 - 【請求項7】前記可変トランスコンダクタンス回路は、
バイポーラトランジスタを用いて構成され、かつ、該回
路に印加される電圧が1.1V〜2.8Vの範囲で動作
する請求項1〜6のいずれか1項に記載の光受信装置。 - 【請求項8】前記能動負荷回路が、第7〜第10のトラ
ンジスタと、第2〜第4の定電流源と、第8〜第11の
抵抗と、第1および第2のバイアス回路とから構成さ
れ、 前記第7のトランジスタのエミッタと前記第8のトラン
ジスタのエミッタを前記第2の定電流源を介して第2の
定電圧端子に接続し、 前記第7のトランジスタのコレクタを前記第8の抵抗を
介して第3の定電圧端子に接続し、 前記第8のトランジスタのコレクタを前記第9の抵抗を
介して前記第3の定電圧端子に接続し、 前記第9のトランジスタのベースを前記第7のトランジ
スタのコレクタに接続し、コレクタを前記第3の定電圧
端子に接続し、エミッタを前記第10の抵抗を介して前
記第7のトランジスタのベースに接続し、かつ、前記第
3の定電流源を介して第4の定電圧端子に接続し、 前記第10のトランジスタのベースを前記第8のトラン
ジスタのコレクタに接続し、コレクタを第3の定電圧端
子に接続し、エミッタを前記第11の抵抗を介して前記
第8のトランジスタのベースに接続し、かつ、前記第4
の定電流源を介して第5の定電圧端子に接続し、 前記第1のバイアス回路を前記第7のトランジスタのベ
ースと前記第3の定電圧端子との間に接続し、 前記第2のバイアス回路を前記第8のトランジスタのベ
ースと前記第3の定電圧端子との間に接続してなる請求
項1〜請求項7のいずれか1項に記載の光受信装置。 - 【請求項9】前記能動負荷回路が、第7および第8のト
ランジスタと、第2の定電流源と、第8〜第11の抵抗
と、第1および第2のバイアス回路とから構成され、 前記第7のトランジスタのエミッタと前記第8のトラン
ジスタのエミッタを前記第2の定電流源を介して第2の
定電圧端子に接続し、 前記第7のトランジスタのコレクタを、前記第8の抵抗
を介して前記第3の定電圧端子に、前記第10の抵抗を
介して前記第7のトランジスタのベースにそれぞれ接続
し、 前記第7のトランジスタのエミッタと前記第8のトラン
ジスタのエミッタを前記第2の定電流源を介して第2の
定電圧端子に接続し、 前記第8のトランジスタのコレクタを、前記第9の抵抗
を介して前記第3の定電圧端子に、前記第11の抵抗を
介して前記第8のトランジスタのベースにそれぞれ接続
し、 前記第1のバイアス回路を前記第7のトランジスタのベ
ースと前記第3の定電圧端子との間に接続し、 前記第2のバイアス回路を前記第8のトランジスタのベ
ースと前記第3の定電圧端子との間に接続してなる請求
項1〜請求項7のいずれか1項に記載の光受信装置。 - 【請求項10】前記第1および第2のバイアス回路は、
それぞれ少なくとも1つの抵抗と少なくとも1つのイン
ダクタ素子の直列接続回路からなる請求項8または請求
項9に記載の光受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24843799A JP4422245B2 (ja) | 1999-09-02 | 1999-09-02 | 光受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24843799A JP4422245B2 (ja) | 1999-09-02 | 1999-09-02 | 光受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001077646A true JP2001077646A (ja) | 2001-03-23 |
JP4422245B2 JP4422245B2 (ja) | 2010-02-24 |
Family
ID=17178123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24843799A Expired - Fee Related JP4422245B2 (ja) | 1999-09-02 | 1999-09-02 | 光受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4422245B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030082848A (ko) * | 2002-04-18 | 2003-10-23 | 실리콤텍(주) | 가변이득 증폭회로 |
KR100714102B1 (ko) * | 2005-09-13 | 2007-05-02 | 한국전자통신연구원 | 채널 출력 평탄화 기능을 가지는 광증폭 장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50105362A (ja) * | 1974-01-28 | 1975-08-20 | ||
JPH06120810A (ja) * | 1992-06-26 | 1994-04-28 | Natl Semiconductor Corp <Ns> | 低電圧差動回路 |
JPH06164249A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 可変利得増幅回路 |
JPH06266863A (ja) * | 1993-03-15 | 1994-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 乗算回路 |
JPH07319985A (ja) * | 1994-03-09 | 1995-12-08 | Nec Corp | マルチプライヤ |
JPH09321557A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 広帯域増幅回路 |
JPH10313222A (ja) * | 1997-03-13 | 1998-11-24 | Hitachi Ltd | 光受信回路 |
-
1999
- 1999-09-02 JP JP24843799A patent/JP4422245B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50105362A (ja) * | 1974-01-28 | 1975-08-20 | ||
JPH06120810A (ja) * | 1992-06-26 | 1994-04-28 | Natl Semiconductor Corp <Ns> | 低電圧差動回路 |
JPH06164249A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 可変利得増幅回路 |
JPH06266863A (ja) * | 1993-03-15 | 1994-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 乗算回路 |
JPH07319985A (ja) * | 1994-03-09 | 1995-12-08 | Nec Corp | マルチプライヤ |
JPH09321557A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 広帯域増幅回路 |
JPH10313222A (ja) * | 1997-03-13 | 1998-11-24 | Hitachi Ltd | 光受信回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030082848A (ko) * | 2002-04-18 | 2003-10-23 | 실리콤텍(주) | 가변이득 증폭회로 |
KR100714102B1 (ko) * | 2005-09-13 | 2007-05-02 | 한국전자통신연구원 | 채널 출력 평탄화 기능을 가지는 광증폭 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4422245B2 (ja) | 2010-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5867778A (en) | Switched gain element | |
US5581212A (en) | Fully differential CMOS transconductance-transimpedance wide-band amplifier | |
US6323734B1 (en) | Trans-impedance amplifier | |
JPH0846454A (ja) | 差動入力および出力を有する増幅器 | |
US6639473B1 (en) | Method and/or apparatus for controlling a common-base amplifier | |
JPH07147520A (ja) | トランスインピーダンス形増幅回路 | |
TW200840208A (en) | Differential current conveyor input stage | |
US5418492A (en) | Fully differential non-op-amp-based positive feedback BJT biquad filter | |
JP2007036329A (ja) | 増幅回路およびトランスインピーダンスアンプ | |
JP3636569B2 (ja) | 光伝送装置 | |
US5717360A (en) | High speed variable gain amplifier | |
US7030679B2 (en) | Analog multiplexing circuits | |
US6268769B1 (en) | Operational amplifier | |
JP4422245B2 (ja) | 光受信装置 | |
US7126424B2 (en) | Interface circuit for connecting to an output of a frequency converter | |
EP1352466B1 (en) | A fully differential, variable-gain amplifier and a multidimensional amplifier arrangement | |
US11038467B2 (en) | Power detector with all transistors being bipolar junction transistors | |
EP1359673A1 (en) | Radio frequency tuner front end with adaptive supply current | |
US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
JP2001168374A (ja) | 光電気変換回路 | |
US7348850B2 (en) | Electronic circuit for amplification of a bipolar signal | |
CN112953506B (zh) | 一种单端输入、差分输出转换电路 | |
US6157255A (en) | High performance operational amplifier | |
US11218120B2 (en) | Programmable amplifiers | |
WO2022165801A1 (zh) | 通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |