KR100532224B1 - Ｃｍｏｓ 공정만을 사용하여 설계된 반도체 신호처리장치를 갖는 적외선 리모콘 수신기 - Google Patents

Ｃｍｏｓ 공정만을 사용하여 설계된 반도체 신호처리장치를 갖는 적외선 리모콘 수신기 Download PDF

Info

Publication number
KR100532224B1
KR100532224B1 KR10-2002-0087413A KR20020087413A KR100532224B1 KR 100532224 B1 KR100532224 B1 KR 100532224B1 KR 20020087413 A KR20020087413 A KR 20020087413A KR 100532224 B1 KR100532224 B1 KR 100532224B1
Authority
KR
South Korea
Prior art keywords
node
signal
terminal connected
input
terminal
Prior art date
Application number
KR10-2002-0087413A
Other languages
English (en)
Other versions
KR20030081000A (ko
Inventor
김석기
성준제
강근순
Original Assignee
실리콤텍(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32396363&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100532224(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 실리콤텍(주) filed Critical 실리콤텍(주)
Priority to US10/404,966 priority Critical patent/US7231152B2/en
Priority to TW092107610A priority patent/TWI284296B/zh
Priority to CNB031096042A priority patent/CN100421132C/zh
Priority to CN2008100983252A priority patent/CN101303795B/zh
Publication of KR20030081000A publication Critical patent/KR20030081000A/ko
Application granted granted Critical
Publication of KR100532224B1 publication Critical patent/KR100532224B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 적외선 리모콘 수신기에 관한 것으로, 광신호를 전기적 신호로 변환하는 포토 다이오드, 포토 다이오드로부터 신호를 수신하여 노이즈 성분을 제거하고 송신 시스템으로부터 수신한 원격제어신호에 해당하는 펄스신호를 발생시키는 반도체 신호처리 장치, 및 반도체 신호처리 장치로부터 펄스신호를 수신하여 해독하고 사용자가 원하는 기기의 동작을 수행하는 마이크로 컴퓨터를 구비하는 적외선 리모콘 수신기에 있어서, 반도체 신호처리 장치가 CMOS 공정만을 사용하여 구성된 것을 특징으로 한다.
본 발명에 따른 적외선 리모콘 수신기는 CMOS 공정만을 사용하여 설계된 반도체 신호처리 장치를 구비하며 잡음특성이 우수하다. 또한, 본 발명에 따른 적외선 리모콘 수신기의 반도체 신호처리 장치는 입력범위를 벗어나는 외부 입력신호가 입력되더라도 안전하게 증폭기능을 수행할 수 있고, 집적회로로 구현했을 때, 칩상에서 차지하는 면적을 줄일 수 있다. 또한, 본 발명에 따른 적외선 리모콘 수신기의 외피신호 검출회로는 검출효율이 높고, 낮은 입력신호가 입력되는 경우에도 안전하게 출력펄스신호를 발생시킬 수 있다.

Description

ＣＭＯＳ 공정만을 사용하여 설계된 반도체 신호처리 장치를 갖는 적외선 리모콘 수신기{INFRARED REMOTE CONTROL RECEIVER HAVING SEMICONDUCTOR SIGNAL PROCESSING DEVICE DESIGNED WITH ONLY CMOS PROCESS}
본 발명은 적외선 리모콘 수신기에 관한 것으로, 특히 CMOS 공정만을 사용하여 설계된 반도체 신호처리 장치를 갖는 적외선 리모콘 수신기에 관한 것이다.
적외선 리모콘 수신기의 반도체 신호처리 장치 내에 있는 증폭회로의 노이즈 특성은 적외선 리모콘 수신기의 감도를 결정하는 중요한 요소이다. 종래에는 우수한 잡음특성을 얻기 위하여 증폭회로는 BJT(Bipolar Junction Transistor) 공정이나 BICMOS(Bipolar Complementary Metal Oxide Semiconductor) 공정을 사용하여 설계되었다. BJT 공정을 사용하여 설계하면 노이즈 특성은 좋아지지만, nA 단위 이하의 작은 전류를 조절하기가 어렵다. 수십 KHz 대역의 신호를 안정적으로 처리하기 위해서는 전류의 양이 커져야 하고, 이에 비례해서 커패시터의 용량도 커져야 한다. 따라서, BJT 공정을 사용하여 설계된 적외선 리모콘 수신기의 반도체 신호처리 장치는 용량이 큰 커패시터를 사용하므로 칩에서 차지하는 면적이 크고 전력소모도 많다. 또한, 적외선 리모콘 수신기의 반도체 신호처리 장치에 연결된 마이크로 컴퓨터는 대부분 CMOS 공정을 사용하여 구현하기 때문에, 장래에 마이크로 컴퓨터와 반도체 신호처리 장치를 하나의 칩으로 구현하기가 곤란하다.
일반적으로, 외피신호 검출회로는 정 방향 또는 부 방향의 한 방향으로만 외피신호를 검출할 수 있다. 외피신호의 검출효율을 높이려면 외피신호를 양 방향으로 검출하여 차동신호를 만들어야 한다. 그런데, 외피신호를 양 방향으로 검출하려면 외피신호 검출회로를 2 개 사용해야 하기 때문에 회로가 복잡해진다는 단점이 있다.
본 발명의 목적은 CMOS 공정만을 사용하면서도 우수한 잡음특성을 갖는 반도체 신호처리 장치를 갖는 적외선 리모콘 수신기를 제공하는 것이다.
본 발명의 다른 목적은 증폭회로의 입력범위를 벗어나는 외부 입력신호가 반도체 신호처리 장치에 입력되더라도 안전하게 증폭기능을 수행할 수 있는 반도체 신호처리 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 외피신호 검출회로를 1 개 사용하면서도, 높은 검출효율을 갖는 외피신호 검출회로를 제공하는 것이다.
본 발명의 또 다른 목적은 낮은 입력신호가 입력되는 경우에도 안전하게 출력펄스신호를 발생시킬 수 있는 외피신호 검출회로를 제공하는 것이다.
본 발명에 따른 적외선 리모콘 수신기는 광신호를 전기적 신호로 변환하는 포토 다이오드, 상기 포토 다이오드로부터 신호를 수신하여 노이즈 성분을 제거하고 송신 시스템으로부터 수신한 원격제어신호에 해당하는 펄스신호를 발생시키는 반도체 신호처리 장치, 및 상기 반도체 신호처리 장치로부터 펄스신호를 수신하여 해독하고 사용자가 원하는 기기의 동작을 수행하는 마이크로 컴퓨터를 구비하는 적외선 리모콘 수신기에 있어서, 상기 반도체 신호처리 장치가 CMOS 공정만을 사용하여 구성된 것을 특징으로 한다.
상기 반도체 신호처리 장치는 상기 포토 다이오드의 출력신호를 수신하여 증폭하는 증폭회로, 상기 증폭회로의 출력을 수신하고 원래의 신호와 노이즈 신호의 이득을 달리하여 증폭하는 가변이득 증폭회로, 상기 가변이득 증폭회로로부터 신호를 수신하여 캐리어 주파수 성분만을 통과시키는 필터, 상기 필터의 출력신호를 수신하여 외피신호를 추출하는 외피신호 검출회로, 상기 외피신호 검출회로의 출력들을 수신하여 비교하고 수신된 원격제어신호에 해당하는 펄스신호를 발생시키는 히스테리시스 비교기, 및 상기 외피신호 검출회로의 출력을 수신하고 원래의 신호와 노이즈 신호를 구분하여 상기 가변이득 증폭회로에 전송하는 자동 이득조절회로를 구비하는 것을 특징으로 한다.
본 발명의 제 1 실시형태에 따른 증폭회로는 포토 다이오드의 출력신호를 수신하는 일측단과 제 1 노드에 연결된 타측단을 갖는 제 1 커패시터, 기준전압이 인가되는 일측단과 제 2 노드에 연결된 타측단을 갖는 제 2 커패시터, 상기 제 1 노드에 연결된 제 1 입력단자와 상기 제 2 노드에 연결된 제 2 입력단자와 공통모드 피드백신호를 수신하는 제 3 입력단자를 가지고 상기 제 1 입력단자에 인가되는 고주파 신호와 상기 제 2 입력단자에 인가되는 기준신호의 차이를 증폭하여 제 3 노드에 제 1 출력신호를 발생시키고 제 4 노드에 제 2 출력신호를 발생시키는 제 1 연산증폭기, 상기 제 3 노드로부터 상기 제 1 출력신호를 수신하고 상기 제 4 노드로부터 상기 제 2 출력신호를 수신하여 상기 공통모드 피드백신호를 발생시키고 상기 제 1 연산증폭기의 상기 제 3 입력단자로 전송하는 공통모드 피드백회로, 상기 제 1 노드와 상기 제 3 노드 사이에 연결된 제 3 커패시터, 상기 제 3 커패시터에 병렬로 연결되어 있고 소정의 전압에 의해 제어되는 제 1 MOS 트랜지스터, 상기 제 2 노드와 상기 제 4 노드 사이에 연결된 제 4 커패시터, 및 상기 제 4 커패시터에 병렬로 연결되어 있고 소정의 전압에 의해 제어되는 제 2 MOS 트랜지스터를 구비하는 것을 특징으로 한다.
본 발명의 제 2 실시형태에 따른 증폭회로는 포토 다이오드의 출력신호를 수신하는 일측단과 제 1 노드에 연결된 타측단을 갖는 제 1 커패시터, 기준전압이 인가되는 일측단과 제 2 노드에 연결된 타측단을 갖는 제 2 커패시터, 상기 제 1 노드에 연결된 제 1 입력단자와 상기 제 2 노드에 연결된 제 2 입력단자와 공통모드 피드백신호를 수신하는 제 3 입력단자를 가지고 상기 제 1 입력단자에 인가되는 고주파 신호와 상기 제 2 입력단자에 인가되는 기준신호의 차이를 증폭하여 제 3 노드에 제 1 출력신호를 발생시키고 제 4 노드에 제 2 출력신호를 발생시키는 제 1 연산증폭기, 상기 제 3 노드로부터 상기 제 1 출력신호를 수신하고 상기 제 4 노드로부터 상기 제 2 출력신호를 수신하여 상기 공통모드 피드백신호를 발생시키고 상기 제 1 연산증폭기의 상기 제 3 입력단자로 전송하는 공통모드 피드백회로, 상기 제 1 노드와 상기 제 3 노드 사이에 연결된 제 3 커패시터, 상기 제 3 노드에 연결된 제 1 입력단자와 상기 제 4 노드에 연결된 제 2 입력단자를 갖고 상기 제 1 노드에 연결된 제 1 출력단자와 상기 제 2 노드에 연결된 제 2 출력단자를 갖는 gm 셀, 및 상기 제 2 노드와 상기 제 4 노드 사이에 연결된 제 4 커패시터를 구비하는 것을 특징으로 한다.
본 발명의 제 1 실시형태에 따른 외피신호 검출회로는 입력신호를 수신하여 증폭하는 증폭부, 및 상기 증폭부의 출력을 수신하여 제 1 외피신호를 발생시키는 외피신호 추출부를 구비하고, 상기 증폭부의 출력신호의 최저값이 제 1 기준전압의 레벨보다 높게 유지되는 것을 특징으로 한다.
본 발명의 제 2 실시형태에 따른 외피신호 검출회로는 입력신호를 수신하여 증폭하는 증폭부, 상기 증폭부의 출력을 수신하여 제 1 외피신호를 발생시키는 제 1 외피신호 추출부, 및 상기 제 1 외피신호 추출부의 출력을 수신하여 제 2 외피신호를 발생시키는 제 2 외피신호 추출부를 구비하고, 상기 증폭부의 출력신호의 최저값이 제 1 기준전압의 레벨보다 높게 유지되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 적외선 리모콘 수신기에 대해 설명한다.
도 1은 본 발명에 따른 적외선 리모콘 수신기로서, 광신호를 전기적 신호로 변환하는 포토 다이오드(20), 포토 다이오드(20)로부터 신호를 수신하여 노이즈 성분을 제거하고 송신 시스템으로부터 수신한 원격제어신호에 해당하는 펄스신호를 발생시키는 반도체 신호처리 장치(10), 반도체 신호처리 장치(10)로부터 펄스신호를 수신하여 해독하고 사용자가 원하는 기기의 동작을 수행하는 마이크로 컴퓨터(30)를 구비하고 있다.
반도체 신호처리 장치(10)는 포토 다이오드(20)로부터 신호를 수신하여 증폭하는 증폭회로(100), 증폭회로(100)의 출력을 수신하고 원래의 신호와 노이즈 신호의 이득을 달리하여 증폭하는 가변이득 증폭회로(200), 가변이득 증폭회로(200)로부터 신호를 수신하여 캐리어 주파수 성분만을 통과시키는 필터(300), 필터(300)로부터 신호를 수신하여 외피신호(envelope signal)를 추출하는 외피신호 검출회로(400), 외피신호 검출회로(400)의 출력들을 수신하여 비교하고 수신된 원격제어신호에 해당하는 펄스신호를 발생시키는 히스테리시스 비교기(600), 외피신호 검출회로(400)의 출력을 수신하고 원래의 신호와 노이즈 신호를 구분하여 가변이득 증폭회로(200)에 전송하는 자동 이득조절회로(500), 및 반도체 리모콘 수신장치(10)의 외부 핀으로부터 고전류 신호를 수신하여 필터(300)의 중심주파수를 조절하는 트리밍 회로(700)를 구비하고 있다.
도 1에 도시된 적외선 리모콘 수신 시스템의 동작은 다음과 같다.
리모콘 송신 시스템(미도시)으로부터 포토 다이오드(20)를 통하여 원격제어신호를 수신한다. 포토 다이오드(20)는 빛의 형태로 수신된 원격제어신호를 전류의 형태로 변환하는 기능을 하며 증폭회로(100)는 포토 다이오드(20)를 통하여 수신된 원격제어신호를 증폭하는 기능을 한다. 가변이득 증폭회로(200)는 증폭회로(100)의 출력을 수신하고 원래의 신호와 노이즈 신호의 이득을 달리하여 증폭하며, 필터(300)는 캐리어 주파수 성분만을 통과시키고 그 이외의 성분은 제거하는 기능을 한다. 외피신호 검출회로(400)는 필터(300)로부터 신호를 수신하여 외피신호(envelope signal)를 추출하고, 히스테리시스 비교기(600)는 외피신호 검출회로(400)의 출력들을 수신하여 비교하고 수신된 원격제어신호에 해당하는 펄스신호를 발생시킨다. 자동 이득조절회로(500)는 외피신호 검출회로(400)의 출력을 수신하고 원래의 신호와 노이즈 신호를 구분하여 가변이득 증폭회로(200)로 하여금 이득을 조절할 수 있도록 하는 기능을 한다. 히스테리시스 비교기(600)로부터 출력되는 펄스신호(DOUT)는 마이크로 컴퓨터(30)로 전송된다. 마이크로 컴퓨터(30)는 반도체 신호처리 장치(10)로부터 펄스신호를 수신하여 사용자가 원하는 기기의 동작을 수행한다. 트리밍 회로(700)는 반도체 신호처리 장치(10)의 외부로 나온 옵션핀으로부터 고전류 신호를 수신하고 퓨징(fusing)이나 제너재핑(Zener zapping)에 의해 트리밍 회로(700)를 구성하는 저항을 트리밍함으로서 필터(300)의 중심주파수를 조절하는 기능을 한다.
도 2는 MOS 스위치를 사용하여 설계된 고역통과 증폭기를 갖는 본 발명에 따른 반도체 신호처리 장치의 증폭회로로서, 고역통과 증폭기(110)와 공통모드 피드백회로(120)를 구비한다. 도 2의 증폭회로는 포토 다이오드 전압신호(SPD)를 수신하는 일측단과 노드(N3)에 연결된 타측단을 갖는 커패시터(C2), 기준전압(VREF1)이 인가되는 일측단과 노드(N4)에 연결된 타측단을 갖는 커패시터(C3), 노드(N3)에 연결된 제 1 입력단자와 노드(N4)에 연결된 제 2 입력단자와 공통모드 피드백신호(CMFBO)를 수신하는 제 3 입력단자를 가지고, 제 1 입력단자에 인가되는 고주파 신호(OPIN1)와 제 2 입력단자에 인가되는 기준신호(OPIN2)의 차이를 증폭하여 2 개의 출력신호(OPOUT1, OPOUT2)를 각각 노드(N5)와 노드(N6)로 출력하는 연산증폭기(111), 노드(N5)와 노드(N6)로부터 2 개의 출력신호(OPOUT1, OPOUT2)를 수신하여 공통모드 피드백신호(CMFBO)를 발생시키고 연산증폭기(111)의 제 3 입력단자로 전송하는 공통모드 피드백회로(120), 노드(N3)와 노드(N5) 사이에 서로 병렬로 연결되어 있는 커패시터(C4)와 MOS 트랜지스터(NM1)쌍, 및 노드(N4)과 노드(N6) 사이에 서로 병렬로 연결되어 있는 커패시터(C5)와 MOS 트랜지스터(NM2)쌍을 구비하고, MOS 트랜지스터(NM1)와 MOS 트랜지스터(NM2)의 게이트에는 공통으로 소정의 전압(VCR1)이 인가된다.
도 2에 도시된 증폭회로의 동작은 다음과 같다.
도 2에 도시된 증폭회로는 고역통과 필터(High Pass Filter)의 기능도 하고 포토 다이오드 전압신호(SPD)를 수신하여 증폭하고 그 결과를 출력하는 기능도 한다. MOS 트랜지스터들(NM1, NM2)은 게이트 단자에 소정의 전압신호(VCR1)를 인가하고 선형영역에서 동작시켜서 저항으로 사용된다. 도 2에서 커패시터(C2)는 커패시터(C3)와 동일한 값을 가지고, 커패시터(C4)는 커패시터(C5)와 동일한 값을 가진다. 또한, MOS 트랜지스터(NM1)와 MOS 트랜지스터(NM2)는 동일한 크기를 가진다. 증폭회로(100)의 이득은 커패시터(C2)와 커패시터(C4)의 비에 의해 결정되며, MOS 트랜지스터들(NM1, NM2)의 저항을 똑같이 RM이라 할 때 고역통과 주파수는 커패시터들(C2와 C4)과 RM에 의해 결정된다. 공통모드 피드백 회로(120)는 연산증폭기(111)의 두 출력(OPOUT1, OPOUT2)을 수신하여 공통모드 피드백신호(CMFBO)를 발생시킨다. 증폭회로(100)의 전달특성은 다음과 같다. 포토 다이오드 전압신호가 SPD일 때 s를 복소연산자라 하면, 커패시터(C2)를 통해 흐르는 전류(IC2)는 IC2 = s ×C2 ×SPD 이고, 출력전압(OPOUT1)은 OPOUT1 = (RM/(1 + s ×RM ×C4))×s ×C2 ×SPD 이므로 증폭회로(100)의 이득(G)은 수학식 1과 같이 된다.
G = OPOUT1/SPD = (RM ×s ×C2)/(1 + s ×RM ×C4)
s >> (1/(RM ×C4)) 일 때, 이득은 G ≒ (C2/C4) 와 같이 된다.
고역통과 폴 주파수(fp)는 수학식 2와 같이 된다.
×C4 ×RM)
저속동작을 요하는 응용분야에서는 증폭회로의 폴 주파수(Pole Frequency)를 결정하는 저항의 값이 수 ㏁ 범위의 값을 가지며, 이렇게 큰 값을 가지는 저항은 집적회로로 구현할 경우 면적을 많이 차지한다. 도 2에 도시된 바와 같이 NMOS 트랜지스터(NM1, NM2)를 사용하여 저항을 구현하면, 집적회로로 구현할 경우 차지하는 면적을 보다 작게 할 수 있다. 또한, 도 2에 도시된 바와 같이, 연산증폭기(111)의 제 1 입력단자와 제 1 출력단자 사이, 그리고 제 2 입력단자와 제 2 출력단자 사이에 커패시터와 MOS 트랜지스터쌍을 삽입함으로써 증폭회로(100)를 완전 차동으로 동작하게 할 수 있다.
도 3은 직류레벨 조절회로를 갖고 MOS 스위치를 사용하여 설계된 고역통과 증폭기를 갖는 본 발명에 따른 반도체 신호처리 장치의 증폭회로로서, 도 2에 도시된 증폭회로의 입력단(input stage)에 직류레벨 조절회로(130)를 더 구비한다. 따라서, 여기서는 직류레벨 조절회로(130)에 대해서만 설명한다.
직류레벨 조절회로(130)는 전원전압(VDD)이 인가되는 소스 단자와 노드(N1)에 연결된 게이트 단자와 노드(N2)에 연결된 드레인 단자를 갖는 PMOS 트랜지스터(PM1), 전원전압(VDD)이 인가되는 일측단자와 노드(N2)에 연결된 타측단자를 갖는 저항(R1), 노드(N2)에 연결된 제 1 입력단자와 접지(VSS)에 연결된 제 2 입력단자와 노드(N1)에 연결된 출력단자를 갖고 노드(N2)의 전압을 증폭하는 연산증폭기(131), 및 노드(N1)와 접지(VSS) 사이에 연결된 커패시터(C1)를 구비하고, 노드(N2)에 포토 다이오드 전압신호(SPD)가 인가된다.
도 3에 도시된 증폭회로의 동작은 다음과 같다.
먼저, 직류레벨 조절회로(130)의 동작에 대해 설명한다.
일반적으로, 적외선 리모콘 수신기에 있어서 주변환경이 밝으면 포토 다이오드에 흐르는 직류전류가 커지게 된다. 이 전류는 반도체 신호처리 장치 내에 있는 입력단 증폭회로의 입력범위를 벗어날 수 있으며, 이것을 방지하기 위하여 직류레벨 조절회로가 필요하다. 도 2의 직류레벨 조절회로(130)에서 포토 다이오드 전압신호(SPD)는 적외선 리모콘 수신시스템의 포토 다이오드(미도시)로부터 수신되는 전기적인 신호이다. 밝은 빛이 있는 조건에서는 포토 다이오드에 흐르는 직류전류는 증가하고 노드(N2)에 인가되는 포토 다이오드 전압신호(SPD)는 감소한다. 노드(N2)의 전압이 제로(0) 이하가 되면 제 1 연산증폭기(112)의 출력인 노드(N1)의 전압은 "로우" 상태가 되고 MOS 트랜지스터(PM1)가 온되어 노드(N2)의 전압을 제로(0)보다 큰 값으로 만든다. 도 2의 직류레벨 조절회로(130)에 의해 적외선 광신호에 대해서는 입력 임피던스는 R1이 되고, 노드(N2)의 전압을 제로(0) 이하로 만드는 포토 다이오드의 직류전류에 대해서는 입력 임피던스는 제로(0)가 된다. 따라서, 포토 다이오드(미도시)로 흐르는 직류전류가 큰 조건에서도 적외선 광신호에 대한 이득은 감소하지 않는다.
따라서, 직류레벨 조절회로(130)에 의해 증폭회로의 입력범위를 벗어나는 외부 입력신호가 입력단 증폭회로에 입력되더라도 안전하게 증폭기능을 수행할 수 있다.
도 4는 도 2와 도 3의 증폭회로 내에 있는 연산증폭기(111)를 상세히 나타낸 도면으로서, 전원전압(VDD)이 인가되는 소스단자와 노드(N7)에 연결된 드레인 단자와 바이어스 전압(VBIAS1)이 인가되는 게이트 단자를 가지는 PMOS 트랜지스터(PM3), 전원전압(VDD)이 인가되는 소스 단자와 노드(N8)에 연결된 드레인 단자와 바이어스 전압(VBIAS1)이 인가되는 게이트 단자를 가지는 PMOS 트랜지스터(PM4), 노드(N7)에 연결된 드레인 단자와 노드(N9)에 연결된 소스 단자와 연산증폭기의 제 1 입력신호(OPIN1)가 인가되는 게이트 단자를 가지는 NMOS 트랜지스터(NM3), 노드(N8)에 연결된 드레인 단자와 노드(N9)에 연결된 소스 단자와 연산증폭기의 제 2 입력신호(OPIN2)가 인가되는 게이트 단자를 가지는 NMOS 트랜지스터(NM4), 노드(N9)와 접지(VSS) 사이에 연결된 전류원(Ib1), 노드(N7)에 연결된 소스 단자와 노드(N11)에 연결된 게이트 단자와 노드(N10)에 연결된 드레인 단자를 가지는 PMOS 트랜지스터(PM5), 노드(N8)에 연결된 소스 단자와 노드(N11)에 공통 연결된 게이트 단자 및 드레인 단자를 가지는 PMOS 트랜지스터(PM6), 노드(N10)에 연결된 드레인 단자와 바이어스 전압(VBIAS2)이 인가되는 게이트 단자를 가지는 NMOS 트랜지스터(NM5), NMOS 트랜지스터(NM5)의 소스 단자에 연결된 드레인 단자와 접지(VSS)에 연결된 소스 단자와 노드(N12)에 연결된 게이트 단자를 가지는 NMOS 트랜지스터(NM7), 노드(N11)에 연결된 드레인 단자와 바이어스 전압(VBIAS2)이 인가되는 게이트 단자를 가지는 NMOS 트랜지스터(NM6), 및 NMOS 트랜지스터(NM6)의 소스 단자에 연결된 드레인 단자와 접지(VSS)에 연결된 소스 단자와 노드(N12)에 연결된 게이트 단자를 가지는 NMOS 트랜지스터(NM8)를 구비하고, 노드(N12)에 공통모드 피드백신호(CMFBO)가 인가되고 노드(N10)와 노드(N11)에서 각각 제 1 출력신호(OPOUT1)와 제 2 출력신호(OPOUT2)가 나온다.
도 4에 도시된 본 발명에 따른 연산증폭기(111)는 2 개의 연산증폭기 입력신호(OPIN1, OPIN2)와 1 개의 공통모드 피드백신호(CMFBO)를 수신하고, 두 입력신호의 차이를 증폭하여 두 개의 연산증폭기 출력신호(OPOUT1, OPOUT2)를 출력한다.
도 4에 도시된 바와 같은 본 발명의 실시예에서는 연산증폭기(111)의 제 2 입력(OPIN2)으로는 약 VDD/2 의 값을 갖는 기준전압이 커패시터(미도시)를 통과하여 인가되고, 제 1 입력(OPIN1)으로는 포토 다이오드 전압신호(SPD)가 커패시터(미도시)를 통과하여 인가된다. 그리고, 정상적으로 동작할 때, 연산증폭기의 두 출력신호(OPOUT1, OPOUT2)는 약 VDD/2가 된다.
제 2 연산증폭기(111)의 두 출력신호(OPOUT1, OPOUT2)가 VDD/2보다 커지면, 후술하는 공통모드 피드백 회로의 동작에 의해 공통모드 피드백신호(CMFBO)가 증가한다. 공통모드 피드백신호(CMFBO)가 증가하면, 연산증폭기(111)의 두 출력신호(OPOUT1, OPOUT2)는 감소하게 된다.
연산증폭기(111)의 두 출력신호(OPOUT1, OPOUT2)가 VDD/2보다 작아지면, 후술하는 공통모드 피드백 회로의 동작에 의해 공통모드 피드백신호(CMFBO)가 감소한다. 공통모드 피드백신호(CMFBO)가 감소하면, 연산증폭기(111)의 두 출력신호(OPOUT1, OPOUT2)는 증가하게 된다.
도 5는 도 2와 도 3의 증폭회로 내에 있는 공통모드 피드백 회로(120)를 상세히 나타낸 도면으로서, 공통모드신호 발생부(121)와 공통모드 증폭부(122)로 구성되어 있다.
공통모드신호 발생부(121)는 전원전압(VDD)에 연결된 소스 단자와 노드(N13)에 공통 연결된 게이트 단자 및 드레인 단자를 가지는 PMOS 트랜지스터(PM7), 전원전압(VDD)에 연결된 소스 단자와 노드(N13)에 연결된 게이트 단자와 노드(N14)에 연결된 드레인 단자를 가지는 PMOS 트랜지스터(PM8), 노드(N13)에 연결된 드레인 단자와 노드(N15)에 연결된 소스 단자와 연산증폭기의 제 1 출력신호(OPOUT1)가 인가되는 게이트 단자를 가지는 NMOS 트랜지스터(NM9), 노드(N14)에 공통 연결된 게이트 단자 및 드레인 단자와 노드(N15)에 연결된 소스 단자를 가지는 NMOS 트랜지스터(NM10), 노드(N15)와 접지 사이에 연결되어 있는 전류원(Ib2), 노드(N14)에 공통 연결된 게이트 단자 및 드레인 단자와 노드(N16)에 연결된 소스 단자를 가지는 NMOS 트랜지스터(NM11), 노드(N13)에 연결된 드레인 단자와 노드(N16)에 연결된 소스 단자와 연산증폭기의 제 2 출력신호(OPOUT2)가 인가되는 게이트 단자를 가지는 NMOS 트랜지스터(NM12), 노드(N16)와 접지 사이에 연결되어 있는 전류원(Ib3)를 구비하고 노드(N14)에서 출력전압(Vcmo)이 발생된다.
공통모드 증폭부(122)는 전원전압(VDD)과 노드(N17) 사이에 연결되어 있는 전류원(Ib4), 노드(N17)에 연결된 소스 단자와 노드(N14)에 연결된 게이트 단자를 가지는 PMOS 트랜지스터(PM9), PMOS 트랜지스터(PM9)의 드레인 단자에 공통 연결된 게이트 단자 및 드레인 단자와 접지(VSS)에 연결된 소스 단자를 가지는 NMOS 트랜지스터(NM13), 노드(N17)에 연결된 소스 단자와 노드(N18)에 연결된 드레인 단자와 기준전압(VREF2)이 인가되는 게이트 단자를 가지는 PMOS 트랜지스터(PM10), 및 PMOS 트랜지스터(PM10)의 드레인 단자에 공통 연결된 게이트 단자 및 드레인 단자와 접지(VSS)에 연결된 소스 단자를 가지는 NMOS 트랜지스터(NM14)를 구비하고 노드(N18)에서 공통모드 피드백신호(CMFBO)가 발생된다.
이하, 도 5에 도시된 공통모드 피드백 회로(120)의 동작에 대해 설명한다.
NMOS 트랜지스터(NM9)의 드레인 단자에 흐르는 전류와 NMOS 트랜지스터(NM12)의 드레인 단자에 흐르는 전류의 합은 PMOS 트랜지스터(PM7)의 드레인 단자에 흐르는 전류와 같고, 공통모드신호 발생부(125)의 출력전류(Icmo)는 PMOS 트랜지스터(PM8)의 드레인 단자에 흐르는 전류에서 NMOS 트랜지스터(NM10)의 드레인 단자에 흐르는 전류와 NMOS 트랜지스터(NM11)의 드레인 단자에 흐르는 전류를 합한 값을 뺀 값과 같다. 공통모드신호 발생부(125)의 출력전압(Vcmo)은 공통모드신호 발생부(125)의 출력전류(Icmo)와 공통모드신호 발생부(125)의 출력 임피던스를 곱한 값과 같다. 트랜지스터들(NM9, NM10, NM11, NM12)의 전달콘덕턴스(transconductance, gm)가 모두 동일하다고 가정할 때, 트랜지스터(NM9)의 드레인 전류는 ID9 = gm ×((OPOUT1 - Vcmo)/2)이고, 트랜지스터(NM10)의 드레인 전류는 ID10 = gm ×((Vcmo - OPOUT1 )/2)이고, 트랜지스터(NM11)의 드레인 전류는 ID11 = gm ×((Vcmo - OPOUT2 )/2)이고, 트랜지스터(NM12)의 드레인 전류는 ID12 = gm ×(( OPOUT2 - Vcmo)/2)이 된다. 공통모드신호 발생부(125)의 두 입력(OPOUT1, OPOUT2)의 중간값(VCM)은 VCM = (OPOUT1 + OPOUT2)/2이므로 공통모드신호 발생부(125)의 출력전류(Icmo)는 Icmo = ID9 - ID10 - ID11 + ID12 = gm ×(VCM - Vcmo)이 된다.
삭제
공통모드신호 발생부(125)의 출력 임피던스를 Rout이라 하면, 공통모드신호 발생부(125)의 출력전압(Vcmo)은 Vcmo = Icmo ×Rout = gm×Rout×(VCM - Vcmo) 이므로, Vcmo는 수학식 3과 같이 된다.
Vout = (gm ×Rout ×VCM)/(1 + gm ×Rout)
gm ×Rout >> 1 일 때, Vout ≒ VCM 와 같이 된다.
도 5에 도시된 본 발명에 따른 공통모드 피드백 회로는 종래와는 달리 저항 등의 수동소자를 사용하지 않고 MOS 트랜지스터를 사용함으로써 집적회로로 구현할 경우 차지하는 면적을 보다 작게 할 수 있다.
도 6은 gm 셀을 사용하여 설계된 고역통과 증폭기를 갖는 본 발명의 증폭회로를 나타내는 도면이다. 도 6의 증폭회로는 도 2에 도시된 증폭회로에서 MOS 스위치 대신에 gm 셀을 사용하여 설계한 회로이다. gm 셀(142)은 연산증폭기(111)의 두 출력신호(OPOUT1, OPOUT2)를 수신하고 두 출력신호를 발생시켜 각각 연산 증폭기(111)의 제 1 입력노드(N3)와 제 2 입력노드(N4)에 전달한다.
수십 kHz의 낮은 주파수 대역의 신호를 처리하려면 피드백 저항의 값이 매우 커야 하며, 이 피드백 저항을 수동소자로 구현하게 되면 칩의 면적이 매우 커지게 된다. 서브 스레숄드(sub-threshold) 영역에서 동작하는 gm 셀을 피드백 저항으로 대치한 도 6에 도시된 바와 같은 본 발명의 증폭회로를 사용하면 이 문제를 해결할 수 있다. gm 셀을 사용한 도 6의 고역통과 증폭기는 큰 입력신호가 입력되더라도 출력신호가 접히거나 왜곡되지 않고 포화(saturation)된다. 따라서 여러 단의 증폭기를 사용할 경우 앞단의 증폭기에서 이미 커진 신호를 왜곡이 없이 증폭하기 위해 뒤 단에는 도 6에 도시된 바와 같은 gm 셀을 사용한 고역통과 증폭기를 사용할 수 있다.
도 7은 직류레벨 조절회로를 갖고 gm 셀을 사용하여 설계된 고역통과 증폭기를 갖는 본 발명에 따른 반도체 신호처리 장치의 증폭회로를 나타내는 도면으로서, 도 6에 도시된 증폭회로의 입력단(input stage)에 직류레벨 조절회로(130)를 더 구비한다. 직류레벨 조절회로(130)에 대해서는 도 3을 참조하여 앞에서 설명하였으므로 여기서는 설명을 생략한다.
도 8은 도 6과 도 7의 고역통과 증폭기에 사용된 gm 셀을 상세히 나타낸 도면이다.
도 8의 gm 셀은 전원전압(VDD)과 노드(N81)사이에 연결되어 있는 전류원(Ib81), 노드(N81)에 연결된 소스 단자와 노드(N83)에 연결된 드레인 단자와 제 1 입력신호(GMCI1)가 인가되는 게이트 단자를 갖는 PMOS 트랜지스터(PM81), 노드(N81)에 연결된 소스 단자와 노드(N84)에 연결된 드레인 단자와 제 2 입력신호(GMCI2)가 인가되는 게이트 단자를 갖는 PMOS 트랜지스터(PM82), 전원전압(VDD)과 노드(N82)사이에 연결되어 있는 전류원(Ib82), 노드(N82)에 연결된 소스 단자와 노드(N83)에 연결된 드레인 단자와 제 1 입력신호(GMCI1)가 인가되는 게이트 단자를 갖는 PMOS 트랜지스터(PM83), 노드(N82)에 연결된 소스 단자와 노드(N84)에 연결된 드레인 단자와 제 2 입력신호(GMCI2)가 인가되는 게이트 단자를 갖는 PMOS 트랜지스터(PM84), 노드(N83)에 연결된 드레인 단자와 접지(GND)에 연결된 소스 단자와 노드(N85)에 연결된 게이트 단자를 갖는 NMOS 트랜지스터(NM85), 노드(N84)에 연결된 드레인 단자와 접지(GND)에 연결된 소스 단자와 노드(N85)에 연결된 게이트 단자를 갖는 NMOS 트랜지스터(NM86), 및 노드(N84)로부터 제 1 출력신호(GMCO1)를 수신하고 노드(N83)로부터 제 2 출력신호(GMCO2)를 수신하여 공통모드 피드백신호를 발생시켜 노드(N85)로 전달하는 공통모드 피드백회로(810)를 구비한다.
도 8의 gm 셀 회로에서 제 1 입력신호(GMCI1)는 도 6과 도 7에 도시된 연산증폭기(111)의 제 1 출력신호(OPOUT1)에 해당하고, 제 2 입력신호(GMCI2)는 도 6과 도 7에 도시된 연산증폭기(111)의 제 2 출력신호(OPOUT2)에 해당한다. 그리고, 제 1 출력신호(GMCO1)는 도 6과 도 7의 노드(N3)에 전달되고, 제 2 출력신호(GMCO2)는 도 6과 도 7의 노드(N4)에 전달된다. 도 8에 도시된 gm 셀 회로는 제 1 입력신호(GMCI1)와 제 2 입력신호(GMCI2)의 차이에 비례하는 전류(Io)를 발생시키며, 전류(Io)는 Io = gm ×(GMCI1 - GMCI2)의 식으로 주어진다.
도 6과 도 7에서 연산증폭기(111)의 입력단이 가상접지(virtual ground) 상태에 있다고 하면 gm 셀(142) 대신에 저항을 사용하였을 때 저항에 흐르는 전류는 출력전압(OPOUT1)을 저항 값으로 나눈 값이 된다. 저항을 gm 셀로 대치하면 gm 셀의 출력전류(I)는 I = gm×OPOUT1으로 주어진다. 여기서, OPOUT1을 OPOUT2로 대치해도 같은 값이 나온다. 따라서, 도 2에 도시된 바와 같은 gm셀을 사용함으로써 메가 옴(㏁) 단위의 큰 저항 값을 구현할 수 있다.
도 9는 본 발명의 제 1 실시예에 따른 외피신호 검출회로를 나타내는 도면으로서, 도 1에 도시된 적외선 리모콘 수신기의 외피신호 검출회로(400)에 해당한다.
도 9의 외피신호 검출회로는 고역통과 증폭기(910), 외피신호 추출부(920), 및 비교기(930)를 구비한다.
고역통과 증폭기(910)는 커패시터(C11)를 통하여 입력신호(Vin)를 수신하는 제 1 입력단자와 기준전압(VREF3)이 인가되는 제 2 입력단자를 가지고 입력신호(Vin)와 기준전압(VREF3)과의 차이를 증폭하여 노드(N91)에 출력하는 연산증폭기(912), 연산증폭기(912)의 제 1 입력단자와 출력단자 사이에 연결되어 있는 커패시터(C12), 소정의 제어전압(Vcr)이 인가되는 게이트 단자를 가지고 커패시터(C12) 양단에 연결되어 있는 NMOS 트랜지스터(NM91)를 포함한다.
외피신호 추출부(920)는 고역공과 증폭부(910)의 출력신호(SAMPO)를 수신하는 제 1 입력단자와 노드(N92)에 연결된 제 2 입력단자를 가지고 고역통과 증폭기(910)의 출력신호(SAMPO)와 노드(N92)의 전압인 제 1 외피신호(ENVO1)와의 차이를 증폭하는 연산증폭기(922), 연산증폭기(922)의 출력단자에 연결된 게이트 단자와 노드(N92)에 연결된 소스 단자를 가지는 NMOS 트랜지스터(NM92), 전원전압(VDD)과 NMOS 트랜지스터(NM92)의 드레인 단자 사이에 연결되어 전류를 공급하는 전류원(Ib91), 노드(N92)와 접지(VSS) 사이에 연결되어 있는 커패시터(C13), 및 노드(N92)와 접지(VSS) 사이에 연결되어 있는 전류원(Ib92)을 포함한다.
도 10은 도 9의 각 신호들의 파형을 나타내는 도면이다.
이하, 도 9와 도 10을 참조하여 본 발명의 제 1 실시예에 따른 외피신호 검출회로의 동작에 대해 설명한다.
고역통과 증폭기(910)는 본 발명의 독특한 부분으로서, 고역통과 필터(High Pass Filter)의 기능도 하고 입력신호(Vin)를 수신하여 증폭하고 출력신호(SAMPO)를 발생시키는 기능도 한다. NMOS 트랜지스터(NM91)의 게이트 단자에는 소정의 제어전압(Vcr)을 인가하여, 선형영역에서도 동작하고 포화영역에서도 동작하도록 한다.
고역통과 증폭기(910)의 이득은 커패시터(C11)와 커패시터(C12)의 비에 의해 결정되며, NMOS 트랜지스터(NM91)의 저항을 RM이라 할 때 고역통과 주파수는 커패시터들(C11과 C12)과 RM에 의해 결정된다. 고역통과 증폭기(910)의 출력신호(SAMPO), 즉 노드(N91)의 전압이 연산증폭기(912)의 제 2 입력단자에 인가되는 기준전압(VREF3)보다 낮아지려고 하면, NMOS 트랜지스터(NM91)가 온 되어 고역통과 증폭기(910)의 출력신호(SAMPO)는 기준전압(VREF3)과 같은 전압레벨이 된다. 즉, 고역통과 증폭기(910)의 출력신호(SAMPO)의 최저값은 기준전압(VREF3)의 레벨보다 낮아지지 않는다. 결국, 도 10에 도시된 바와 같이, 고역통과 증폭기(910)의 출력신호(SAMPO)의 버추얼 접지(ac 접지)레벨은 출력신호(SAMPO)의 크기에 따라 변화하게 된다. 고역통과 증폭기(910)에 의해 버추얼 접지레벨이 높아지기 때문에 낮은 입력신호가 인가되더라도 외피신호의 검출효율이 높아지게 된다.
외피신호 추출부(920)는 고역통과 증폭기(910)의 출력신호(SAMPO)를 수신하여 제 1 외피신호(ENVO1)를 발생시킨다. 연산증폭기(922)는 고역통과 증폭기(910)의 출력신호(SAMPO)와 노드(N92)의 전압레벨의 차이를 증폭하여 출력하고 NMOS 트랜지스터(NM92)에 흐르는 전류를 제어한다. NMOS 트랜지스터(NM92)에 흐르는 전류는 커패시터(C13)를 충전시켜 노드(N92)의 전압레벨을 높인다. 전류원(Ib92)은 커패시터(C13)에 충전된 전압을 방전시키는 속도를 결정한다.
비교기(930)는 제 1 외피신호(ENVO1)를 수신하고 이 신호를 기준전압(VREF4)과 비교하여 펄스신호(DOUT)를 출력한다. 도 10에 도시된 바와 같이, 제 1 외피신호(ENVO1)가 기준전압(VREF4)보다 큰 범위에서는 펄스신호(DOUT)는 "하이" 상태가 되고, 제 1 외피신호(ENVO1)가 기준전압(VREF4)보다 작은 범위에서는 펄스신호(DOUT)는 "로우" 상태가 된다.
도 11은 본 발명의 제 2 실시예에 따른 외피신호 검출회로로서, 고역통과 증폭기(910), 제 1 외피신호 추출부(920), 제 2 외피신호 추출부(940) 및 비교기(930)를 구비한다.
고역통과 증폭기(910)는 커패시터(C11)를 통하여 입력신호(Vin)를 수신하는 제 1 입력단자와 기준전압(VREF3)이 인가되는 제 2 입력단자를 가지고 입력신호(Vin)와 기준전압(VREF3)과의 차이를 증폭하여 노드(N91)에 출력하는 연산증폭기(912), 연산증폭기(912)의 제 1 입력단자와 출력단자 사이에 연결되어 있는 커패시터(C12), 소정의 제어전압(Vcr)이 인가되는 게이트 단자를 가지고 커패시터(C12) 양단에 연결되어 있는 NMOS 트랜지스터(NM91)를 포함한다.
제 1 외피신호 추출부(920)는 고역통과 증폭기(910)의 출력신호(SAMPO)를 수신하는 제 1 입력단자와 노드(N92)에 연결된 제 2 입력단자를 가지고 고역통과 증폭기(910)의 출력신호(SAMPO)와 노드(N92)의 전압과의 차이를 증폭하는 연산증폭기(922), 연산증폭기(922)의 출력단자에 연결된 게이트 단자와 노드(N92)에 연결된 소스 단자를 가지는 NMOS 트랜지스터(NM92), 전원전압(VDD)과 NMOS 트랜지스터(NM92)의 드레인 단자 사이에 연결되어 전류를 공급하는 전류원(Ib91), 노드(N92)와 접지(VSS) 사이에 연결되어 있는 커패시터(C13), 및 노드(N92)와 접지(VSS) 사이에 연결되어 있는 전류원(Ib92)을 포함하고, 노드(N92)로 제 1 외피신호(ENVO1)를 발생시킨다.
제 2 외피신호 추출부(940)는 제 1 외피신호 추출부(920)의 출력인 제 1 외피신호(ENVO1)를 수신하는 제 1 입력단자와 노드(N93)에 연결된 제 2 입력단자를 가지고 노드(N92)의 전압인 제 1 외피신호(ENVO1)와 노드(N93)의 전압과의 차이를 증폭하는 연산증폭기(942), 연산증폭기(942)의 출력단자에 연결된 게이트 단자와 노드(N93)에 연결된 소스 단자를 가지는 NMOS 트랜지스터(NM93), 전원전압(VDD)과 NMOS 트랜지스터(NM93)의 드레인 단자 사이에 연결되어 전류를 공급하는 전류원(Ib93), 노드(N93)와 접지(VSS) 사이에 연결되어 있는 커패시터(C14), 및 노드(N93)와 접지(VSS) 사이에 연결되어 있는 전류원(Ib94)을 포함하고, 노드(N93)로 제 2 외피신호(ENVO2)를 발생시킨다.
도 12는 도 11의 각 신호들의 파형을 나타내는 도면이다.
이하, 도 11과 도 12를 참조하여 본 발명의 제 2 실시예에 따른 외피신호 검출회로의 동작에 대해 설명한다.
고역통과 증폭기(910)는 도 9에 도시되어 있는 본 발명의 제 1 실시예에 따른 외피신호 검출회로의 고역통과 증폭기(910)와 동일하게 동작하고, 제 1 외피신호 추출부(920)는 도 9에 도시되어 있는 본 발명의 제 1 실시예에 따른 외피신호 검출회로의 외피신호 추출부(920)와 동일하게 동작하므로 여기서는 그 설명을 생략한다.
제 2 외피신호 추출부(940)는 제 1 외피신호 추출부(920)의 출력신호인 제 1 외피신호(ENVO1)를 수신하여 제 2 외피신호(ENVO2)를 발생시킨다. 연산증폭기(942)는 제 1 외피신호(ENVO1)와 노드(N93)의 전압레벨과의 차이를 증폭하여 출력하고 NMOS 트랜지스터(NM93)에 흐르는 전류를 제어한다. NMOS 트랜지스터(NM93)에 흐르는 전류는 커패시터(C14)를 충전시켜 노드(N93)의 전압레벨을 높인다. 전류원(Ib94)은 커패시터(C14)에 충전된 전압을 방전시키는 속도를 결정한다.
비교기(930)는 제 1 외피신호(ENVO1)와 제 2 외피신호(ENVO2)를 수신하고 서로 비교하여 펄스신호(DOUT)를 출력한다. 도 12에 도시된 바와 같이 제 1 외피신호(ENVO1)가 제 2 외피신호(ENVO2)보다 큰 범위에서는 펄스신호(DOUT)는 "하이" 상태가 되고, 제 1 외피신호(ENVO1)가 제 2 외피신호(ENVO2)보다 작은 범위에서는 펄스신호(DOUT)는 "로우" 상태가 된다.
도 11에 도시된 본 발명의 제 2 실시예에 따른 외피신호 검출회로는 도 9에 도시된 본 발명의 제 1 실시예에 따른 외피신호 검출회로의 경우와 마찬가지로, 고역통과 증폭기(910)를 구비함으로써 고역통과 증폭기(910)의 출력신호(SAMPO)의 최저값은 기준전압(VREF3)의 레벨보다 낮아지지 않는다. 결국, 도 12에 도시된 바와 같이, 고역통과 증폭기(910)의 출력신호(SAMPO)의 버추얼 접지(ac 접지)레벨은 출력신호(SAMPO)의 크기에 따라 변화하게 된다. 고역통과 증폭기(910)에 의해 버추얼 접지레벨이 높아지기 때문에 낮은 입력신호가 인가되더라도 외피신호의 검출효율이 높아지게 된다.
한편, 리모콘 수신기가 수신하는 버스트 신호의 크기는 송신기와 수신기 사이의 거리에 의해 결정된다. 그러므로, 비교기의 출력인 펄스신호(DOUT)의 폭이 수신거리에 따라 달라질 수 있다. 그런데, 도 11에 도시된 본 발명의 제 2 실시예에 따른 외피신호 검출회로는 비교기(930)의 기준전압으로서 제 2 외피신호 추출부(940)의 출력신호인 제 2 외피신호(ENVO2)를 사용함으로써 펄스신호(DOUT)의 폭이 수신거리에 따라 변하지 않게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 적외선 리모콘 수신기는 CMOS 공정만을 사용하여 설계된 반도체 신호처리 장치를 구비하며 잡음특성이 우수하다. 또한, 본 발명에 따른 적외선 리모콘 수신기의 반도체 신호처리 장치는 입력범위를 벗어나는 외부 입력신호가 입력되더라도 안전하게 증폭기능을 수행할 수 있고, 집적회로로 구현했을 때, 칩상에서 차지하는 면적을 줄일 수 있다. 또한, 본 발명에 따른 적외선 리모콘 수신기의 외피신호 검출회로는 검출효율이 높고, 낮은 입력신호가 입력되는 경우에도 안전하게 출력펄스신호를 발생시킬 수 있다.
도 1은 본 발명에 따른 적외선 리모콘 수신기를 나타내는 도면이다.
도 2는 MOS 스위치를 사용하여 설계된 고역통과 증폭기를 갖는 본 발명에 따른 반도체 신호처리 장치의 증폭회로를 나타내는 도면이다.
도 3은 직류레벨 조절회로를 갖고 MOS 스위치를 사용하여 설계된 고역통과 증폭기를 갖는 본 발명에 따른 반도체 신호처리 장치의 증폭회로를 나타내는 도면이다.
도 4는 본 발명에 따른 반도체 신호처리 장치의 증폭회로의 고역통과 증폭기에 사용하는 연산증폭기를 상세히 나타낸 도면이다.
도 5는 본 발명에 따른 반도체 신호처리 장치의 공통모드 피드백 회로를 상세히 나타낸 도면이다.
도 6은 gm 셀을 사용하여 설계된 고역통과 증폭기를 갖는 본 발명에 따른 반도체 신호처리 장치의 증폭회로를 나타내는 도면이다.
도 7은 직류레벨 조절회로를 갖고 gm 셀을 사용하여 설계된 고역통과 증폭기를 갖는 본 발명에 따른 반도체 신호처리 장치의 증폭회로를 나타내는 도면이다.
도 8은 도 6과 도 7의 고역통과 증폭기에 사용된 gm 셀을 상세히 나타낸 도면이다.
도 9는 본 발명의 제 1 실시예에 따른 외피신호 검출회로를 나타내는 도면이다.
도 10은 도 8의 각 신호들의 파형을 나타내는 도면이다.
도 11은 본 발명의 제 2 실시예에 따른 외피신호 검출회로를 나타내는 도면이다.
도 12는 도 3의 각 신호들의 파형을 나타내는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 반도체 신호처리 장치 20 : 포토 다이오드
30 : 마이크로 컴퓨터 100 : 증폭회로
111, 131 : 연산 증폭기 110, 910 : 고역통과 증폭기
120 : 공통모드 피드백회로 130 : 직류레벨 조절회로
200 : 가변이득 증폭회로 300 : 필터
400 : 외피신호 검출회로 500 : 자동이득 조절회로
600 : 히스테리시스 비교기 700 : 트리밍 회로
920 : 제 1 외피신호 추출부 930 : 비교기
940 : 제 2 외피신호 추출부

Claims (25)

  1. 광신호를 전기적 신호로 변환하는 포토 다이오드, 상기 포토 다이오드로부터 신호를 수신하여 노이즈 성분을 제거하고 송신 시스템으로부터 수신한 원격제어신호에 해당하는 펄스신호를 발생시키는 CMOS 반도체 신호처리 장치, 및 상기 CMOS 반도체 신호처리 장치로부터 펄스신호를 수신하여 해독하고 사용자가 원하는 기기의 동작을 수행하는 마이크로 컴퓨터를 구비하는 적외선 리모콘 수신기에 있어서,
    상기 CMOS 반도체 신호처리 장치는
    상기 포토 다이오드의 출력신호를 수신하여 증폭하는 증폭회로;
    상기 증폭회로의 출력을 수신하고 원래의 신호와 노이즈 신호의 이득을 달리하여 증폭하는 가변이득 증폭회로;
    상기 가변이득 증폭회로로부터 신호를 수신하여 캐리어 주파수 성분만을 통과시키는 필터;
    상기 필터의 출력신호를 수신하여 외피신호를 추출하는 외피신호 검출회로;
    상기 외피신호 검출회로의 출력들을 수신하여 비교하고 수신된 원격제어신호에 해당하는 펄스신호를 발생시키는 히스테리시스 비교기; 및,
    상기 외피신호 검출회로의 출력을 수신하고 원래의 신호와 노이즈 신호를 구분하여 상기 가변이득 증폭회로에 전송하는 자동 이득조절회로를 구비하는 것을 특징으로 하는 적외선 리모콘 수신기.
  2. 삭제
  3. 제 1 항에 있어서, 상기 반도체 신호처리 장치는
    부 핀으로부터 고전류 신호를 수신하여 상기 필터의 중심주파수를 조절하는 트리밍 회로를 더 구비하는 것을 특징으로 하는 적외선 리모콘 수신기.
  4. 제 1 항에 있어서, 상기 증폭회로는
    포토 다이오드의 출력신호를 수신하는 일측단과 제 1 노드에 연결된 타측단을 갖는 제 1 커패시터;
    기준전압이 인가되는 일측단과 제 2 노드에 연결된 타측단을 갖는 제 2 커패시터;
    상기 제 1 노드에 연결된 제 1 입력단자와 상기 제 2 노드에 연결된 제 2 입력단자와 공통모드 피드백신호를 수신하는 제 3 입력단자를 가지고 상기 제 1 입력단자에 인가되는 고주파 신호와 상기 제 2 입력단자에 인가되는 기준신호의 차이를 증폭하여 제 3 노드에 제 1 출력신호를 발생시키고 제 4 노드에 제 2 출력신호를 발생시키는 제 1 연산증폭기;
    상기 제 3 노드로부터 상기 제 1 출력신호를 수신하고 상기 제 4 노드로부터 상기 제 2 출력신호를 수신하여 상기 공통모드 피드백신호를 발생시키고 상기 제 1 연산증폭기의 상기 제 3 입력단자로 전송하는 공통모드 피드백회로;
    상기 제 1 노드와 상기 제 3 노드 사이에 연결된 제 3 커패시터;
    상기 제 3 커패시터에 병렬로 연결되어 있고 소정의 전압에 의해 제어되는 제 1 MOS 트랜지스터;
    상기 제 2 노드와 상기 제 4 노드 사이에 연결된 제 4 커패시터; 및
    상기 제 4 커패시터에 병렬로 연결되어 있고 소정의 전압에 의해 제어되는 제 2 MOS 트랜지스터를 구비하는 것을 특징으로 하는 적외선 리모콘 수신기.
  5. 제 4 항에 있어서, 상기 제 1 MOS 트랜지스터와 상기 제 2 MOS 트랜지스터는 동일한 전압신호에 의해 제어되는 것을 특징으로 하는 적외선 리모콘 수신기.
  6. 제 4 항 또는 제 5항에 있어서, 상기 증폭회로는
    입력범위를 벗어나는 외부입력신호가 증폭회로의 입력단자에 인가되었을 때 상기 입력단자의 전압을 일정전압 이상으로 유지하기 위한 직류레벨 조절회로를 더 구비하는 것을 특징으로 하는 적외선 리모콘 수신기.
  7. 제 6항에 있어서, 상기 직류레벨 조절회로는
    전원전압이 인가되는 소스 단자와 제 5 노드에 연결된 게이트 단자와 제 6 노드에 연결된 드레인 단자를 갖는 제 1 PMOS 트랜지스터;
    전원전압이 인가되는 일측단자와 상기 제 6 노드에 연결된 타측단자를 갖는 저항;
    상기 제 6 노드에 연결된 제 1 입력단자와 접지에 연결된 제 2 입력단자와 상기 제 5 노드에 연결된 출력단자를 갖고 상기 제 6 노드의 전압을 증폭하는 제 2 연산증폭기; 및
    상기 제 5 노드와 접지 사이에 연결된 제 1 커패시터를 구비하고, 상기 제 6 노드에 전기적 입력신호가 인가되는 것을 특징으로 하는 적외선 리모콘 수신기.
  8. 제 4 항에 있어서, 상기 제 1 연산증폭기는
    전원전압이 인가되는 소스단자와 제 7 노드에 연결된 드레인 단자와 제 1 바이어스 전압이 인가되는 게이트 단자를 가지는 제 3 PMOS 트랜지스터;
    전원전압이 인가되는 소스 단자와 상기 제 8 노드에 연결된 드레인 단자와 상기 제 1 바이어스 전압이 인가되는 게이트 단자를 가지는 제 4 PMOS 트랜지스터;
    상기 제 7 노드에 연결된 드레인 단자와 제 9 노드에 연결된 소스 단자와 상기 제 1 입력신호가 인가되는 게이트 단자를 가지는 제 3 NMOS 트랜지스터;
    상기 제 8 노드에 연결된 드레인 단자와 상기 제 9 노드에 연결된 소스 단자와 상기 제 2 입력신호가 인가되는 게이트 단자를 가지는 제 4 NMOS 트랜지스터;
    상기 제 9 노드와 접지 사이에 연결된 제 1 전류원;
    상기 제 7 노드에 연결된 소스 단자와 제 11 노드에 연결된 게이트 단자와 제 10 노드에 연결된 드레인 단자를 가지는 제 5 PMOS 트랜지스터;
    상기 제 8 노드에 연결된 소스 단자와 상기 제 11 노드에 공통 연결된 게이트 단자 및 드레인 단자를 가지는 제 6 PMOS 트랜지스터;
    상기 제 10 노드에 연결된 드레인 단자와 제 2 바이어스 전압(VBIAS2)이 인가되는 게이트 단자를 가지는 제 5 NMOS 트랜지스터;
    상기 제 5 NMOS 트랜지스터의 소스 단자에 연결된 드레인 단자와 접지에 연결된 소스 단자와 제 12 노드에 연결된 게이트 단자를 가지는 제 7 NMOS 트랜지스터;
    상기 제 11 노드에 연결된 드레인 단자와 상기 제 2 바이어스 전압(VBIAS2)이 인가되는 게이트 단자를 가지는 제 6 NMOS 트랜지스터; 및
    상기 제 6 NMOS 트랜지스터의 소스 단자에 연결된 드레인 단자와 접지에 연결된 소스 단자와 상기 제 12 노드에 연결된 게이트 단자를 가지는 제 8 NMOS 트랜지스터를 구비하고,
    상기 제 12 노드에 상기 공통모드 피드백신호가 인가되고 상기 제 10 노드에서 상기 제 1 출력신호가 나오고 상기 제 11 노드에서 상기 제 2 출력신호가 나오는 것을 특징으로 하는 적외선 리모콘 수신기.
  9. 제 4 항에 있어서, 상기 공통모드 피드백회로는
    전원전압에 연결된 소스 단자와 제 13 노드에 공통 연결된 게이트 단자 및 드레인 단자를 가지는 제 7 PMOS 트랜지스터, 전원전압에 연결된 소스 단자와 상기 제 13 노드에 연결된 게이트 단자와 제 14 노드에 연결된 드레인 단자를 가지는 제 8 PMOS 트랜지스터, 상기 제 13 노드에 연결된 드레인 단자와 제 15 노드에 연결된 소스 단자와 상기 제 1 연산증폭기의 제 1 출력신호가 인가되는 게이트 단자를 가지는 제 9 NMOS 트랜지스터, 상기 제 14 노드에 공통 연결된 게이트 단자 및 드레인 단자와 상기 제 15 노드에 연결된 소스 단자를 가지는 제 10 NMOS 트랜지스터, 상기 제 15 노드와 접지 사이에 연결되어 있는 제 2 전류원, 상기 제 14 노드에 공통 연결된 게이트 단자 및 드레인 단자와 제 16 노드에 연결된 소스 단자를 가지는 제 11 NMOS 트랜지스터, 상기 제 13 노드에 연결된 드레인 단자와 상기 제 16 노드에 연결된 소스 단자와 상기 제 2 연산증폭기의 제 2 출력신호가 인가되는 게이트 단자를 가지는 제 12 NMOS 트랜지스터, 및 상기 제 16 노드와 접지 사이에 연결되어 있는 제 3 전류원을 구비하고, 상기 제 14 노드에서 공통모드 출력전압이 발생되는 공통모드신호 발생부; 및
    전원전압과 제 17 노드 사이에 연결되어 있는 제 4 전류원, 제 17 노드에 연결된 소스 단자와 상기 제 14 노드에 연결된 게이트 단자를 가지는 제 9 PMOS 트랜지스터, 상기 제 9 PMOS 트랜지스터의 드레인 단자에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 가지는 제 13 NMOS 트랜지스터, 상기 제 17 노드에 연결된 소스 단자와 제 18 노드에 연결된 드레인 단자와 제 2 기준전압이 인가되는 게이트 단자를 가지는 제 10 PMOS 트랜지스터, 및 상기 제 10 PMOS 트랜지스터의 드레인 단자에 공통 연결된 게이트 단자 및 드레인 단자와 접지에 연결된 소스 단자를 가지는 제 14 NMOS 트랜지스터를 구비하고, 상기 제 14 노드에서 상기 공통모드 피드백신호가 발생되는 공통모드 증폭부를 구비하는 것을 특징으로 하는 입력단 증폭회로.
  10. 제 1 항에 있어서, 상기 증폭회로는
    포토 다이오드의 출력신호를 수신하는 일측단과 제 1 노드에 연결된 타측단을 갖는 제 1 커패시터;
    기준전압이 인가되는 일측단과 제 2 노드에 연결된 타측단을 갖는 제 2 커패시터;
    상기 제 1 노드에 연결된 제 1 입력단자와 상기 제 2 노드에 연결된 제 2 입력단자와 공통모드 피드백신호를 수신하는 제 3 입력단자를 가지고 상기 제 1 입력단자에 인가되는 고주파 신호와 상기 제 2 입력단자에 인가되는 기준신호의 차이를 증폭하여 제 3 노드에 제 1 출력신호를 발생시키고 제 4 노드에 제 2 출력신호를 발생시키는 제 1 연산증폭기;
    상기 제 3 노드로부터 상기 제 1 출력신호를 수신하고 상기 제 4 노드로부터 상기 제 2 출력신호를 수신하여 상기 공통모드 피드백신호를 발생시키고 상기 제 1 연산증폭기의 상기 제 3 입력단자로 전송하는 공통모드 피드백회로;
    상기 제 1 노드와 상기 제 3 노드 사이에 연결된 제 3 커패시터;
    상기 제 3 노드에 연결된 제 1 입력단자와 상기 제 4 노드에 연결된 제 2 입력단자를 갖고 상기 제 1 노드에 연결된 제 1 출력단자와 상기 제 2 노드에 연결된 제 2 출력단자를 갖는 gm 셀; 및
    상기 제 2 노드와 상기 제 4 노드 사이에 연결된 제 4 커패시터를 구비하는 것을 특징으로 하는 적외선 리모콘 수신기.
  11. 제 10 항에 있어서, 상기 증폭회로는
    입력범위를 벗어나는 외부입력신호가 증폭회로의 입력단자에 인가되었을 때 상기 입력단자의 전압을 일정전압 이상으로 유지하기 위한 직류레벨 조절회로를 더 구비하는 것을 특징으로 하는 적외선 리모콘 수신기.
  12. 제 11항에 있어서, 상기 직류레벨 조절회로는
    전원전압이 인가되는 소스 단자와 제 5 노드에 연결된 게이트 단자와 제 6 노드에 연결된 드레인 단자를 갖는 제 1 PMOS 트랜지스터;
    전원전압이 인가되는 일측단자와 상기 제 6 노드에 연결된 타측단자를 갖는 저항;
    상기 제 6 노드에 연결된 제 1 입력단자와 접지에 연결된 제 2 입력단자와 상기 제 5 노드에 연결된 출력단자를 갖고 상기 제 6 노드의 전압을 증폭하는 제 2 연산증폭기; 및
    상기 제 5 노드와 접지 사이에 연결된 제 1 커패시터를 구비하고, 상기 제 6 노드에 전기적 입력신호가 인가되는 것을 특징으로 하는 적외선 리모콘 수신기.
  13. 제 10항에 있어서, 상기 gm 셀은
    전원전압과 제 1 노드사이에 연결되어 있는 제 1 전류원;
    상기 제 1 노드에 연결된 소스 단자와 제 3 노드에 연결된 드레인 단자와 제 1 입력신호가 인가되는 게이트 단자를 갖는 제 1 PMOS 트랜지스터;
    상기 제 1 노드에 연결된 소스 단자와 제 4 노드에 연결된 드레인 단자와 제 2 입력신호가 인가되는 게이트 단자를 갖는 제 2 PMOS 트랜지스터;
    전원전압과 제 2 노드사이에 연결되어 있는 제 2 전류원;
    상기 제 2 노드에 연결된 소스 단자와 상기 제 3 노드에 연결된 드레인 단자와 상기 제 1 입력신호가 인가되는 게이트 단자를 갖는 제 3 PMOS 트랜지스터;
    상기 제 2 노드에 연결된 소스 단자와 상기 제 4 노드에 연결된 드레인 단자와 상기 제 2 입력신호가 인가되는 게이트 단자를 갖는 제 4 PMOS 트랜지스터;
    상기 제 3 노드에 연결된 드레인 단자와 접지에 연결된 소스 단자와 제 5 노드에 연결된 게이트 단자를 갖는 제 1 NMOS 트랜지스터;
    상기 제 4 노드에 연결된 드레인 단자와 접지에 연결된 소스 단자와 상기 제 5 노드에 연결된 게이트 단자를 갖는 제 2 NMOS 트랜지스터; 및
    상기 제 4 노드로부터 제 1 출력신호를 수신하고 상기 제 3 노드로부터 제 2 출력신호를 수신하여 공통모드 피드백신호를 발생시켜 상기 제 5 노드로 전달하는 공통모드 피드백회로를 구비하는 것을 특징으로 하는 적외선 리모콘 수신기.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR10-2002-0087413A 2002-04-08 2002-12-30 Ｃｍｏｓ 공정만을 사용하여 설계된 반도체 신호처리장치를 갖는 적외선 리모콘 수신기 KR100532224B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/404,966 US7231152B2 (en) 2002-04-08 2003-04-01 Infrared remote control receiver (IRCR) having semiconductor signal processing device therein
TW092107610A TWI284296B (en) 2002-04-08 2003-04-03 Infrared remote control receiver (IRCR) having semiconductor signal processing device therein
CNB031096042A CN100421132C (zh) 2002-04-08 2003-04-07 具有半导体信号处理装置的红外线遥控接收器
CN2008100983252A CN101303795B (zh) 2002-04-08 2003-04-07 用于红外线遥控接收器的cmos半导体信号处理装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020020019044 2002-04-08
KR20020019044 2002-04-08
KR20020021347 2002-04-18
KR1020020021347 2002-04-18

Publications (2)

Publication Number Publication Date
KR20030081000A KR20030081000A (ko) 2003-10-17
KR100532224B1 true KR100532224B1 (ko) 2005-11-29

Family

ID=32396363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0087413A KR100532224B1 (ko) 2002-04-08 2002-12-30 Ｃｍｏｓ 공정만을 사용하여 설계된 반도체 신호처리장치를 갖는 적외선 리모콘 수신기

Country Status (2)

Country Link
KR (1) KR100532224B1 (ko)
CN (1) CN101303795B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752523B1 (ko) * 2005-12-15 2007-08-29 주식회사 에이디텍 적외선 수신기
KR100723535B1 (ko) * 2006-07-19 2007-05-30 삼성전자주식회사 채널의 상호 심볼 간섭(ｉｓｉ)을 줄이고 신호 이득 손실을보상하는 수신단
KR100844162B1 (ko) * 2006-10-02 2008-07-04 주식회사 에이디텍 포토다이오드 연결회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084231A (ja) * 1996-05-24 1998-03-31 Toshiba Corp デジタル信号受信回路
JP3340341B2 (ja) * 1996-10-03 2002-11-05 沖電気工業株式会社 レベル識別回路
JPH10301874A (ja) * 1997-04-22 1998-11-13 Internatl Business Mach Corp <Ibm> 遠隔操作方法、ネットワークを介して端末から遠隔操作されるサーバ及びｈｔｍｌファイルを格納する記憶媒体
KR100396010B1 (ko) * 2000-08-02 2003-08-27 샤프 가부시키가이샤 캐리어 검출 회로 및 적외선 리모콘 수신기

Also Published As

Publication number Publication date
CN101303795B (zh) 2010-11-17
CN101303795A (zh) 2008-11-12
KR20030081000A (ko) 2003-10-17

Similar Documents

Publication Publication Date Title
US20030190775A1 (en) Infrared remote control receiver (IRCR) having semiconductor signal processing device therein
JP4290721B2 (ja) バンドパスフィルタ回路、並びに赤外線信号処理回路
JP2010183473A (ja) 増幅器
EP2346161A1 (en) Receiving circuit
KR100462467B1 (ko) 자동이득제어의 가변이득증폭회로
JP2008172311A (ja) ピークホールド回路とこれを用いた信号強度検出回路
KR100532224B1 (ko) Ｃｍｏｓ 공정만을 사용하여 설계된 반도체 신호처리장치를 갖는 적외선 리모콘 수신기
JP4267664B2 (ja) 基準電流源回路および赤外線信号処理回路
US9590579B2 (en) Wide range transimpedance amplifier
JP4667231B2 (ja) 信号検出回路
US7659780B2 (en) Gain control circuit
CN109525211B (zh) 放大器和包括所述放大器的无线信号接收器
JP2007221663A (ja) 放送信号受信装置
KR20030082848A (ko) 가변이득 증폭회로
US9350306B2 (en) Amplification circuit, amplification device, AFE circuit, and signal processing system
JP2007274179A (ja) 同調回路及びこれに用いる可変利得減衰器
KR102001367B1 (ko) 적외선 학습신호처리회로
KR100576876B1 (ko) 출력 특성 조정이 가능한 전파 정류기 및 이를 이용한수신 신호 강도 검출기
JP2005286778A (ja) フィルタ
CN116840538A (zh) 一种电流检测电路及芯片
CN116888894A (zh) 通信装置
JP5480481B2 (ja) 集積回路コントローラ用の内部周波数補償回路
JP5700722B2 (ja) 周波数変換器
CN115932363A (zh) 一种失调电压可调的高边电流检测电路
CN114646791A (zh) 一种电流检测电路及芯片

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J206 Request for trial to confirm the scope of a patent right
J206 Request for trial to confirm the scope of a patent right
J204 Request for invalidation trial [patent]
J206 Request for trial to confirm the scope of a patent right
J301 Trial decision

Free format text: TRIAL DECISION FOR CONFIRMATION OF THE SCOPE OF RIGHT_DEFENSIVE REQUESTED 20061102

Effective date: 20070730

J301 Trial decision

Free format text: TRIAL DECISION FOR CONFIRMATION OF THE SCOPE OF RIGHT_AFFIRMATIVE REQUESTED 20070124

Effective date: 20070730

J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20070601

Effective date: 20071126

J2X1 Appeal (before the patent court)

Free format text: INVALIDATION

J2X1 Appeal (before the patent court)

Free format text: INVALIDATION

J2X2 Appeal (before the supreme court)

Free format text: APPEAL BEFORE THE SUPREME COURT FOR CONFIRMATION OF THE SCOPE OF RIGHT_DEFENSIVE

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR CONFIRMATION OF THE SCOPE OF RIGHT_AFFIRMATIVE REQUESTED 20070829

Effective date: 20080111

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR CONFIRMATION OF THE SCOPE OF RIGHT_DEFENSIVE REQUESTED 20070831

Effective date: 20080111

J303 Written judgement (supreme court)

Free format text: JUDGMENT (SUPREME COURT) FOR CONFIRMATION OF THE SCOPE OF RIGHT_DEFENSIVE REQUESTED 20080202

Effective date: 20080515

J301 Trial decision

Free format text: TRIAL DECISION FOR CONFIRMATION OF THE SCOPE OF RIGHT_AFFIRMATIVE REQUESTED 20080214

Effective date: 20080530

J301 Trial decision

Free format text: TRIAL DECISION FOR CONFIRMATION OF THE SCOPE OF RIGHT_DEFENSIVE REQUESTED 20070601

Effective date: 20080605

J2X2 Appeal (before the supreme court)

Free format text: APPEAL BEFORE THE SUPREME COURT FOR INVALIDATION

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20071211

Effective date: 20090107

Free format text: JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20071227

Effective date: 20090107

J303 Written judgement (supreme court)

Free format text: JUDGMENT (SUPREME COURT) FOR INVALIDATION REQUESTED 20090123

Effective date: 20090528

J222 Remand (patent court)

Free format text: REMAND (PATENT COURT) FOR INVALIDATION

J2X2 Appeal (before the supreme court)

Free format text: APPEAL BEFORE THE SUPREME COURT FOR INVALIDATION

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20090604

Effective date: 20090925

J221 Remand (intellectual property tribunal)

Free format text: REMAND (INTELLECTUAL PROPERTY TRIBUNAL) FOR INVALIDATION

J303 Written judgement (supreme court)

Free format text: JUDGMENT (SUPREME COURT) FOR INVALIDATION REQUESTED 20091102

Effective date: 20091221

J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20091229

Effective date: 20100129

FPAY Annual fee payment

Payment date: 20121109

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee