CN116888894A

CN116888894A - 通信装置

Info

Publication number: CN116888894A
Application number: CN202180092281.6A
Authority: CN
Inventors: 王红玉; 廖科源
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2021-02-07
Filing date: 2021-02-07
Publication date: 2023-10-13
Also published as: WO2022165801A1

Abstract

本申请提供了一种通信装置，其特征在于，包括级联的第一芯片和第二芯片，其中，所述第一芯片包括输出管脚和驱动电路，所述第一芯片通过所述输出管脚与所述第二芯片耦合，所述输出管脚用于输出第一直流偏置电压；所述驱动电路的输出端耦合于所述输出管脚，所述驱动电路基于所述第二芯片的第二直流偏置电压，调节所述第一直流偏置电压，本申请提供的通信装置，可以实现直接驱动后一级电路或芯片，从而提高通信信号的质量。

Description

通信装置

技术领域

本申请实施例涉及集成电路领域，尤其涉及一种通信装置。

背景技术

随着科学技术的进步，各种设备(例如通信设备)或系统逐渐向着小型化、高集成度的方向发展。在这些设备或系统中，通常设置有多个芯片，该多个芯片之间级联在一起以进行信号交流。

传统技术中，由于不同的芯片的电路结构以及所采用的工艺不同，导致不同的芯片所采用的偏置电压不同。当不同偏置电压的芯片进行级联时，前一级芯片输出的信号不能直接输出至后一级芯片，该两级芯片之间需要设置诸如隔离电路或电压转换电路等以对前一级芯片输出的信号的偏置电压进行处理。这就降低了该多级级联的芯片之间信号传输的性能。由此，在具有多级级联的芯片的场景中，如何提高各芯片之间的信号传输性能成为需要解决的问题。

发明内容

本申请实施例提供了一种通信装置，可以实现前一级芯片直接驱动后一级芯片，提高通信信号的质量。

为达到上述目的，本申请采用如下技术方案：

第一方面，本申请实施例提供一种通信装置，该通信装置包括级联的第一芯片和第二芯片，其中，所述第一芯片包括输出管脚和驱动电路，所述第一芯片通过所述输出管脚与所述第二芯片耦合，所述输出管脚用于输出第一直流偏置电压；所述驱动电路的输出端耦合于所述输出管脚，所述驱动电路基于所述第二芯片的第二直流偏置电压，调节所述第二直流偏置电压。

在装置中设置有多级级联的芯片、且前一级芯片与后一级芯片的接口直流偏置电压不同的场景中，通过在前一级芯片中设置本申请实施例所述的驱动电路，实现前一级电路或芯片可以直接驱动后一级电路或芯片，从而可以提高前一级芯片与后一级芯片之间的信号传输性能。

在一种可能的实现方式中，所述驱动电路包括差分电路和反馈电路：所述差分电路的输出端耦合于所述输出管脚；所述反馈电路耦合在所述差分电路的输入端和输出端之间；所述反馈电路基于所述第二直流偏置电压，调节所述第一直流偏置电压。

在一种可能的实现方式中，所述反馈电路，基于所述第一直流偏置电压和所述第二直流偏置电压的差值，生成反馈信号提供至所述差分电路的输入端；所述差分电路，基于所述反馈信号，调节所述第一直流偏置电压。

在一种可能的实现方式中，所述差分电路包括第一输出端和第二输出端，所述第一芯片包括第一输出管脚和第二输出管脚，所述差分电路的第一输出端耦合于所述第一输出管脚，所述差分电路的第二输出端耦合于所述第二输出管脚，所述反馈电路包括运算放大器、第一电阻和第二电阻；其中，所述第一电阻的第一端耦合至所述差分电路的第一输出端，所述第一电阻的第二端耦合至所述第二电阻的第一端，所述第二电阻的第二端耦合至所述差分电路的第二输出端；所述运算放大器的第一输入端耦合至所述第一电阻的第二端以及所述第二电阻的第一端。

在一种可能的实现方式中，所述差分电路包括第一输入端和第二输入端；所述反馈电路还包括第三电阻和第四电阻；所述第三电阻的第一端耦合至所述差分电路的第一输入端，所述第三电阻的第二端耦合至所述第四电阻的第一端，所述第四电阻的第二端耦合至所述差分电路的第二输入端；所述运算放大器的输出端耦合至所述第三电阻的第二端以及所述第四电阻的第一端。

如上所述的第二直流偏置电压的产生方式可以包括两种，第一种是由反馈电路生成的，第二种是由第二芯片输入的。

当第二直流偏置电压由反馈电路生成时，在一种可能的实现方式中，所述反馈电路还包括第二直流偏置电压产生电路，所述第二直流偏置电压产生电路包括第一电流源和可变电阻器；所述可变电阻器的第一端耦合至所述第一电流源，所述可变电阻器的第二端耦合至公共地；所述运算放大器的第二输入端耦合至所述可变电阻器的第一端。

当第二直流偏置电压由第二芯片输入时，在一种可能的实现方式中，所述第一芯片还包括输入管脚，所述输入管脚与所述第二芯片耦合，用于从所述第二芯片输入所述第二直流偏置电压；所述驱动电路还包括第二直流偏置电压输入端，所第二直流偏置电压输入端耦合至所述输入管脚；所述运算放大器的第二输入端耦合至所述第二直流偏置电压输入端。

基于上述两种第二直流偏置电压的产生方式，进一步的，在一种可能的实现方式中，所述反馈电路还包括开关；所述开关用于将所述运算放大器的第二输入端与所述可变电阻器的第一端耦合，或者将所述运算放大器的第二输入端与所述第二直流偏置电压输入端耦合。通过设置开关，可以实现对获得第二直流偏置电压的两种方式进行切换。

在一种可能的实现方式中，所述驱动电路还包括高通滤波电路；所述高通滤波电路包括第一电容、第二电容、所述第三电阻和所述第四电阻；其中，所述第一电容的第一极耦合至所述驱动电路的第一输入端，所述第一电容的第二极耦合至所述差分电路的第一输入端；所述第二电容的第一极耦合至所述驱动电路的第二输入端，所述第二电容的第二极耦合至所述差分电路的第二输入端。

通过设置高通滤波电路，可以对两路差分信号进行高通滤波。此外，由于第一电容和第二电容具有隔直流通交流的作用，也即是说，与驱动电路耦合的前一级电路的直流分量无法输入至驱动电路，驱动电路的直流分量也无法输入至与驱动电路耦合的前一级电路，从而实现驱动电路与前一级电路之间静态工作点的解耦。进而，当差分电路基于反馈电路反馈的信号进行直流偏置电压的调节时，差分电路的偏置电压的变化不会影响到前一级电路的偏置电压的变化，从而保证各级电路工作的稳定性。

差分电路可以包括多种实现方式。

在一种可能的实现方式中，所述差分电路包括第一晶体管、第二晶体管、第五电阻和第六电路；所述第一晶体管的控制极耦合至所述差分电路的第一输入端，所述第一晶体管的第一极耦合至供电端，所述第一晶体管的第二极通过所述第五电阻耦合至公共地；所述第二晶体管的控制极耦合至所述差分电路的第二输入端，所述第二晶体管的第一极耦合至供电端，所述第二晶体管的第二极通过所述第六电阻耦合至公共地。所述差分电路还包括第二电流源和第三电流源；所述第一晶体管的第二极通过所述第五电阻和所述第二电流源耦合至公共地；所述第二晶体管的第二极通过所述第六电阻和所述第三电流源耦合至公共地。

在第二种可能的实现方式中，所述差分电路包括第一晶体管、第二晶体管、第五电阻和第六电路；所述第一晶体管的控制极耦合至所述差分电路的第一输入端，所述第一晶体管的第一极耦合至供电端，所述第一晶体管的第二极通过所述第五电阻耦合至公共地；所述第二晶体管的控制极耦合至所述差分电路的第二输入端，所述第二晶体管的第一极耦合至供电端，所述第二晶体管的第二极通过所述第六电阻耦合至公共地。所述差分电路还包括第三晶体管、第四晶体管、第五晶体管、第二电流源、第七电阻、第八电阻、第三电容和第四电容；其中，所述第三晶体管的控制极通过所述第三电容耦合至所述差分电路的第一输入端，所述第三晶体管的第一极通过所述第六电阻耦合至所述第二晶体管的第二极，所述第三晶体管的第二极耦合至公共地；所述第四晶体管的控制极通过所述第四电容耦合至所述差分电路的第二输入端，所述第四晶体管的第一极通过所述第五电阻耦合至所述第一晶体管的第二极，所述第四晶体管的第二极耦合至公共地；所述第七电阻的第一端耦合至所述第三晶体管的控制极，所述第七电阻的第二端耦合至第八电阻的第一端，所述第八电阻的第二端耦合至所述第四晶体管的控制极；所述第五晶体管的栅极、第一极、以及所述第二电流源的输出端均耦合至所述第七电阻的第二端，所述第五晶体管的第二极耦合至公共地。

在一种可能的实现方式中，所述第一芯片包括：跨组电路，用于接收电流信号，将所述电流信号转换成电压信号；可调增益放大器，用于对所述电压信号进行增益调节，生成第一信号。

在一种可能的实现方式中，所述驱动电路还用于：通过所述第一芯片的输出管脚将所述第一信号输出。

在一种可能的实现方式中，所述第二芯片集成有信号处理器；所述信号处理器用于：对所述第一信号进行处理。

第二方面，本申请实施例提供一种驱动电路，包括差分电路和反馈电路：所述反馈电路耦合在所述差分电路的输入端和输出端之间；所述反馈电路，用于从所述差分电路的输出端获取第一直流偏置电压，基于所述第一直流偏置电压和第二直流偏置电压之间的差值，生成反馈信号提供至所述差分电路的输出端，其中，所述第二直流偏置电压是基于与所述驱动电路耦合的后一级器件的直流偏置电压确定的；所述差分电路，基于所述反馈信号调节所述第一直流偏置电压。

在设备中设置有多级级联的芯片、且前一级芯片与后一级芯片的接口直流偏置电压不同的场景中，通过在前一级芯片中设置本申请实施例所述的驱动电路，实现前一级电路或芯片可以直接驱动后一级电路或芯片，从而可以提高前一级芯片与后一级芯片之间的信号传输性能。

在一种可能的实现方式中，所述差分电路包括第一输出端和第二输出端，所述反馈电路包括运算放大器、第一电阻和第二电阻；其中，所述第一电阻的第一端耦合至所述差分电路的第一输出端，所述第一电阻的第二端耦合至所述第二电阻的第一端，所述第二电阻的第二端耦合至所述差分电路的第二输出端；所述运算放大器的第一输入端耦合至所述第一电阻的第二端以及所述第二电阻的第一端。

如上所述的第二直流偏置电压的产生方式可以包括两种，第一种是由反馈电路生成的，第二种是由外部输入的。

当第二直流偏置电压由外部电路或芯片输入时，在一种可能的实现方式中，所述第二直流偏置电压是由外部电路输入的；以及所述驱动电路还包括第二直流偏置电压输入端，所述运算放大器的第二输入端耦合至所述第二直流偏置电压输入端。

差分电路可以包括多种实现方式。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的装置的一个结构示意图；

图2是本申请实施例提供的光电通信装置的一个结构示意图；

图3是本申请实施例提供的跨阻放大器的又一个结构示意图；

图4是本申请实施例提供的驱动电路的一个结构示意图；

图5a-图5b是本申请实施例提供的传统技术中级联芯片之间直流电压匹配的示意图；

图6a是本申请实施例提供的驱动电路的又一个结构示意图；

图6b是本申请实施例提供的装置的又一个结构示意图；

图7是本申请实施例提供的驱动电路的又一个结构示意图；

图8是本申请实施例提供的驱动电路的又一个结构示意图；

图9是本申请实施例提供的驱动电路的又一个结构示意图；

图10是本申请实施例提供的差分电路的一个结构示意图；

图11是本申请实施例提供的驱动电路的又一个结构示意图；

图12是本申请实施例提供的差分电路的又一个结构示意图；

图13是本申请实施例提供的驱动电路的又一个结构示意图；

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本文所提及的"第一"、"第二"以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，"一个"或者"一"等类似词语也不表示数量限制，而是表示存在至少一个。"连接"或者"耦合"等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的，等同于广义上的耦合或联通。

在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。在本申请实施例的描述中，除非另有说明，“多级”的含义是指两个或两个以上。例如，“多级级联的芯片”是指两级或两级以上级联的芯片。

本申请实施例所示的驱动电路，可以应用于多级级联的芯片、且前一级芯片与后一级芯片的接口直流偏置电压不同的场景中。

请参考图1，其示出了本申请实施例提供的装置100的一个结构示意图。如图1所示，装置100包括芯片A1和芯片A2。芯片A1的输出管脚Vo1与芯片A2的输入管脚Vi2耦合。芯片A1基于第一偏置电压工作，芯片A2基于第二偏置电压工作，其中，第一偏置电压与第二偏置电压大小不同。芯片A1中可以设置有驱动电路10，该驱动电路10为芯片A1的输出级，其输出端耦合至芯片A1的输出管脚Vo1。芯片A1中所设置的驱动电路10，可以基于芯片A2的偏置电压，调节输出管脚Vo1输出的偏置电压，使得所输出的偏置电压与芯片A2的偏置电压大小相同。如图1所示的装置100，具体可以包括但不限于通信设备、存储设备等各种电子设备。下面，以装置100为光电通信装置为例，对本申请实施例所述的装置进行更为详的描述。

请参考图2，其示出了光电通信装置200的一个结构示意图。在图2中，光电通信装置200可以包括光通信检测器201、跨组放大器202和信号处理器203。其中，光通信检测器201、跨组放大器202和信号处理器203分别集成于不同的芯片中。光通信检测器201的输出管脚Vo2与跨组放大器202的输入管脚Vi1耦合，跨组放大器202的输出管脚Vo1与信号处理器203的输入管脚Vi2耦合。光通信检测器201用于检测光信号，将检测到的光信号转换成电流信号提供至跨组放大器202。跨组放大器202用于将电流信号转换成电压信号以及对该电压信号进行放大后提供至信号处理器203。信号处理器203用于对所接收到的信号进行处理，例如解调等处理，从而恢复出有用信号。如图2所示的光电通信装置200中，跨组放大器202的偏置电压与信号处理器203的偏置电压不同。其中，跨组放大器的偏置电压可以为2.5V，信号处理器的偏置电压可以为0.6V。跨组放大器202的结构如图3所示。跨组放大器202包括输入电路30、放大电路20和驱动电路10。其中，输入电路30的输入端耦合至跨组放大器202的输入管脚Vi1，驱动电路10的输出端耦合至跨组放大器202的输出管脚Vo1。输入电路30可以为电流电压转换电路，用于将输入的电流信号转换成电压信号；放大电路20可以为可变增益放大器(VGA，Variable Gain Amplifier)，用于调节电压信号的增益；驱动电路10用于输出稳定的电压信号。其中，驱动电路10可以基于信号处理器203的偏置电压，将跨组放大器202的输出管脚Vo1所输出的偏置电压调节成0.6V，从而实现跨组放大器202和信号处理器203之间的直接级联。

请继续参考图4，其示出了本申请实施例提供的驱动电路的一个结构示意图。在图4中，驱动电路10包括差分电路01和反馈电路02。其中，差分电路01的输出端Von耦合至如图1所示的芯片A1的输出管脚Vo1，反馈电路02的输入端Fi1耦合至差分电路01的输出端Von，反馈电路02的输出端Fo耦合至差分电路01的输入端Vin。本申请实施例所述的差分电路01，可以包括但不限于：双端输入、双端输出差分电路，单端输入、单端输出差分电路，双端输入、单端输出差分电路，以及单端输入、双端输出差分电路。本申请实施例所述的反馈电路02，可以通过分立器件实现，也可以通过集成电路实现。反馈电路02中可以预先设置有信号处理器203的偏置电压V1。反馈电路02用于获取差分电路01的输出端Von输出的信号的偏置电压V2，将所获取到的偏置电压V2与偏置电压V1进行差值运算，基于差值运算结果生成反馈信号输入至差分电路01的输入端Vin。从而，差分电路01基于该反馈信号调节输出端Von输出的信号的偏置电压V2。具体来说，当偏置电压V1小于偏置电压V2时，反馈电路02将二者的差值进行放大并作为负电压信号提供至差分电路01的输入端Vin，差分电路01的输入端Vin的电位降低，从而使得输出端Von输出的信号的偏置电压V2降低。当偏置电压V1大于偏置电压V2时，反馈电路02将二者的差值进行放大并作为正电压信号提供至差分电路01的输入端Vin，差分电路01的输入端Vin的电位升高，从而使得输出端Von输出的信号的偏置电压V2升高。经过多次的负反馈调节，使得偏置电压V2与偏置电压V1的大小相同，也即差分电路01输出的信号可以直接提供给信号处理器203。

传统技术中，跨组放大器输出的信号的偏置电压通常在2.5V，为了使得跨组放大器输出的信号的偏置电压与信号处理器的偏置电压相匹配，通常在跨组放大器的每一个输出端和信号处理器的每一个输入端之间设置电容，该电容用于隔离跨组放大器输出的信号的直流分量，如图5a所示；或者在跨组放大器的输出级采用射极跟随器的方式进行直流分量的降压处理，如图5b所示。其中，跨组放大器的输出端和信号处理器的输入端之间所设置的离散电容，极大占据了电路版的版图面积，不利于电子设备向着小型化和高集成度的方向发展；此外，离散电容的高频特性通常较差，不利于跨组放大器向更高带宽的方向发展。当跨组放大器的输出级采用射极跟随器时，需要多级射极跟随器进行转换，浪费了芯片功耗；同时，因为每级射极跟随器的转换电平相对固定，输出很难达到准确的所需直流电平。

综上，在设置有多级级联的芯片、且前一级芯片与后一级芯片的接口直流偏置电压不同的场景中，通过在前一级芯片中设置本申请实施例所述的驱动电路，可以提高前一级芯片与后一级芯片之间的信号传输性能。具体的，与图5a所示的设置芯片间离散电容相比，可以降低电容所占用的电路板的版图面积，有利于设备向着小型化和高集成度的方向发展；此外，由于本申请实施例所述的驱动电路采用负反馈的方式调节输出端输出的偏置电压，其对高频信号并没有直接影响，从而可以使得电子设备向更高带宽的方向发展；进一步的，本申请实施例所示的驱动电路，与图5b所示的多级射极跟随器相比，可以降低芯片的功耗，并且基于多次负反馈调节，可以输出准确的偏置电压。

基于图4所示的驱动电路10的结构，下面以差分电路01为双端输入、双端输出类型的差分电路为例，对本申请实施例所述的驱动电路10进行更为详细的描述。请继续参考图6a，其示出了本申请实施例提供驱动电路10的一个具体结构示意图。

在图6a中，差分电路01包括输入端Vin、输入端Vip、输出端Von和输出端Vop。此时，如图1所示的芯片A1或者如图2所示的跨组放大器202还可以包括输出管脚Vo3，差分电路01的输出端Von和输出端Vop分别耦合至输出管脚Vo1和输出管脚Vo3。其中，输入端Vin和输入端Vip用于输入一对差分信号，输出端Von和输出端Vop分别通过输出管脚Vo1和输出管脚Vo3与后一级芯片(例如图1所示的芯片A1)的输入管脚耦合，用于向后一级芯片输出差分信号，如图6b所示。

请继续参考图6a，在图6a中，反馈电路02包括电阻R1、电阻R2、电阻R3、电阻R4和运算放大器OP。其中，电阻R1的一端耦合至差分电路01的输入端Vin，电阻R1另一端与电阻R2的一端耦合，电阻R2的另一端耦合至差分电路01的输入端Vip。也即是说，电阻R1和电阻R2串联连接在差分电路01的输入端Vin和输入端Vip之间。电阻R3的一端耦合至差分电路01的输出端Von，电阻R3另一端与电阻R4的一端耦合，电阻R4的另一端耦合至差分电路01的输出端Vop。也即是说，电阻R3和电阻R4串联连接在差分电路01的输出端Von和输出端Vop之间。电阻R1和电阻R2之间的连接点形成结点N1，电阻R3和电阻R4之间的连接点形成结点N2。运算放大器OP的第一输入端为反相输入端，其为如图4所示的反馈电路02的输入端Fi1，其耦合至结点N2，用于输入结点N2的偏置电压(也即输出端Von或者输出端Vop的偏置电压)；运算放大器OP的第二输入端为同相输入端，其用于输入后一级芯片的偏置电压；运算放大器OP的输出端耦合至结点N1。需要说明的是，电阻R1和电阻R2的阻值相等，电阻R3和电阻R4的阻值相等。通常，差分电路01为对称结构，其输入端Vin和输入端Vip电位相同，同样，其输出端Von和输出端Vop电位也相同。通过将电阻R1和电阻R2设置成相同的阻值，可以使得结点N1的电位与差分电路01的输入端Vip和输入端Vin的电位相等；通过将将电阻R3和电阻R4设置成相同的阻值，可以使得结点N2的电位与差分电路01的输出端Vop和输出端Von的电位相等。

本申请实施例中，输入至如图6a所示的运算放大器OP的第二输入端的偏置电压V2(也即后一级芯片的偏置电压)，可以通过两种实现方式得到。第一种实现方式，该偏置电压V2是从后一级芯片直接获得的；第二种实现方式，该偏置电压V2是反馈电路02产生的。

当采用第一种实现方式获得偏置电压V2时，如图1、图6b所示的芯片A1或者如图2、图3所示的跨组放大器还包括输入管脚Fi2，驱动电路10还包括输入端，驱动电路10的输入端耦合至输入管脚Fi2，如图7所示。也即是说，驱动电路10的输入端通过输入管脚Fi2与后一级芯片的输出管脚Vo4耦合，用于从后一级芯片获取偏置电压V2。在该种情况下，驱动电路10与后一级芯片A2的连接关系如图7所示。

当采用第二种实现方式获得偏置电压V2时，反馈电路02还包括电流源Ir和可调电阻Rr。如图8所示。其中，电流源Ir的输入端耦合至供电端Vcc，电流源Ir的输出端耦合至可调电阻Rr的一端，可调电阻Rr的另一端耦合至公共地Gnd。电流源Ir与可变电阻Rr耦合处形成结点N3，运算放大器OP的第二输入端耦合至结点N3。其中结点N3的电位为电流源Ir输出的电流I与可变电阻Rr的阻值的乘积。从而，通过调节可变电阻Rr，即可使得结点N3的电位与后一级芯片的偏置电压V2相等。

更进一步的，反馈电路02还包括开关SW，开关SW用于对上述获得偏置电压V2的两种实现方式进行切换，如图8所示。具体的，开关SW的第一端耦合至运算放大器OP的第二输入端，开关SW的第二端耦合至输入管脚Fi2，开关SW的第三端耦合至结点N3。当采用上述第一种实现方式获得偏置电压V2时，开关SW将运算放大器OP的第二输入端与输入管脚Fi2连通；当采用上述第二种实现方式获得偏置电压V2时，开关SW将运算放大器OP的第二输入端与结点N3连通。

基于图6a-图8任意所示的驱动电路10的结构，在一种可能的实现方式中，在包括如图6a-图8任意所示的驱动电路10的电路结构的基础上，驱动电路10还可以包括高通滤波电路03，如图9所示。高通滤波电路03耦合在驱动电路10的前一级电路(例如图3所示的VGA)与差分电路01的输入端Vin和输入端Vip之间，对用于输入至差分电路01的差分信号对进行高通滤波。具体的，高通滤波电路03包括电容C1、电阻R1、电容C2和电阻R2。其中，电容C1的第一极耦合至差分电路01的输入端Vin，电容C1的第二极耦合至驱动电路10的第一信号输入端(也即前一级电路的输出端)；电容C2的第一极耦合至差分电路01的输入端Vip，电容C2的第二极耦合至驱动电路10的第二信号输入端(也即前一级电路的另外一个输出端)，如图9所示。从图9中可以看出，电容C1、电容C2、电阻R1和电阻R2形成高通滤波电路，用于对两路差分信号进行高通滤波。此外，由于电容C1和电容C2具有隔直流通交流的作用，也即是说，与驱动电路10耦合的前一级电路的直流分量无法输入至驱动电路10，驱动电路10的直流分量也无法输入至与驱动电路10耦合的前一级电路，从而实现驱动电路10与前一级电路之间静态工作点的解耦。进而，当差分电路01基于反馈电路02反馈的信号进行接口直流偏置电压的调节时，差分电路01的偏置电压的变化不会影响到前一级电路的偏置电压的变化，从而保证各级电路工作的稳定性。

基于如上各实施例所述的差分电路01，本申请实施例所述的差分电路01可以包括多种实现方式。请参考图10，图10为本申请实施例提供的差分电路01的一种可能的实现方式的结构示意图。在图10中，差分电路01包括晶体管T1、晶体管T2、电阻R5、电阻R6、电流源I1和电流源I2。图10示出了晶体管T1和晶体管T2为双极性晶体管(BJT，Bipolar Junction Transistor)。在其他可能的实现方式中，晶体管T1和晶体管T2还可以是场效应管。优选的，晶体管T1和晶体管T2为BJT晶体管。本申请实施例以晶体管T1和晶体管T2为NPN型BJT晶体管为例，对图10所示的差分电路01进行详细描述。

在图10中，晶体管T1的基极为差分电路01的输入端Vin，用于输入其中一路差分信号，晶体管T1的集电极耦合至供电端Vcc，晶体管T1的发射极耦合至电阻R5的其中一端，电阻R5的另一端耦合至电流源I1的输入端，电流源I1的输出端耦合至公共地Gnd。其中，电阻R5与电流源I1的耦合点形成结点N4。该结点N4引出差分电路01的输出端Von。同样，晶体管T2的基极为差分电路01的输入端Vip，用于输入另外一路差分信号，晶体管T2的集电极耦合至供电端Vcc，晶体管T2的发射极耦合至电阻R6的其中一端，电阻R6的另一端耦合至电流源I2的输入端，电流源I2的输出端耦合至公共地Gnd。其中，电阻R6与电流源I2的耦合点形成结点N5。该结点N5引出差分电路01的输出端Vop。

基于图10所示的差分电路01，驱动电路10的结构如图11所示。其中，如图11所示的驱动电路10的结构是图10所示的差分电路01的结构、图9所示的反馈电路02的结构以及图10所示的滤波电路03的结构组合，具体参看相关描述，在此不再赘述。

请参考图12，图12为本申请实施例提供的差分电路01的另外一种可能的实现方式的结构示意图。在图12中，差分电路01包括晶体管T1、晶体管T2、电阻R5和电阻R6，其中晶体管T1、晶体管T2、电阻R5和电阻R6的具体结构以及各器件之间的连接关系参考图10所示的晶体管T1、晶体管T2、电阻R5和电阻R6的相关描述，在此不再赘述。与图10所示的差分电路01不同的是，图12中所示的电流源I1和电流源I2被图12中所示的晶体管M1、晶体管M2、晶体管M3、电阻R7、电阻R8和电流源I3替代。图12中所示的差分电路01形成推挽型差分电路。此外，在图12中，还包括电容C1、电容C2、电容C3和电容C4。具体的，电容C1耦合在差分电路01的输入端Vin和晶体管T1的基极之间，电容C2耦合在差分电路01的输入端Vip和晶体管T2的基极之间。晶体管M1、晶体管M2、晶体管M3可以为BJT，也可以为场效应晶体管。优选的，晶体管M1、晶体管M2、晶体管M3为场效应晶体管。图9中示意性的示出了晶体管M1、晶体管M2和晶体管M3为NMOS晶体管的情形。晶体管M1的栅极通过电容C3耦合至差分电路01的输入端Vin，晶体管M1的漏极通过电阻R6耦合至晶体管T2的发射极，晶体管M1的源极耦合至公共地Gnd；晶体管M2的栅极通过电容C4耦合至差分电路01的输入端Vip，晶体管M2的漏极通过电阻R5耦合至晶体管T2的发射极，晶体管M2的源极耦合至公共地Gnd。如图12所示的差分电路01中，晶体管M2的漏极引出输出端Von；晶体管M1的漏极引出输出端Vop。晶体管T1、电阻R5和晶体管M2形成一组推挽电路；晶体管T2、电阻R6和晶体管M1形成一组推挽电路。电流源I3的输入端耦合至供电端Vcc，晶体管M3的栅极和漏极均耦合至电流源I3的输出端，晶体管M3的源极耦合至公共地Gnd，晶体管M3作为电流镜向晶体管M1的栅极和晶体管M2的栅极提供驱动电流。电阻R7的一端耦合至晶体管M1的栅极，电阻R7的另一端与电阻R8的一端耦合，电阻R8的另一端耦合至晶体管M2的栅极。电阻R7和电阻R8的耦合点形成结点N6，晶体管M3的栅极耦合至结点N6。其中，电阻R7的阻值和电阻R8的阻值可以相同，从而，晶体管M1的栅极电位为电流源I3的电流与电阻R7的阻值的乘积，晶体管M2的栅极电位为电流源I3的电流与电阻R8的阻值的乘积。当电流源I3提供正向电流时，晶体管M1和晶体管M2的栅极电压高于源极电压，晶体管M1和晶体管M2导通；当电流源I3提供负向电流时，晶体管M1和晶体管M2的栅极电压低于源极电压，晶体管M1和晶体管M2截止。

基于图12所示的差分电路01，驱动电路10的结构如图13所示。其中，如图13所示的驱动电路10中，其所包括的差分电路的结构与图12所示的差分电路01的结构相同，其所包括的反馈电路的结构与图9所示的反馈电路02的结构相同，具体参看相关描述，在此不再赘述。与上述各实施例不同的是，如图13所示的驱动电路10中，差分电路01中的电容C1和电容C2，与电阻R1和电阻R2形成高通滤波电路，在差分电路01之外不再单独设置电容C1和电容C2。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims

一种通信装置，其特征在于，包括级联的第一芯片和第二芯片，其中，

所述第一芯片包括输出管脚和驱动电路，所述第一芯片通过所述输出管脚与所述第二芯片耦合，所述输出管脚用于输出第一直流偏置电压；

所述驱动电路的输出端耦合于所述输出管脚，所述驱动电路基于所述第二芯片的第二直流偏置电压，调节所述第一直流偏置电压。
根据权利要求1所述的通信装置，其特征在于，所述驱动电路包括差分电路和反馈电路：

所述差分电路的输出端耦合于所述输出管脚；

所述反馈电路耦合在所述差分电路的输入端和输出端之间；

所述反馈电路基于所述第二直流偏置电压，调节所述第一直流偏置电压。
根据权利要求2所述的通信装置，其特征在于，

所述反馈电路，基于所述第一直流偏置电压和所述第二直流偏置电压的差值，生成反馈信号提供至所述差分电路的输入端；

所述差分电路，基于所述反馈信号，调节所述第一直流偏置电压。
根据权利要求2或3所述的通信装置，其特征在于，所述差分电路包括第一输出端和第二输出端，所述第一芯片包括第一输出管脚和第二输出管脚，所述差分电路的第一输出端耦合于所述第一输出管脚，所述差分电路的第二输出端耦合于所述第二输出管脚，所述反馈电路包括运算放大器、第一电阻和第二电阻；其中，

所述第一电阻的第一端耦合至所述差分电路的第一输出端，所述第一电阻的第二端耦合至所述第二电阻的第一端，所述第二电阻的第二端耦合至所述差分电路的第二输出端；

所述运算放大器的第一输入端耦合至所述第一电阻的第二端以及所述第二电阻的第一端。
根据权利要求4所述的通信装置，其特征在于，所述差分电路包括第一输入端和第二输入端；所述反馈电路还包括第三电阻和第四电阻；

所述第三电阻的第一端耦合至所述差分电路的第一输入端，所述第三电阻的第二端耦合至所述第四电阻的第一端，所述第四电阻的第二端耦合至所述差分电路的第二输入端；

所述运算放大器的输出端耦合至所述第三电阻的第二端以及所述第四电阻的第一端。
根据权利要求4或5所述的通信装置，其特征在于，所述驱动电路还包括第二直流偏置电压产生电路；

所述第二直流偏置电压产生电路包括第一电流源和可变电阻器；

所述可变电阻器的第一端耦合至所述第一电流源，所述可变电阻器的第二端耦合至公共地；

所述运算放大器的第二输入端耦合至所述可变电阻器的第一端。
根据权利要求6所述的通信装置，其特征在于，

所述第一芯片还包括输入管脚，所述输入管脚与所述第二芯片耦合，用于从所述第二芯片输入所述第二直流偏置电压；

所述驱动电路还包括第二直流偏置电压输入端，所第二直流偏置电压输入端耦合至所述输入管脚；

所述运算放大器的第二输入端耦合至所述第二直流偏置电压输入端。
根据权利要求7所述的通信装置，其特征在于，所述反馈电路还包括开关；

所述开关用于将所述运算放大器的第二输入端与所述可变电阻器的第一端耦合，或者将所述运算放大器的第二输入端与所述第二直流偏置电压输入端耦合。
根据权利要求5所述的通信装置，其特征在于，所述驱动电路还包括高通滤波电路；所述高通滤波电路包括第一电容、第二电容、所述第三电阻和所述第四电阻；其中，

所述第一电容的第一极耦合至所述驱动电路的第一输入端，所述第一电容的第二极耦合至所述差分电路的第一输入端；

所述第二电容的第一极耦合至所述驱动电路的第二输入端，所述第二电容的第二极耦合至所述差分电路的第二输入端。
根据权利要求2-9任一项所述的通信装置，其特征在于，所述差分电路包括第一晶体管、第二晶体管、第五电阻和第六电路；

所述第一晶体管的控制极耦合至所述差分电路的第一输入端，所述第一晶体管的第一极耦合至供电端，所述第一晶体管的第二极通过所述第五电阻耦合至公共地；

所述第二晶体管的控制极耦合至所述差分电路的第二输入端，所述第二晶体管的第一极耦合至供电端，所述第二晶体管的第二极通过所述第六电阻耦合至公共地。
根据权利要求10所述的通信装置，其特征在于，所述差分电路还包括第二电流源和第三电流源；

所述第一晶体管的第二极通过所述第五电阻和所述第二电流源耦合至公共地；

所述第二晶体管的第二极通过所述第六电阻和所述第三电流源耦合至公共地。
根据权利要求10所述的通信装置，其特征在于，所述差分电路还包括第三晶体管、第四晶体管、第五晶体管、第二电流源、第七电阻、第八电阻、第三电容和第四电容；其中，

所述第三晶体管的控制极通过所述第三电容耦合至所述差分电路的第一输入端，所述第三晶体管的第一极通过所述第六电阻耦合至所述第二晶体管的第二极，所述第三晶体管的第二极耦合至公共地；

所述第四晶体管的控制极通过所述第四电容耦合至所述差分电路的第二输入端，所述第四晶体管的第一极通过所述第五电阻耦合至所述第一晶体管的第二极，所述第四晶体管的第二极耦合至公共地；

所述第七电阻的第一端耦合至所述第三晶体管的控制极，所述第七电阻的第二端耦合至第八电阻的第一端，所述第八电阻的第二端耦合至所述第四晶体管的控制极；

所述第五晶体管的栅极、所述第五晶体管的第一极、以及所述第二电流源的输出端均耦合至所述第七电阻的第二端，所述第五晶体管的第二极耦合至公共地。
根据权利要求1-12任一项所述通信装置，其特征在于，所述第一芯片还包括：

跨组电路，用于接收电流信号，将所述电流信号转换成电压信号；

可调增益放大器，用于对所述电压信号进行增益调节，生成第一信号。
根据权利要求13所述的通信装置，其特征在于，所述驱动电路还用于：

通过所述第一芯片的输出管脚将所述第一信号输出。
根据权利要求13或14所述的通信装置，其特征在于，所述第二芯片集成有信号处理器；

所述信号处理器用于：对所述第一信号进行处理。