JP4267664B2 - 基準電流源回路および赤外線信号処理回路 - Google Patents

基準電流源回路および赤外線信号処理回路 Download PDF

Info

Publication number
JP4267664B2
JP4267664B2 JP2007007498A JP2007007498A JP4267664B2 JP 4267664 B2 JP4267664 B2 JP 4267664B2 JP 2007007498 A JP2007007498 A JP 2007007498A JP 2007007498 A JP2007007498 A JP 2007007498A JP 4267664 B2 JP4267664 B2 JP 4267664B2
Authority
JP
Japan
Prior art keywords
circuit
current source
fuse
signal
reference current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007007498A
Other languages
English (en)
Other versions
JP2008177252A (ja
Inventor
高広 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007007498A priority Critical patent/JP4267664B2/ja
Priority to CN2008100031095A priority patent/CN101226220B/zh
Priority to US12/013,788 priority patent/US7696810B2/en
Publication of JP2008177252A publication Critical patent/JP2008177252A/ja
Application granted granted Critical
Publication of JP4267664B2 publication Critical patent/JP4267664B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G08SIGNALLING
    • G08CTRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C23/00Non-electrical signal transmission systems, e.g. optical systems
    • G08C23/04Non-electrical signal transmission systems, e.g. optical systems using light waves, e.g. infrared
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、ヒューズトリミングによって半導体集積回路の特性を調整する基準電流源回路に関する。
従来、半導体プロセスの微細化に伴って増大した半導体集積回路の製造バラツキによる特性バラツキ対し、そのような場合でも所望の特性を得るために、ヒューズを用いて参照電流をトリミングするヒューズトリミングが行われている。
図は、ヒューズトリミングを行うための、ヒューズ101と電流源回路102とによる基準電流源回路105を示している。
基準電流源回路105では、当然であるが、ヒューズ101切断前はヒューズ101切断後の半導体集積回路の状態を測定できない。従って、半導体集積回路の特性バラツキを別の方法で測定し、ヒューズ101切断後の状態を予測する必要がある。
半導体集積回路の特性バラツキを測定する方法としては、同一ウェハ内に形成される、抵抗および容量から成るモニタデバイスを利用する方法がある。この方法の場合、上記モニタデバイスの抵抗および容量の特性バラツキを測定することにより、ヒューズ切断後の状態を予測することができる。
しかしながら、上記方法の場合、あくまで予測であるため、実際のヒューズ切断後の状態と若干の誤差が生じる場合がある。また、上記モニタデバイスは、通常ウェハ内に数点しか形成されないため、ウェハ面内のバラツキを考慮することはできない。さらに、素子ミスマッチなどによる微妙な特性誤差を検出することができない。従って、基準電流源回路105を用いてヒューズトリミングを行った場合、誤ったヒューズトリミングを行ってしまう可能性が高く、実際誤ったヒューズトリミングを行った場合、その製品は不良品となってしまう。
特開昭61−114319号公報(1986年6月2日公開) 特開平3−4187号公報(1991年1月10日公開)
図は、特許文献1に記載のMOSアナログ集積回路の構成を簡略して示している。
上記MOSアナログ集積回路では、制御回路Dから与えられる、ヒューズを切断することでそのレベルがHレベルとなる制御信号Cにより、バイアス回路BのMOSトランジスタであるスイッチSWを制御することで、アナログ回路Aにバイアス電圧を供給する。この構成により、上記MOSアナログ集積回路では、ヒューズを切断することなくHレベルの制御信号Cを与えることで、ヒューズ切断後の状態をヒューズ切断前に測定できる。
しかしながら、その構成により、ヒューズを切断せずにヒューズトリミングを完了した場合、抵抗Rxを介して余分な電流Ixが流れるため、余分な消費電流を発生するという問題を生じる。
次に、図は、特許文献2に記載のヒューズトリミング回路を示している。また、表1は、上記ヒューズトリミング回路の動作を示している。
Figure 0004267664
上記ヒューズトリミング回路は、表1のテスト時に示すように、Enable信号および制御信号Dを用いてスイッチSW1,SW2を制御することで、ヒューズを切断した場合およびヒューズを切断しない場合の状態、すなわちヒューズトリミング後の状態を測定できる。しかしながら、上記構成では、スイッチ回路が2個必要であり、回路素子数が増加するという問題を生じる。また、通常時、その状態を維持するために、外部からEnable信号を常に供給する必要があるという問題を生じる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ヒューズトリミングを行うための回路であって、ヒューズトリミング後の半導体集積回路の特性を測定でき、また、ヒューズトリミング完了後、その状態を外部から信号を供給することなく維持できると共に、余分な消費電流を発生しない基準電流源回路、およびそれを用いた赤外線信号処理回路を実現することにある。
本発明に係る基準電流源回路は、ヒューズトリミングを行う回路であって、上記課題を解決するために、電流源回路と、トリミングヒューズと、所定レベルの信号が入力されることにより上記電流源回路と上記トリミングヒューズとを接続すると共に、上記所定レベルとは異なるレベルの信号が入力されることにより上記電流源回路と上記トリミングヒューズとを非接続とするスイッチ回路と、複数の入力端子を有し、上記複数の入力端子に入力されたテスト用制御信号に基づいて上記所定レベルの信号または上記所定レベルの信号とは異なるレベルの信号を生成し上記スイッチ回路に入力することにより、上記スイッチ回路の動作を制御する制御回路と、上記制御回路における上記複数の入力端子のうち少なくとも1つの入力端子を正電源端子または負電源端子に接続する抵抗性素子とを備え、上記制御回路は、上記抵抗性素子に接続された入力端子の信号に基づいて上記所定レベルの信号を生成して上記スイッチ回路の動作を制御することを特徴としている。
上記の構成によれば、本発明に係る基準電流源回路は、上記制御回路にヒューズトリミング後の半導体集積回路の特性を測定するためのテスト用制御信号を入力して上記スイッチ回路を制御することにより、上記電流源回路と上記トリミングヒューズとの接続状態を変更することができる。これにより、ヒューズトリミング後の状態を測定することができる。この結果、正確なヒューズトリミングを行うことができるため、良品率を向上させることができる。
また、上記の構成によれば、上記基準電流源回路は、上記制御回路の少なくとも1つの入力端子が上記抵抗性素子により正電源端子または負電源端子に接続され、また、上記制御回路が、上記抵抗性素子が接続された上記入力端子の信号に基づいて上記電流源回路と上記トリミングヒューズとを接続するように上記スイッチ回路を制御できる。これにより、ヒューズトリミング完了後、その状態を外部から信号を供給することなく維持できる。
また、上記の構成によれば、上記テスト用制御信号が入力されない間、上記抵抗性素子に電流が流れないため、ヒューズトリミング完了後、余分な消費電流を発生しない。
以上により、ヒューズトリミング後の半導体集積回路の特性を測定でき、また、ヒューズトリミング完了後、その状態を外部から信号を供給することなく維持できると共に、余分な消費電流を発生しない基準電流源回路を実現することができるという効果を奏する。
また、上記抵抗性素子は、MOSトランジスタで構成してもよい。このように構成することで製造が容易となり、コストダウンが可能であるというさらなる効果を奏する。
本発明に係る基準電流源回路は、出力電流がそれぞれ異なる複数の電流源回路を備え、上記複数の電流源回路を切り替えて使用できるように構成することが好ましい。
上記の構成によれば、上記基準電流源回路は、出力電流がそれぞれ異なる複数の電流源回路を切り替えて使用できるため、上記基準電流源回路の出力電流値を広範囲に制御できるというさらなる効果を奏する。また、適切な出力電流値を探すことができるため、半導体集積回路の特性をより正確に調整することができるというさらなる効果を奏する。
本発明に係る赤外線信号処理回路は、上記課題を解決するために、上記基準電流源回路を有し、上記基準電流源回路によりヒューズトリミングを行った回路を備えることを特徴としている。
上記の構成によれば、本発明に係る赤外線信号処理回路は、上記基準電流源回路を有し、上記基準電流源回路によりヒューズトリミングを行った回路を備えているため、正確なヒューズトリミングが行われ、良品率が向上するという効果を奏する。
本発明に係る基準電流源回路は、電流源回路と、トリミングヒューズと、上記電流源回路と上記トリミングヒューズとを接続/非接続とするスイッチ回路と、複数の入力端子を有し、上記スイッチ回路の動作を制御する制御回路と、上記制御回路における上記複数の入力端子のうち少なくとも1つの入力端子を正電源端子または負電源端子に接続する抵抗性素子とを備え、上記制御回路は、ヒューズトリミング後の半導体集積回路の特性を測定するためのテスト用制御信号が入力されることにより上記スイッチ回路の動作を制御すると共に、上記抵抗性素子に接続された入力端子の信号に基づいて上記電流源回路と上記トリミングヒューズとを接続するように上記スイッチ回路の動作を制御することを特徴としている。
これにより、ヒューズトリミング後の半導体集積回路の特性を測定でき、また、ヒューズトリミング完了後、その状態を外部から信号を供給することなく維持できると共に、余分な消費電流を発生しない基準電流源回路を実現することができるという効果を奏する。
〔実施の形態1〕
本発明に係る一実施形態について、図1および表2に基づいて説明すると以下の通りである。
図1は、ヒューズトリミングによって半導体集積回路の特性を調整する基準電流源回路10の構成を示している。
基準電流源回路10は、電流源回路1、スイッチ回路(SW)2、トリミングヒューズ(以下、単にヒューズと記載)3、NAND回路4(制御回路)、およびプルダウン抵抗R1(抵抗性素子)を備えている。
スイッチ回路2は、電流源回路1とヒューズ3とを接続/非接続とする機能を有し、Nチャンネル型MOSトランジスタによって構成されている。上記MOSトランジスタのドレインは、ヒューズ3を介して、図示しない半導体集積回路の内部回路に接続され、上記MOSトランジスタのソースは、電流源回路1を介してGND端子に接続されている。また、上記MOSトランジスタのゲートは、NAND回路4の出力端子に接続されている。
NAND回路4は、スイッチ回路2の動作を制御する機能を有している。NAND回路4の一方の入力端子には、外部から制御信号S1(テスト用制御信号)が入力され、他方の入力端子には、外部から制御信号S2(テスト用制御信号)が入力される。NAND回路4の一方の入力端子は、プルダウン抵抗R1を介してGND端子に接続され、GNDレベルにプルダウンされている。
上記構成により、基準電流源回路10は、ヒューズトリミング後の上記半導体集積回路の特性を測定できる。以下、その動作について説明する。
表2は、基準電流源回路10の動作を示している。なお、表における「通常時」は、ヒューズトリミング後の通常動作状態時を意味し、「テスト時」は、ヒューズトリミング前の半導体集積回路の特性測定時を意味している。
Figure 0004267664
テスト時では、表に示すように、Hレベル(表では1)の制御信号S1がNAND回路4の一方の入力端子に入力されると共に、HレベルまたはLレベル(表では0)の制御信号S2がNAND回路4の他方の入力端子に入力されることにより、スイッチ回路2のオン/オフが制御される。これにより、ヒューズトリミング後の、すなわちヒューズ3の切断前と切断後との半導体集積回路の特性を測定できる。具体的には、Lレベルの制御信号S2が入力されることにより、NAND回路4からHレベル(所定レベル)の信号が出力されてスイッチ回路2がオンとなるため、ヒューズ3切断前の半導体集積回路の特性を測定できる。一方、Hレベルの制御信号S2が入力されることにより、NAND回路4からLレベル(所定レベルとは異なるレベル)の信号が出力されてスイッチ回路2がオフとなるため、ヒューズ3切断後の半導体集積回路の特性を測定できる。
次に、通常時では、制御信号S1およびS2が入力されず、NAND回路4の一方の入力端子がGNDレベルにプルダウンされていることにより、スイッチ回路2が常にオンとなる。このように、通常時では、外部から何らかの信号を与えることなくスイッチ回路2をオンとして、通常動作状態を保持できる。プルダウン抵抗R1には電流が流れないため、余分な消費電流が発生しない。
以上のように、基準電流源回路10では、ウェハ面内のバラツキ、素子のミスマッチ等の微妙な誤差による影響も含まれた、ヒューズトリミング後の半導体集積回路の特性を測定できる。これにより、正確なヒューズトリミングを行うことができ、良品率を向上させることができる。また、基準電流源回路10では、ヒューズトリミング完了後、その状態を外部から信号を供給することなく維持できると共に、余分な消費電流を発生しない。
〔実施の形態2〕
本発明に係る他の実施形態について、図2に基づいて説明すると以下の通りである。なお、上記実施の形態1にて用いた符号と同一の符号を付した部材および信号等は同一の機能を有するものとし、改めて説明することはしない。また、ここでは、基準電流源回路10と異なっている点についてのみ説明する。
図2は、ヒューズトリミングによって半導体集積回路の特性を調整する基準電流源回路10aの構成を示している。
基準電流源回路10aは、基準電流源回路10と、プルダウン抵抗R1に代えてプルダウン素子5を備えている点で異なっている。プルダウン素子5は、Nチャンネル型MOSトランジスタによって構成されている。上記MOSトランジスタのドレインは、NAND回路4の一方の入力端子に接続され、ソースは、GND端子に接続され、ゲートは、電源端子に接続されている。上記MOSトランジスタは、線形領域で動作させる。
このように、基準電流源回路10aは、プルダウン抵抗R1をMOSトランジスタで構成することにより、ヒューズ3以外の全ての構成をMOSトランジスタで構成できるため、製造が容易となりコストダウンが可能となる。
〔実施の形態3〕
本発明に係る他の実施形態について、図3および表3に基づいて説明すると以下の通りである。なお、上記実施の形態1にて用いた符号と同一の符号を付した部材および信号等は同一の機能を有するものとし、改めて説明することはしない。
図3は、ヒューズトリミングによって半導体集積回路の特性を調整する基準電流源回路10bの構成を示している。
基準電流源回路10bは、基準電流源回路10における電流源回路1、スイッチ回路2、ヒューズ3、およびNAND回路4を1セットとした場合、そのセットをn段備えた構成である。上記n段のセットにおける各NAND回路4の一方の入力端子は、それぞれ互いに接続されて共通化され、制御信号S1が入力される。各NAND回路4の他方の入力端子には、それぞれ制御信号S2(S2−1〜S2−n)が入力される。プルダウン抵抗R1は、それぞれ互いに接続されている各NAND回路4の一方の入力端子に接続され、上記n段のセットで共有されている。
上記n段のセットにおける各電流源回路4の定電流値は、例えば2倍毎に重み付けがなされている。例えば、図示のように、左端の上記セットを第1セットとし、当該第1セットに隣接する上記セットを第2セットとする。さらに、上記第1セットにおける電流源回路1の定電流値をI1とし、上記第2セットにおける電流源回路1の定電流値をI2とする。上記第2セットにおける定電流値I2は、I1×2の電流値である。この場合、第nセットの定電流値Inは、I1×2(n−1)の電流値である。
以上のように、基準電流源回路10bは、出力電流がそれぞれ異なる電流源回路1を複数備え、それらを切り替えて使用できるように構成することで、出力電流値を広範囲に制御できる。
次に、表3を用いて、基準電流源回路10bの動作について説明する。表3は、基準電流源回路10bの動作を示している。なお、表における「通常時」は、ヒューズトリミング後の通常動作状態時を意味し、「テスト時」は、ヒューズトリミング前の半導体集積回路の特性測定時を意味している。
Figure 0004267664
テスト時では、表に示すように、Hレベル(表では1)の制御信号S1が各NAND回路4の一方の入力端子に入力されると共に、HレベルまたはLレベル(表では0)の制御信号S2が各NAND回路4の他方の入力端子に入力されることにより、各スイッチ回路2のオン/オフが制御される。これにより、ヒューズトリミング後の、すなわち各ヒューズ3の切断前と切断後との半導体集積回路の特性を測定できる。具体的には、Lレベルの制御信号S2が入力されることにより、各スイッチ回路2がオンとなるため、各ヒューズ3切断前の半導体集積回路の特性を測定できる。一方、Hレベルの制御信号S2が入力されることにより、各スイッチ回路2がオフとなるため、各ヒューズ3切断後の半導体集積回路の特性を測定できる。また、HレベルおよびLレベルを組み合わせた制御信号S2を入力することにより、適切な出力電流値を探すことができる。
次に、通常時では、制御信号S1およびS2が入力されず、各NAND回路4の一方の入力端子がGNDレベルにプルダウンされていることにより、各スイッチ回路2が常にオンとなる。このように、通常時では、外部から何らかの信号を与えることなく各スイッチ回路2をオンとして、通常動作状態を保持できる。この時、プルダウン抵抗R1に電流が流れないため、余分な消費電流が発生しない。
以上のように、基準電流源回路10bでは、ウェハ面内のバラツキ、素子のミスマッチ等の微妙な誤差による影響も含まれた、ヒューズトリミング後の半導体集積回路の特性を測定できる。これにより、正確なヒューズトリミングを行うことができ、良品率を向上させることができる。また、基準電流源回路10bでは、適切な出力電流値を探すことができるため、半導体集積回路の特性をより正確に調整することができる。また、基準電流源回路10では、ヒューズトリミング完了後、その状態を外部から信号を供給することなく維持できると共に、余分な消費電流を発生しない。
〔実施の形態4〕
本発明に係る他の実施形態について、図4に基づいて説明すると以下の通りである。
上記各実施の形態では、スイッチ回路2がNチャンネル型MOSトランジスタによって構成されていたが、この構成に限られるわけではなく、Pチャンネル型MOSトランジスタによって構成されてもよい。本実施形態では、Pチャンネル型MOSトランジスタによって構成されたスイッチ回路を備える基準電流源回路について説明する。なお、上記実施の形態1にて用いた符号と同一の符号を付した部材および信号等は同一の機能を有するものとし、改めて説明することはしない。
図4は、ヒューズトリミングによって半導体集積回路の特性を調整する基準電流源回路20を示している。
基準電流源回路20は、電流源回路1、スイッチ回路(SW)2a、トリミングヒューズ(以下、単にヒューズと記載)3、NOR回路4a、およびプルアップ抵抗R2を備えている。
スイッチ回路2aは、電流源回路1とヒューズ3とを接続/非接続とする機能を有している。スイッチ回路2aのMOSトランジスタのドレインは、ヒューズ3を介して、図示しない半導体集積回路の内部回路に接続され、上記MOSトランジスタのソースは、電流源回路1を介して電源端子に接続されている。また、上記MOSトランジスタのゲートは、NOR回路4aの出力端子に接続されている。
NOR回路4aは、スイッチ回路2aの動作を制御する機能を有している。NOR回路4aの一方の入力端子には、外部から制御信号S1が入力され、他方の入力端子には、外部から制御信号S2が入力される。NOR回路4aの一方の入力端子は、プルアップ抵抗R2を介して電源端子に接続され、電源レベルにプルアップされている。上記構成により、基準電流源回路20は、ヒューズトリミング後の上記半導体集積回路の特性を測定できる。以下、その動作について説明する。
表4は、基準電流源回路20の動作を示している。なお、表における「通常時」は、ヒューズトリミング後の通常動作状態時を意味し、「テスト時」は、ヒューズトリミング前の半導体集積回路の特性測定時を意味している。
Figure 0004267664
テスト時では、表に示すように、Lレベル(表では1)の制御信号S1がNOR回路4aの一方の入力端子に入力されると共に、HレベルまたはLレベル(表では0)の制御信号S2がNOR回路4aの他方の入力端子に入力されることにより、スイッチ回路2aのオン/オフが制御される。これにより、ヒューズトリミング後の、すなわちヒューズ3の切断前と切断後との半導体集積回路の特性を測定できる。具体的には、Hレベルの制御信号S2が入力されることにより、スイッチ回路2aがオンとなるため、ヒューズ3切断前の半導体集積回路の特性を測定できる。一方、Lレベルの制御信号S2が入力されることにより、スイッチ回路2aがオフとなるため、ヒューズ3切断後の半導体集積回路の特性を測定できる。
次に、通常時では、制御信号S1およびS2が入力されず、NOR回路4aの一方の入力端子が電源レベルにプルアップされていることにより、スイッチ回路2aが常にオンとなる。このように、通常時では、外部から何らかの信号を与えることなくスイッチ回路2aをオンとして、通常動作状態を保持できる。プルアップ抵抗R2に電流が流れないため、余分な消費電流が発生しない。
以上のように、基準電流源回路20では、ウェハ面内のバラツキ、素子のミスマッチ等の微妙な誤差による影響も含まれた、ヒューズトリミング後の半導体集積回路の特性を測定できる。これにより、正確なヒューズトリミングを行うことができ、良品率を向上させることができる。また、基準電流源回路20では、ヒューズトリミング完了後、その状態を外部から信号を供給することなく維持できると共に、余分な消費電流を発生しない。
なお、上記実施形態2のように、プルアップ抵抗R2をMOSトランジスタで構成してもよい。この場合、ヒューズ3以外の全ての構成をMOSトランジスタで構成できるため、製造が容易となりコストダウンが可能となる。
〔実施の形態5〕
本発明に係る他の実施形態について、図5〜図9に基づいて説明すると以下の通りである。上記実施の形態1〜4で述べた基準電流源回路は、多種多様な電子回路に用いられるが、ここではその一例として、赤外線リモコン受信機(伝送レート1kbps以下、空間伝送距離10m以上)およびIrDA Control送受信機(伝送レート75kbps、空間伝送距離8m)等の赤外線信号処理回路に用いた場合、より具体的には、それらに備えられるバンドパスフィルタ回路の中心周波数の調整に用いた場合について説明する。
図5は、赤外線リモコン受信機50の構成を示している。
赤外線リモコン受信機50は、フォトダイオードチップ31と、電流―電圧変換回路32、コンデンサ33、増幅回路34、バンドパスフィルタ回路(以下、単にBPFと記載)35、キャリア検出回路36、積分回路37、およびヒステリシスコンパレータ38を有する受信チップ40とを備えている。図中の入力端子INは、受信チップ40の入力端子であり、出力端子OUTは、受信チップ40の出力端子である。
赤外線リモコン受信機50は、図示しない赤外線リモコン送信機から送信されたリモコン送信信号をフォトダイオードチップ31にて電流信号Iinに変換し、この電流信号Iinを電流―電圧変換回路32にて電圧信号に変換する。次いで、この電圧信号を増幅回路34にて増幅し、増幅された電圧信号からBPF35にてキャリア周波数成分を取り出す。次いで、取り出されたキャリア周波数成分からキャリア検出回路36にてキャリアを検出し、積分回路37にてキャリアの存在する時間を積分する。次いで、積分回路37の出力をヒステリシスコンパレータ38にてスレッシュレベルと比較することによりキャリアの有無を判別してデジタル出力する。このデジタル出力Doutは、電子機器を制御するマイコン等に送られる。
図6は、赤外線リモコン受信機50の上記各回路の出力を示しており、図6(a)は、電流信号Iinを示しており、図6(b)は、BPF35の出力(実線)およびキャリア検出回路36の出力(点線)を示しており、図6(c)は、積分回路37の出力(実線)を示しており、図6(d)は、赤外線リモコン受信機50のデジタル出力Doutを示している。なお、図6(c)における点線は、上記スレッシュレベルである。
図7は、BPF35の具体的な構成を示している。
BPF35は、トランスコンダクタンスアンプGM1,GM2と、減衰器ATT(減衰比1/α)と、コンデンサC1,C2とを備えているGM−Cフィルタである。図中の入力端子inは、BPF35の入力端子inであり、図中の出力端子outは、BPF35の出力端子outであって、トランスコンダクタンスアンプGM2の出力端子である。
トランスコンダクタンスアンプGM1の非反転入力端子は、GND端子に接続され、反転入力端子は、トランスコンダクタンスアンプGM2の出力端子に接続されている。トランスコンダクタンスアンプGM1の出力端子は、トランスコンダクタンスアンプGM2の非反転入力端子に接続されると共に、コンデンサC1を介して入力端子inに接続されている。トランスコンダクタンスアンプGM2の反転入力端子は、減衰器ATTを介して自身の出力端子に接続されている。トランスコンダクタンスアンプGM2の出力端子は、コンデンサC2を介してGND端子に接続されている。
BPF35の伝達関数H(s)は、以下の式(1)によって表せる。
キルヒホフの法則より、
gm1*(−vo)=s*C1*(v1−vin)
gm2*(v1−(R2/(R1+R2))*vo)=s*C2*vo
v1を消去すると、
H(s)=(H*ω/Q*s)/(s+ω/Q*s+ω0) (1)
ω=((gm1*gm2)/(C1*C2))1/2=gm/C
Q=α*((C2*gm1)/(C1*gm2))1/2=α
H=α
=ω/2π=gm/(C*2π) (2)
ここで、
vin:BPF35の入力電圧
vo:BPF35の出力電圧
i1:GM1の出力電流
i2:GM2の出力電流
v1:GM1の出力電圧
gm1:GM1のトランスコンダクタンス
gm2:GM2のトランスコンダクタンス
C1:コンデンサC1の容量値
C2:コンデンサC2の容量値
R1:GM1の出力インピーダンス
R2:GM2の出力インピーダンス
ω:固有角周波数
H:ゲイン
s:複素数
:中心周波数
であり、
gm=gm1=gm2
C=C1=C2
である。
上記式(2)から、BPF35の中心周波数fは、トランスコンダクタンスアンプGM1,GM2のトランスコンダクタンスgm1,gm2により調整できることがわかる。
図8は、トランスコンダクタンスアンプGM1,GM2(総称する場合、単にGMと記載)の具体的な構成を示している。
トランスコンダクタンスアンプGMは、Pチャネル型MOSトランジスタM1〜M8と、電流源I1〜I5と、抵抗REとを備えている。
トランジスタM1のソースは、電流源I1を介して電源端子に接続され、トランジスタM2のソースは、電流源I2を介して電源端子に接続されている。トランジスタM1のソースと電流源I1との接続点と、トランジスタM2のソースと電流源I2との接続点には、抵抗REが接続されている。トランジスタM1のドレインには、トランジスタM3のソースが接続され、トランジスタM2のドレインには、トランジスタM4のソースが接続されている。トランジスタM3のゲートとドレインとは、互いに接続されてGND端子に接続され、トランジスタM4のゲートとドレインとは、互いに接続されてGND端子に接続されている。トランジスタM1のゲートは、非反転入力端子であり、トランジスタM2のゲートは、反転入力端子である。
トランジスタM5のゲートは、トランジスタM2のドレインに接続され、トランジスタM6のゲートは、トランジスタM1のドレインに接続されている。トランジスタM5,M6の各ソースは、互いに接続されて、電流源I3を介して電源端子に接続されている。
トランジスタM7,M8は、カレントミラー回路を構成し、トランジスタM7,M8の各ソースは、それぞれ電源端子に接続されている。トランジスタM7のドレインは、電流源I4を介してGND端子に接続され、トランジスタM8のドレインは、電流源I5を介してGND端子に接続されている。トランジスタM7のドレインと電流源I4との接続点には、トランジスタM5のドレインが接続され、トランジスタM8のドレインと電流源I5との接続点には、トランジスタM6のドレインが接続されている。トランジスタM7のドレインと電流源I4との接続点およびトランジスタM8のドレインと電流源I5との接続点から、トランスコンダクタンスアンプGMの出力電流が取り出される。
このような構成を有するトランスコンダクタンスアンプGMにおいて、トランジスタM1〜M6は、弱反転領域で動作する。弱反転領域での電流式は、以下の式(3)のように表せる。
Id=(W/L)*Ido*exp(Vgs/(n*Vt)) (3)
上記式(3)より、
gm=Id/(n*Vt)
re=(n*Vt)/Ia
cI=2*va/(RE+2re)
ここで、
Id:ドレイン電流
W:チャネル幅
L:チャネル長
Ido:弱反転領域における電流のパラメータ
Vgs:ゲート−ソース間電圧
n:サブスレッシュホルド・スロープ・ファクタ
Vt=k*T/q
k:ボルツマン定数
T:絶対温度
q:電子の素電荷
re:トランジスタのトランスコンダクタンスの逆数
Ia:電流源I1,I2の出力電流
RE:抵抗REの抵抗値
ΔI:抵抗REを流れる電流
va:GMの入力電圧であって、va=(va)=−(va
である。
トランジスタM3〜M6のトランスリニアループより、
Vgs3+Vgs5=Vgs4+Vgs6
iout=(Ib/Ia)*ΔI
gm=iout/va
=2*(Ib/Ia)/(RE+2*((n*Vt)/Ia)) (4)
ここで、
Ib:電流源I4,I5の出力電流
iout:GMの出力電流であって、iout=(iout)=−(iout
である。
上記式(4)から、電流源I4,I5の出力電流値Ibを制御することで、トランスコンダクタンスgmを調整できることがわかる。
上記式(4)から、BPF35の中心周波数fは、
=gm/(C*2π)
=(2*(Ib/Ia)/(RE+2*((n*Vt)/Ia)))/(C*2π) (5)
従って、電流源I4,I5を上記実施の形態1〜4で示した基準電流源回路で構成してヒューズトリミングを行うことにより、トランスコンダクタンスアンプGMのトランスコンダクタンスgmを制御して、BPF35の中心周波数fを調整できる。上記実施の形態1〜4で示した基準電流源回路は、正確なヒューズトリミングを行うことができるため、良品率が向上する。なお、赤外線受信機は、特性が厳密であるため、より正確にヒューズトリミングを行うことができる基準電流源回路10bが好適である。
図9は、IrDA Control送受信機80の構成を示している。
IrDA Control送受信機80は、双方向通信のため、送信部55および受信部75を備えている。送信部55は、LEDとその駆動回路とを備えている。受信部75は、赤外線リモコン受信機50と同様な構成であり、フォトダイオードチップ61と、電流―電圧変換回路62、コンデンサ63、増幅回路64、BPF65、キャリア検出回路66、積分回路67、およびヒステリシスコンパレータ68を有する受信チップ70とを備え、送信部から伝送された信号を復調し、電子機器を制御するマイコン等に送信する。
IrDA Control送受信機80においても、上述の赤外線リモコン受信機50と同様に、BPF65の中心周波数を調整できる。また、上記実施の形態1〜4で示した基準電流源回路は、正確なヒューズトリミングを行うことができるため、良品率が向上する。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
多種多様な電子機器に好適に用いることができる。
本発明の一実施形態に係る基準電流源回路の構成を示す図である。 本発明の他の実施形態に係る基準電流源回路の構成を示す図である。 本発明の他の実施形態に係る基準電流源回路の構成を示す図である。 本発明の他の実施形態に係る基準電流源回路の構成を示す図である。 本発明の他の実施形態に係る赤外線リモコン受信機の構成を示す図である。 上記赤外線リモコン受信機が備える各回路の出力波形を示す図である。 上記赤外線リモコン受信機が備えるバンドパスフィルタ回路の構成を示す図である。 上記バンドパスフィルタ回路が備えるトランスコンダクタンスアンプの構成を示す図である。 本発明の他の実施形態に係るIrDA Control送受信機の構成を示す図である。 従来技術を示すものであり、基準電流源回路の構成を示す図である。 従来技術を示すものであり、他の基準電流源回路の構成を示す図である。 従来技術を示すものであり、他の基準電流源回路の構成を示す図である。
符号の説明
1 電流源回路
2、2a スイッチ回路
3 トリミングヒューズ
4 NAND回路(制御回路)
4a NOR回路(制御回路)
R1 プルダウン抵抗(抵抗性素子)
R2 プルアップ抵抗(抵抗性素子)
5 プルダウン素子(抵抗性素子)
10、10a、10b 基準電流源回路
50 赤外線リモコン受信機(赤外線信号処理回路)
80 IrDA Control送受信機(赤外線信号処理回路)

Claims (3)

  1. ヒューズトリミングを行うための回路であって、
    電流源回路と、
    トリミングヒューズと、
    所定レベルの信号が入力されることにより上記電流源回路と上記トリミングヒューズとを接続すると共に、上記所定レベルとは異なるレベルの信号が入力されることにより上記電流源回路と上記トリミングヒューズとを非接続とするスイッチ回路と、
    複数の入力端子を有し、上記複数の入力端子に入力されたテスト用制御信号に基づいて上記所定レベルの信号または上記所定レベルの信号とは異なるレベルの信号を生成し上記スイッチ回路に入力することにより、上記スイッチ回路の動作を制御する制御回路と、
    上記制御回路における上記複数の入力端子のうち少なくとも1つの入力端子を正電源端子または負電源端子に接続する抵抗性素子とを備え、
    上記制御回路は、上記抵抗性素子に接続された入力端子の信号に基づいて上記所定レベルの信号を生成して上記スイッチ回路の動作を制御することを特徴とする基準電流源回路。
  2. 出力電流がそれぞれ異なる複数の電流源回路を備え、
    上記複数の電流源回路を切り替えて使用できるように構成することを特徴とする請求項1に記載の基準電流源回路。
  3. 請求項1または2に記載の基準電流源回路を有し、上記基準電流源回路によりヒューズトリミングを行った回路を備えることを特徴とする赤外線信号処理回路。
JP2007007498A 2007-01-16 2007-01-16 基準電流源回路および赤外線信号処理回路 Active JP4267664B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007007498A JP4267664B2 (ja) 2007-01-16 2007-01-16 基準電流源回路および赤外線信号処理回路
CN2008100031095A CN101226220B (zh) 2007-01-16 2008-01-10 基准电流源电路和红外线信号处理电路
US12/013,788 US7696810B2 (en) 2007-01-16 2008-01-14 Reference current source circuit and infrared signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007007498A JP4267664B2 (ja) 2007-01-16 2007-01-16 基準電流源回路および赤外線信号処理回路

Publications (2)

Publication Number Publication Date
JP2008177252A JP2008177252A (ja) 2008-07-31
JP4267664B2 true JP4267664B2 (ja) 2009-05-27

Family

ID=39617303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007007498A Active JP4267664B2 (ja) 2007-01-16 2007-01-16 基準電流源回路および赤外線信号処理回路

Country Status (3)

Country Link
US (1) US7696810B2 (ja)
JP (1) JP4267664B2 (ja)
CN (1) CN101226220B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110326A (ja) * 2011-11-22 2013-06-06 Sanken Electric Co Ltd トリミング回路及び調整回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468833B (zh) * 2010-11-19 2015-01-28 瑞昱半导体股份有限公司 电子熔丝系统
US9053889B2 (en) * 2013-03-05 2015-06-09 International Business Machines Corporation Electronic fuse cell and array
CN105915209B (zh) * 2016-05-17 2018-09-18 中国电子科技集团公司第二十四研究所 一种多功能低功耗熔丝修调控制电路及其控制方法
JP7370291B2 (ja) * 2020-03-30 2023-10-27 エイブリック株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2520390B2 (ja) 1984-11-07 1996-07-31 日本電気株式会社 Mosアナログ集積回路
JPH034187A (ja) * 1989-06-01 1991-01-10 Nec Ic Microcomput Syst Ltd ヒューズトリミング回路
JP2000340656A (ja) * 1999-05-28 2000-12-08 Fujitsu Ltd トリミング回路
JP4629192B2 (ja) * 2000-07-07 2011-02-09 富士通セミコンダクター株式会社 トリミング回路、調整回路及び半導体装置
JP2004248014A (ja) * 2003-02-14 2004-09-02 Matsushita Electric Ind Co Ltd 電流源および増幅器
JP4230367B2 (ja) * 2004-01-13 2009-02-25 シャープ株式会社 利得可変増幅器、キャリア検出回路システム、及びそれらを用いた赤外線リモコン受信機
US7242239B2 (en) * 2005-06-07 2007-07-10 International Business Machines Corporation Programming and determining state of electrical fuse using field effect transistor having multiple conduction states
US7514982B2 (en) * 2006-08-31 2009-04-07 Micron Technology, Inc. Methods, devices and systems for sensing the state of fuse devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110326A (ja) * 2011-11-22 2013-06-06 Sanken Electric Co Ltd トリミング回路及び調整回路

Also Published As

Publication number Publication date
US20080169861A1 (en) 2008-07-17
CN101226220B (zh) 2010-09-29
US7696810B2 (en) 2010-04-13
CN101226220A (zh) 2008-07-23
JP2008177252A (ja) 2008-07-31

Similar Documents

Publication Publication Date Title
JP4283301B2 (ja) バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路
JP4290721B2 (ja) バンドパスフィルタ回路、並びに赤外線信号処理回路
EP1794882B1 (en) Programmable low noise amplifier and method
JP4267664B2 (ja) 基準電流源回路および赤外線信号処理回路
JP2013038531A (ja) 高周波回路および高周波モジュール
US20110298642A1 (en) Current trimming circuit and a/d converter including current trimming circuit
US20090066417A1 (en) High bandwidth apparatus and method for generating differential signals
TW527765B (en) An ultra linear high frequency transconductor structure
TW200305116A (en) Infrared remote control receiver (IRCR) having semiconductor signal processing device therein
TWI427984B (zh) 電流式類比基頻裝置
US11460875B2 (en) Bandgap circuits with voltage calibration
US9729126B2 (en) Method and implementation for accurate gain-bandwidth product tuning
US8415971B2 (en) Transceiving circuit and transceiving circuit resistance calibration method
CN111294012B (zh) 电容器电路及电容倍增式滤波器
US7940077B2 (en) Adjustable resistance
CN109992898B (zh) 一种具有温度补偿功能的对数流转压电路
JP5118685B2 (ja) 周波数変換回路
US20020080056A1 (en) Differential voltage reference buffer
TWI559682B (zh) 通過電流調整來調整輸出阻抗以匹配傳輸線阻抗的驅動電路、驅動裝置及方法
KR100532224B1 (ko) Cmos 공정만을 사용하여 설계된 반도체 신호처리장치를 갖는 적외선 리모콘 수신기
TW201242239A (en) Semiconductor integrated circuit and receiving apparatus
US6778005B2 (en) High PSRR current source
Ma et al. An analogue baseband chain for a magnetic tunnel junction based RF signal detector
JP6578649B2 (ja) 増幅回路および半導体装置
US6590431B1 (en) Maintaining substantially constant trans-conductance without substantially changing power consumption

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090218

R150 Certificate of patent or registration of utility model

Ref document number: 4267664

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5