JPH034187A - ヒューズトリミング回路 - Google Patents
ヒューズトリミング回路Info
- Publication number
- JPH034187A JPH034187A JP1140394A JP14039489A JPH034187A JP H034187 A JPH034187 A JP H034187A JP 1140394 A JP1140394 A JP 1140394A JP 14039489 A JP14039489 A JP 14039489A JP H034187 A JPH034187 A JP H034187A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- transfer gate
- terminal
- test mode
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Fuses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はヒユーズトリミングに関し、特にヒユーズ切断
前にトリミング後の状態が測定できるヒユーズトリミン
グ回路に関する。
前にトリミング後の状態が測定できるヒユーズトリミン
グ回路に関する。
一般に、ヒユーズトリミングは半導体集積回路の製造ば
らつきによる特性のばらつきをヒユーズの切断により調
整するためトリミングすることである。そして、トリミ
ング後は、回路特性のばらつきが極めて小さくなること
が要求される。第２図は従来の一例を示すヒユーズ回路
図である。従来のヒユーズトリミングは、図２に示すよ
うに、ヒユーズ端子８，９に連結されたヒユーズ１０の
単体で構成されている。これをそのままにしておくか切
断するかで回路特性の調整を行なっていた。
らつきによる特性のばらつきをヒユーズの切断により調
整するためトリミングすることである。そして、トリミ
ング後は、回路特性のばらつきが極めて小さくなること
が要求される。第２図は従来の一例を示すヒユーズ回路
図である。従来のヒユーズトリミングは、図２に示すよ
うに、ヒユーズ端子８，９に連結されたヒユーズ１０の
単体で構成されている。これをそのままにしておくか切
断するかで回路特性の調整を行なっていた。
従来のヒユーズトリミングにおいては、半導体集積回路
の調整後の特性はヒユーズ切断前に予め確認することが
できず、誤ったヒユーズ切断をした場合、その製品は不
良品になってしまうという欠点がある。
の調整後の特性はヒユーズ切断前に予め確認することが
できず、誤ったヒユーズ切断をした場合、その製品は不
良品になってしまうという欠点がある。
本発明の目的は、ヒユーズを切断する前にヒユーズを切
断した場合と同じ状態にし、トリミング後の特性が予め
確認できるヒユーズトリミング回路を提供することにあ
る。
断した場合と同じ状態にし、トリミング後の特性が予め
確認できるヒユーズトリミング回路を提供することにあ
る。
本発明のヒユーズトリ・ミンク回路は、トリミング用ヒ
ユーズと直列に接続された第１のトランスファゲートと
前記トリミング用ヒユーズと第１のトランスファゲート
に並列に接続された第２のトランスファゲートが制御信
号により導通または非導通になるように構成されている
。
ユーズと直列に接続された第１のトランスファゲートと
前記トリミング用ヒユーズと第１のトランスファゲート
に並列に接続された第２のトランスファゲートが制御信
号により導通または非導通になるように構成されている
。
次に、本発明の詳細をその実施例につき図面を参照して
説明する。第１図（ａ）は本発明の一実施例を示すヒユ
ーズトリミング回路図である。このヒユーズトリミング
回路は、第１図（ａ）に示すように、トリミング用のヒ
ユーズ７と直列に接続されたトランスファゲート４と、
このトランスファゲート４とヒユーズ７に並列に接続さ
れたトランスファゲート３と、これらトランスファゲー
ト４と５を制御信号により導通あるいは非導通にする制
御手段とを備えている０次に、このヒユーズトリミング
回路の動作を説明する。第１図（ａ）において、入力端
子１は、テストモードでハイレベルでテストモードにな
る。入力端子２は、ヒユーズ選択でテストモード時にヒ
ユーズを切断した状態にしたいとき、高いレベルの信号
を入力する端子である。テストモードでない場合は、入
力端子１はロウレベルにするために、トランスファゲー
ト４は導通し、端子５．６はヒユーズ７の状態により決
定される。入力端子１をハイレベルにしてテストモード
にすると、トランスファゲート４は非導通となり、入力
端子２がロウレベルでヒユーズを選択しないと、トラン
スファゲート３はＯＮＬ、ヒユーズ７がつながっている
のと同じ状態になる。入力端子２がハイレベルでヒユー
ズを選択すると、トランスファゲート３は０ＦＦＬ、ヒ
ユーズ７が切断されたのと同じ状態になる。入力端子１
はプルダウンにしておきテストモード不用時は、入力端
子１に信号を加えなくても動作できるようにしておく。
説明する。第１図（ａ）は本発明の一実施例を示すヒユ
ーズトリミング回路図である。このヒユーズトリミング
回路は、第１図（ａ）に示すように、トリミング用のヒ
ユーズ７と直列に接続されたトランスファゲート４と、
このトランスファゲート４とヒユーズ７に並列に接続さ
れたトランスファゲート３と、これらトランスファゲー
ト４と５を制御信号により導通あるいは非導通にする制
御手段とを備えている０次に、このヒユーズトリミング
回路の動作を説明する。第１図（ａ）において、入力端
子１は、テストモードでハイレベルでテストモードにな
る。入力端子２は、ヒユーズ選択でテストモード時にヒ
ユーズを切断した状態にしたいとき、高いレベルの信号
を入力する端子である。テストモードでない場合は、入
力端子１はロウレベルにするために、トランスファゲー
ト４は導通し、端子５．６はヒユーズ７の状態により決
定される。入力端子１をハイレベルにしてテストモード
にすると、トランスファゲート４は非導通となり、入力
端子２がロウレベルでヒユーズを選択しないと、トラン
スファゲート３はＯＮＬ、ヒユーズ７がつながっている
のと同じ状態になる。入力端子２がハイレベルでヒユー
ズを選択すると、トランスファゲート３は０ＦＦＬ、ヒ
ユーズ７が切断されたのと同じ状態になる。入力端子１
はプルダウンにしておきテストモード不用時は、入力端
子１に信号を加えなくても動作できるようにしておく。
第１図（ｂ）は入力端子１，２とトランスファゲート３
．４の導通、非導通の関係を表わしなタイムチャートで
ある。テストモードである入力端子１がロウレベルのと
き、ヒユーズ選択である入力端子２に関係なくトランス
ファゲート３は非導通になり、トランスファーゲート４
は導通となる。入力端子１がハイレベルのときは、トラ
ンスファゲート４は入力端子２に関係なく非導通になり
、トランスファゲート３は入力端子２がハイレベルで非
導通となる。また、入力端子２がロウレベルで、トラン
スファゲート３は導通となる。
．４の導通、非導通の関係を表わしなタイムチャートで
ある。テストモードである入力端子１がロウレベルのと
き、ヒユーズ選択である入力端子２に関係なくトランス
ファゲート３は非導通になり、トランスファーゲート４
は導通となる。入力端子１がハイレベルのときは、トラ
ンスファゲート４は入力端子２に関係なく非導通になり
、トランスファゲート３は入力端子２がハイレベルで非
導通となる。また、入力端子２がロウレベルで、トラン
スファゲート３は導通となる。
このように構成することにより、ヒユーズを切断しなく
てもヒユーズを切断した場合と同じ状態にすることがで
きる。
てもヒユーズを切断した場合と同じ状態にすることがで
きる。
以上説明したように、本発明のヒユーズトリミング回路
によれば、半導体集積回路の調整後の特性をヒユーズ切
断前に予め確認することができ、誤ったヒユーズ切断で
製品を不良にすることが防げるという効果がある。
によれば、半導体集積回路の調整後の特性をヒユーズ切
断前に予め確認することができ、誤ったヒユーズ切断で
製品を不良にすることが防げるという効果がある。
第１図（ａ）は本発明のヒユーズトリミング回路の一実
施例を示す回路図、第１図（ｂ）は入力端子とトランス
ファゲートの導通あるいは非導通を示すタイムチャート
、第２図は従来の一例を示すヒユーズ回路図である。
施例を示す回路図、第１図（ｂ）は入力端子とトランス
ファゲートの導通あるいは非導通を示すタイムチャート
、第２図は従来の一例を示すヒユーズ回路図である。
１．２・・・入力端子、５，６，８．９・・・ヒユーズ
端子、３，４・・・トランスファーゲート、７．１０・
・・ヒユーズ。
端子、３，４・・・トランスファーゲート、７．１０・
・・ヒユーズ。
Claims (1)
- トリミング用ヒューズと直列に接続された第１のトラン
スファゲートと前記トリミング用ヒューズと第１のトラ
ンスファゲートに並列に接続された第２のトランスファ
ゲートを備え、前記の第１および第２のトランスファゲ
ートが制御信号により導通または非導通になるように構
成されたことを特徴とするヒューズトリミング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140394A JPH034187A (ja) | 1989-06-01 | 1989-06-01 | ヒューズトリミング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140394A JPH034187A (ja) | 1989-06-01 | 1989-06-01 | ヒューズトリミング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH034187A true JPH034187A (ja) | 1991-01-10 |
Family
ID=15267779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1140394A Pending JPH034187A (ja) | 1989-06-01 | 1989-06-01 | ヒューズトリミング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034187A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169393B1 (en) | 1999-05-28 | 2001-01-02 | Fujitsu Limited | Trimming circuit |
| US6949971B2 (en) | 2003-07-29 | 2005-09-27 | Hynix Semiconductor Inc. | Reference voltage generating circuit for outputting multi-level reference voltage using fuse trimming |
| JP2008177252A (ja) * | 2007-01-16 | 2008-07-31 | Sharp Corp | 基準電流源回路および赤外線信号処理回路 |
| CN104931823A (zh) * | 2015-06-08 | 2015-09-23 | 小米科技有限责任公司 | 电子设备的测试方法及装置 |
-
1989
- 1989-06-01 JP JP1140394A patent/JPH034187A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169393B1 (en) | 1999-05-28 | 2001-01-02 | Fujitsu Limited | Trimming circuit |
| US6949971B2 (en) | 2003-07-29 | 2005-09-27 | Hynix Semiconductor Inc. | Reference voltage generating circuit for outputting multi-level reference voltage using fuse trimming |
| JP2008177252A (ja) * | 2007-01-16 | 2008-07-31 | Sharp Corp | 基準電流源回路および赤外線信号処理回路 |
| US7696810B2 (en) | 2007-01-16 | 2010-04-13 | Sharp Kabushiki Kaisha | Reference current source circuit and infrared signal processing circuit |
| CN104931823A (zh) * | 2015-06-08 | 2015-09-23 | 小米科技有限责任公司 | 电子设备的测试方法及装置 |
| CN104931823B (zh) * | 2015-06-08 | 2018-09-25 | 小米科技有限责任公司 | 电子设备的测试方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4458163A (en) | Programmable architecture logic | |
| US5331195A (en) | Fuse construction of a semiconductor device | |
| JPH034187A (ja) | ヒューズトリミング回路 | |
| US20040046601A1 (en) | Circuit with fuse and semiconductor device having the same circuit | |
| JP3138565B2 (ja) | 半導体集積回路 | |
| JP2768111B2 (ja) | Ｔａｂ−集積回路の製造方法およびその製造方法のためのｔａｂテープ | |
| JPH0877227A (ja) | スタンダードセル方式のレイアウト手法 | |
| JP2984518B2 (ja) | 半導体試験テストシステムを制御する制御装置 | |
| US6157240A (en) | Output logic setting circuit in semiconductor integrated circuit | |
| JPH04199541A (ja) | モード切替回路 | |
| JPH06310578A (ja) | 半導体装置 | |
| JPS6016438A (ja) | Ｍｏｓ集積回路 | |
| GB2270795A (en) | Trimming integrated circuits | |
| JPS6129487A (ja) | 半導体記憶装置 | |
| US20040222811A1 (en) | Integrated module having a delay element | |
| JPS6260773B2 (ja) | ||
| JP2560618B2 (ja) | Ｉｃパッケージ | |
| JPS61154153A (ja) | 集積回路装置 | |
| SU1095411A2 (ru) | Трехканальный релейный усилитель | |
| JPH04170821A (ja) | 半導体装置 | |
| JPH05166934A (ja) | 回路構成選択装置 | |
| JPS6084839A (ja) | 半導体装置 | |
| JP2002290215A (ja) | オフセット付コンパレータ | |
| JP2003332444A (ja) | プルアップ／プルダウン・オプション回路を含む半導体装置及びその製造方法 | |
| JPH04235365A (ja) | 半導体集積回路 |