JPH04199541A - モード切替回路 - Google Patents
モード切替回路Info
- Publication number
- JPH04199541A JPH04199541A JP2335394A JP33539490A JPH04199541A JP H04199541 A JPH04199541 A JP H04199541A JP 2335394 A JP2335394 A JP 2335394A JP 33539490 A JP33539490 A JP 33539490A JP H04199541 A JPH04199541 A JP H04199541A
- Authority
- JP
- Japan
- Prior art keywords
- external input
- input terminal
- vcc
- terminal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は外部入力端子に電気的に接続するヒユーズ素
子を電気的に溶断し、内部制御電位を変化させる電気ヒ
ユーズを備えたモード切替回路に関するものである。
子を電気的に溶断し、内部制御電位を変化させる電気ヒ
ユーズを備えたモード切替回路に関するものである。
第2図は従来のモード切替回路の回路図て、図において
、(+1は外部入力バンド、(2)は外部人カバノド(
1)に接続し内部回路に電位を伝達するノード、(3)
はノード(2)と接地(以下、VSSと呼ぶ)を両端子
とする抵抗素子である。
、(+1は外部入力バンド、(2)は外部人カバノド(
1)に接続し内部回路に電位を伝達するノード、(3)
はノード(2)と接地(以下、VSSと呼ぶ)を両端子
とする抵抗素子である。
次に動作について説明する。
通常状態において、外部入力バッド(1)はホンディン
グされず、モード制御用ノート(2)は抵抗(3)によ
りVSSに固定され、通常モードとして動作する。
グされず、モード制御用ノート(2)は抵抗(3)によ
りVSSに固定され、通常モードとして動作する。
次にモードを切替える場合は、入力パッド(1)を電源
電圧(以下、V ccと呼ぶ)にボンディングすること
により、モード制御用ノード(2)を高レベルに、固定
する。
電圧(以下、V ccと呼ぶ)にボンディングすること
により、モード制御用ノード(2)を高レベルに、固定
する。
従来のモード切替回路は以上のように構成されていたの
で、モードの切替えはプロセス工程中に決定しなければ
ならず、メモリ装置かプロセス的に完了してからのモー
ドの変更は不能であるなとの問題点かあった。
で、モードの切替えはプロセス工程中に決定しなければ
ならず、メモリ装置かプロセス的に完了してからのモー
ドの変更は不能であるなとの問題点かあった。
この発明は上記のような問題点を解消するためになされ
たもので、プロセスの完了時においても外部入力端子や
VCC端子に電位を与えることにより、モード切替えか
可能であるモード切替回路を得ることを目的とする。
たもので、プロセスの完了時においても外部入力端子や
VCC端子に電位を与えることにより、モード切替えか
可能であるモード切替回路を得ることを目的とする。
この発明に係るモード切替回路は、外部入力端子に接続
するトランジスタと、V ccとV 350間に接続す
る電気ヒユーズを設けて、必要に応してモード切替えを
可能としたものである。
するトランジスタと、V ccとV 350間に接続す
る電気ヒユーズを設けて、必要に応してモード切替えを
可能としたものである。
この発明におけるモード切替回路は、外部入力端子や、
vcc端子に電位を与えることにより、電気ヒユーズを
溶断しモード切替えを行う。
vcc端子に電位を与えることにより、電気ヒユーズを
溶断しモード切替えを行う。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図において、(4)は外部入力バット(1)に接続
する外部入力端子、(5)は外部入カバノド(1)にノ
ース端子を接続し、ドレイン端子とゲート端子を電気的
に接続するNチャネル型トランジスタ、(6)は一端を
VCCに接続する電気ヒユーズ、(7)は電気ヒユーズ
(6)とトランジスタ(5)のゲート端子を両端とする
抵抗素子、(8)はトランジスタ(5)のゲート端子と
V SS端子を両端とし、抵抗素子(7)よりも大きな
抵抗値を持つ抵抗素子、(9)はトランジスタ(5)の
ゲート端子に接続し、内部回路に電位を伝達するノード
である。
する外部入力端子、(5)は外部入カバノド(1)にノ
ース端子を接続し、ドレイン端子とゲート端子を電気的
に接続するNチャネル型トランジスタ、(6)は一端を
VCCに接続する電気ヒユーズ、(7)は電気ヒユーズ
(6)とトランジスタ(5)のゲート端子を両端とする
抵抗素子、(8)はトランジスタ(5)のゲート端子と
V SS端子を両端とし、抵抗素子(7)よりも大きな
抵抗値を持つ抵抗素子、(9)はトランジスタ(5)の
ゲート端子に接続し、内部回路に電位を伝達するノード
である。
次に動作について説明する。
通常モードにおいては電気ヒユーズ(6)は導通状態で
あり、ノート(9)の電位は抵抗(7)と(8)の抵抗
分割比により決定される。ここでは抵抗(8)の抵抗値
は抵抗(7)の抵抗値よりも大きな値としであるため、
ノート(9)の電位は高レベルとなる。トランジスタ(
5)は入力端子(4)かV55レヘルても導通状態とな
らないように、しきい値(以下、Vlhと呼ぶ)を十分
高く設定するか、または複数個のトランジスタを直列に
接続し、実効的にV l hを高くすることによって、
しゃ断状態とすることかできる。
あり、ノート(9)の電位は抵抗(7)と(8)の抵抗
分割比により決定される。ここでは抵抗(8)の抵抗値
は抵抗(7)の抵抗値よりも大きな値としであるため、
ノート(9)の電位は高レベルとなる。トランジスタ(
5)は入力端子(4)かV55レヘルても導通状態とな
らないように、しきい値(以下、Vlhと呼ぶ)を十分
高く設定するか、または複数個のトランジスタを直列に
接続し、実効的にV l hを高くすることによって、
しゃ断状態とすることかできる。
モードを切替える場合、Vccと外部入力端子(4)の
間に十分な電位を与え、電気ヒユーズ(6)を溶断する
。この時、外部入力端子(4)は負の電位でもよ(、ま
たV ssはフローティングとすることによって、Vc
cとVSSの間の接合耐圧等を問題にすることなく、電
気ヒユーズ(6)を溶断するために十分な電位をVcc
に印加することができる。こうして電気ヒユーズ(6)
を溶断することにより、ノード(9)の電位は抵抗素子
(8)によりy ssレベルとすることか可能となり、
これにより、モード切替えを行うことができる。
間に十分な電位を与え、電気ヒユーズ(6)を溶断する
。この時、外部入力端子(4)は負の電位でもよ(、ま
たV ssはフローティングとすることによって、Vc
cとVSSの間の接合耐圧等を問題にすることなく、電
気ヒユーズ(6)を溶断するために十分な電位をVcc
に印加することができる。こうして電気ヒユーズ(6)
を溶断することにより、ノード(9)の電位は抵抗素子
(8)によりy ssレベルとすることか可能となり、
これにより、モード切替えを行うことができる。
また、外部入力端子(4)に信号か入力された場合、ト
ランジスタ(5)により、この信号はしゃ断されノート
(9)への影響はない。
ランジスタ(5)により、この信号はしゃ断されノート
(9)への影響はない。
なお、上記実施例ではトランジスタ(5)をNチャネル
型トランジスタで構成する場合を述べたか、Pチャネル
型トランジスタでもよく、またヒユーズはVccに接続
するものについて示したか、V ssに接続するもので
あってもよく同様の効果かある。
型トランジスタで構成する場合を述べたか、Pチャネル
型トランジスタでもよく、またヒユーズはVccに接続
するものについて示したか、V ssに接続するもので
あってもよく同様の効果かある。
以上のようにこの発明によれば、外部入力端子とV。ま
たはVSS端子への電圧の印加により、内部電気ヒユー
ズを溶断てきるように構成したので、プロセス完了後の
メモリ装置でも外部からの作業でモードを切替えること
か可能なモード切替回路か得られる効果がある。
たはVSS端子への電圧の印加により、内部電気ヒユー
ズを溶断てきるように構成したので、プロセス完了後の
メモリ装置でも外部からの作業でモードを切替えること
か可能なモード切替回路か得られる効果がある。
第1図はこの発明の一実施例であるモード切替回路の回
路図、第2図は従来のモード切替回路の回路図である。 図において、+1)は外部入力バット、(4)は外部入
力端子、(5)はNチャネル型トランジスタ、(6)は
電気ヒユーズ、(71,(8)は抵抗素子、(9)は内
部ノートを示す。 なお、図中、同一符号は同一、または相当部分を示す。
路図、第2図は従来のモード切替回路の回路図である。 図において、+1)は外部入力バット、(4)は外部入
力端子、(5)はNチャネル型トランジスタ、(6)は
電気ヒユーズ、(71,(8)は抵抗素子、(9)は内
部ノートを示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 外部入力端子と、この外部入力端子を一端とし、ゲート
端子とドレイン端子を接続した少なくとも1つの直列に
接続したトランジスタと、前記ゲート端子またはドレイ
ン端子と電源電圧または接地との間に直接に配置される
電気的なヒューズ素子と、このヒューズ素子と少なくと
も一端を共有し、電源電圧と接地との間に直列に配置さ
れる抵抗素子を有する半導体装置において、前記電源電
圧と外部入力端子との間、または接地と外部入力端子と
の間に電源電圧以上の電位差を与え、前記ヒューズ素子
を溶断せしめ、前記ゲート端子またはドレイン端子の電
位を変化させることを特徴とするモード切替回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2335394A JPH04199541A (ja) | 1990-11-28 | 1990-11-28 | モード切替回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2335394A JPH04199541A (ja) | 1990-11-28 | 1990-11-28 | モード切替回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04199541A true JPH04199541A (ja) | 1992-07-20 |
Family
ID=18288055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2335394A Pending JPH04199541A (ja) | 1990-11-28 | 1990-11-28 | モード切替回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04199541A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6229352B1 (en) | 1995-07-28 | 2001-05-08 | Micron Technology, Inc. | Power level detection circuit |
KR100504433B1 (ko) * | 1999-01-09 | 2005-07-29 | 주식회사 하이닉스반도체 | 앤티퓨즈를 이용한 메모리소자의 리페어 회로 |
-
1990
- 1990-11-28 JP JP2335394A patent/JPH04199541A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6229352B1 (en) | 1995-07-28 | 2001-05-08 | Micron Technology, Inc. | Power level detection circuit |
KR100504433B1 (ko) * | 1999-01-09 | 2005-07-29 | 주식회사 하이닉스반도체 | 앤티퓨즈를 이용한 메모리소자의 리페어 회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60182219A (ja) | 半導体装置 | |
KR890008849A (ko) | 퓨우즈 상태 검출회로 | |
JPH0728212B2 (ja) | パワ−mosfetの制御回路 | |
JPS63119314A (ja) | 集積回路発振器 | |
WO1996008038A1 (en) | Fault-protected overvoltage switch with expanded signal range | |
JPH04199541A (ja) | モード切替回路 | |
US6549063B1 (en) | Evaluation circuit for an anti-fuse | |
JP3095102B2 (ja) | 突入電流防止回路 | |
JPS62145906A (ja) | 増幅回路 | |
JPH11328991A (ja) | メモリ素子用アンチヒューズ安定化装置 | |
JPH09326685A (ja) | 半導体装置 | |
JPH034187A (ja) | ヒューズトリミング回路 | |
JP3620975B2 (ja) | 半導体装置 | |
KR100306992B1 (ko) | 반도체집적회로에있어서의출력논리설정회로 | |
JP2745921B2 (ja) | 半導体装置 | |
JP2581851B2 (ja) | ヒューズ検出回路 | |
GB2270795A (en) | Trimming integrated circuits | |
EP0685887B1 (en) | A device for selecting design options in an integrated circuit | |
JPH0227567Y2 (ja) | ||
JPH01233757A (ja) | Cmos集積回路 | |
JPH025613A (ja) | スリーステート出力回路 | |
JP2550214B2 (ja) | リダンダンシー回路の使用状態検出方法 | |
JPH02235298A (ja) | ヒューズrom回路 | |
KR20000021893A (ko) | 반도체 장치의 퓨징 회로 | |
JP2001054234A (ja) | 過熱保護回路 |