JPS62145906A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS62145906A JPS62145906A JP60287150A JP28715085A JPS62145906A JP S62145906 A JPS62145906 A JP S62145906A JP 60287150 A JP60287150 A JP 60287150A JP 28715085 A JP28715085 A JP 28715085A JP S62145906 A JPS62145906 A JP S62145906A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- power supply
- switch
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は帰還回路を有する増幅器と、この増幅器とは独
立して電源投入がなされる外部回路と、外部回路の動作
点と増幅器の動作点の相違を調整するため、これらの回
路間に接続されたコンデンサとからなる増幅回路、さら
に詳しくいえば、当該回路における入力バイアス設定の
ための帰還回路に関する。
立して電源投入がなされる外部回路と、外部回路の動作
点と増幅器の動作点の相違を調整するため、これらの回
路間に接続されたコンデンサとからなる増幅回路、さら
に詳しくいえば、当該回路における入力バイアス設定の
ための帰還回路に関する。
（従来の技術）
ＩＣ入力部等の増幅器の入力にコンデンサを介して論理
回路等の外部回路を接続した回路構成が実施されている
。
回路等の外部回路を接続した回路構成が実施されている
。
上記回路において、増幅器のバイアス方式として増幅器
出力を抵抗を介して帰還することによって入力バイアス
を設定する方式か、または抵抗分割による入力バイアス
方式のいずれかが採用されている。
出力を抵抗を介して帰還することによって入力バイアス
を設定する方式か、または抵抗分割による入力バイアス
方式のいずれかが採用されている。
第４図（ａ）〜（ｄ）は上記従来のバイアス設定方式を
示す回路図である。
示す回路図である。
第４図（ａ）〜（、ｄ）の各回路は電源１６が供給され
る外部回路１５の出力１７にコンデンサ１２が接続され
、さらに増幅器１１が接続されている点で共通している
。第４図（ａ）では増幅器１１の入力１８と出力との間
に抵抗１４を接続して帰還回路を形成しバイアスを設定
している。第４図（ｂ）では電源とアース間に抵抗１９
と２０を挿入し、抵抗の接続点に増幅器１１の入力１８
を接続してバイアスを設定している。第４図（Ｃ）の場
合は増幅器１１の出力とアース間に抵抗２１と２２を挿
入した点が異なるだけで（ｂ）と同様な設定方式である
。第４図（ｄ）についても（ｂ）（Ｃ）と同様で、この
場合は増幅器１１の出力と電源間に抵抗２３と２４を挿
入しである。
る外部回路１５の出力１７にコンデンサ１２が接続され
、さらに増幅器１１が接続されている点で共通している
。第４図（ａ）では増幅器１１の入力１８と出力との間
に抵抗１４を接続して帰還回路を形成しバイアスを設定
している。第４図（ｂ）では電源とアース間に抵抗１９
と２０を挿入し、抵抗の接続点に増幅器１１の入力１８
を接続してバイアスを設定している。第４図（Ｃ）の場
合は増幅器１１の出力とアース間に抵抗２１と２２を挿
入した点が異なるだけで（ｂ）と同様な設定方式である
。第４図（ｄ）についても（ｂ）（Ｃ）と同様で、この
場合は増幅器１１の出力と電源間に抵抗２３と２４を挿
入しである。
（発明が解決しようとする問題点）
以上の各バイアス設定回路は抵抗によって常に入力バイ
アスが一定に設定されているので以下の点で問題がある
。これを第４図（ａ）によって説明する。外部回路１５
の電源１６が動作中にオンオフする場合を考えることと
する。電源１６に投入中に、一時的にオフしたときは端
子１フは零電位（他の電位になってもよい）となり、そ
の結果、コンデンサ１２は入力端子１８の電圧まで充電
される。
アスが一定に設定されているので以下の点で問題がある
。これを第４図（ａ）によって説明する。外部回路１５
の電源１６が動作中にオンオフする場合を考えることと
する。電源１６に投入中に、一時的にオフしたときは端
子１フは零電位（他の電位になってもよい）となり、そ
の結果、コンデンサ１２は入力端子１８の電圧まで充電
される。
次に再び電源１６を投入すると、端子１７の電位は動作
点まで上昇する。この値をＶｔｙ。、とすると端子１８
の電位は瞬時的にｖ１７ｏｐだけ上昇する。
点まで上昇する。この値をＶｔｙ。、とすると端子１８
の電位は瞬時的にｖ１７ｏｐだけ上昇する。
端子１８の電位が正規の値に戻るためには、コンデンサ
１２の容量と抵抗１４の値とに二って決まる時定数だけ
要することとなシ、この立上がり時間がシステム上しば
しば問題になる場合が多い。
１２の容量と抵抗１４の値とに二って決まる時定数だけ
要することとなシ、この立上がり時間がシステム上しば
しば問題になる場合が多い。
、 本発明の目的は以上の問題に鑑みなされたもので、
間欠動作時の立上がり時間を大幅に短縮することができ
る増幅回路を提供することにある。
間欠動作時の立上がり時間を大幅に短縮することができ
る増幅回路を提供することにある。
（問題点を解決するための手段）
前記目的を達成するために本発明による増幅回路は外部
回路と、一端が前記外部回路の出力に接続されたコンデ
ンサと、入力が前記コンデンサの他端に接続された帰還
回路を有する増幅器とからなる増幅回路において、前記
帰還回路を抵抗とスイッチとからなる直列回路により構
成し、前記スイッチを前記外部回路の電源オンオフに連
動して動作させるように構成しである。
回路と、一端が前記外部回路の出力に接続されたコンデ
ンサと、入力が前記コンデンサの他端に接続された帰還
回路を有する増幅器とからなる増幅回路において、前記
帰還回路を抵抗とスイッチとからなる直列回路により構
成し、前記スイッチを前記外部回路の電源オンオフに連
動して動作させるように構成しである。
（実施例）
以下、図面を参照して本発明をさらに詳しく説明する。
第１図は本発明による増幅回路の実施例を示す回路図で
おる。増幅器１の帰還回路としてスイッチ３と抵抗４の
直列回路が増幅器１の入出力間に接続されている。スイ
ッチ３は電源６の投入に連動して動作するようになって
おυ、電源６の外部回路５への投入でオン、電源６のオ
フでオフするように構成されている。したがって、電源
６が投入されればスイッチ３はオンし、増幅器ｌに抵抗
４の帰還回路が形成される。この状態でのコンデンサ２
の両端子７，８の電位について考察すると、端子７は外
部回路５の動作点、端子８は抵抗４によって帰還されて
設定される増幅器１の動作点に定まる。このときの端子
７と８の電位差をｖ７１とするとコンデンサ２はＶ７４
の電圧によって充電される。
おる。増幅器１の帰還回路としてスイッチ３と抵抗４の
直列回路が増幅器１の入出力間に接続されている。スイ
ッチ３は電源６の投入に連動して動作するようになって
おυ、電源６の外部回路５への投入でオン、電源６のオ
フでオフするように構成されている。したがって、電源
６が投入されればスイッチ３はオンし、増幅器ｌに抵抗
４の帰還回路が形成される。この状態でのコンデンサ２
の両端子７，８の電位について考察すると、端子７は外
部回路５の動作点、端子８は抵抗４によって帰還されて
設定される増幅器１の動作点に定まる。このときの端子
７と８の電位差をｖ７１とするとコンデンサ２はＶ７４
の電圧によって充電される。
次に電源６がオフすると、端子フは零電位になるが、同
時にスイッチ３がオフとなる。この状態では増幅器ｌの
入力インピーダンスとコンデンサ２の容量により決まる
時定数が電源６のオフの時間長に比して十分大きい場合
には端子８は７０−ティングと考えることができる。し
たがって、コンデンサ２の電荷は失われることなく、そ
の両端にはｖ、Ｊの電圧が保たれる。
時にスイッチ３がオフとなる。この状態では増幅器ｌの
入力インピーダンスとコンデンサ２の容量により決まる
時定数が電源６のオフの時間長に比して十分大きい場合
には端子８は７０−ティングと考えることができる。し
たがって、コンデンサ２の電荷は失われることなく、そ
の両端にはｖ、Ｊの電圧が保たれる。
再び電源６が投入されると外部回路は動作し、スイッチ
３が閉じるがコンデンサ２の両端の電位差が一定である
ので、各端子の電位は最初の状態と全く同じ状態に復帰
する。
３が閉じるがコンデンサ２の両端の電位差が一定である
ので、各端子の電位は最初の状態と全く同じ状態に復帰
する。
したがって、増幅器の動作点がずれることなく動作を即
時に再開することが可能である。
時に再開することが可能である。
第２図は他の実施例を示すもので、増幅器にＮＡＮＤ回
路を用い、ゲート機能を持たせ、帰還抵抗とスイッチの
機能として０ＭＯ８）ランスファゲートを用いた場合の
回路図である。電源６Ｉ／″ｉ、外部回路５およびＮＡ
ＮＤ回路の一方の入力端子に供給されるとともに、イン
バータ９を介してトランスファゲート１３のＰチャネル
ＭＯ８ＦＥＴ１３ａのゲートおよび直接にＮチャネルＭ
Ｏ８ＦＥＴ１３ｂのゲートにそれぞれ供給される。ＮＡ
ＮＤ回路１の他方の入力端子８と出力とはそれぞれトラ
ンスファゲートのソースとドレインに接続されている。
路を用い、ゲート機能を持たせ、帰還抵抗とスイッチの
機能として０ＭＯ８）ランスファゲートを用いた場合の
回路図である。電源６Ｉ／″ｉ、外部回路５およびＮＡ
ＮＤ回路の一方の入力端子に供給されるとともに、イン
バータ９を介してトランスファゲート１３のＰチャネル
ＭＯ８ＦＥＴ１３ａのゲートおよび直接にＮチャネルＭ
Ｏ８ＦＥＴ１３ｂのゲートにそれぞれ供給される。ＮＡ
ＮＤ回路１の他方の入力端子８と出力とはそれぞれトラ
ンスファゲートのソースとドレインに接続されている。
ＮＡＮＤ回路ｌは一方の入力端子に電源６が供給されて
いるときはリニアアンプとしての機能を果す。
いるときはリニアアンプとしての機能を果す。
したがって、全体の動作は第１図の場合と同様である。
電源６が供給されたときはＮＡＮＤ回路ｌ回路力バータ
として機能しくこの状態で他方の入力に応じてリニアア
ンプとなる）、トランスファゲート３のＰチャネルＭＯ
８ＦＥＴ１３ａＫは電源６の反転した出力がＮチャネル
ＭＯ８ＦＥＴ１３ｂには電源６の■ベルがそれぞれ加わ
るのでトランスファゲート３はオンとなる。ここで、ト
ランスファゲートのサイズの選択によジオン時のトラン
スファゲートの抵抗を所望の値に設定することができる
。これは第１図における抵抗４の機能を果すものである
。
として機能しくこの状態で他方の入力に応じてリニアア
ンプとなる）、トランスファゲート３のＰチャネルＭＯ
８ＦＥＴ１３ａＫは電源６の反転した出力がＮチャネル
ＭＯ８ＦＥＴ１３ｂには電源６の■ベルがそれぞれ加わ
るのでトランスファゲート３はオンとなる。ここで、ト
ランスファゲートのサイズの選択によジオン時のトラン
スファゲートの抵抗を所望の値に設定することができる
。これは第１図における抵抗４の機能を果すものである
。
電源６がオフしたときにはトランスファゲート３はオフ
する。この結果、端子８はフローティング状態となる。
する。この結果、端子８はフローティング状態となる。
電源６が低電位であるのでＮＡＮＤ回路ｌ回路力は高電
位となるが、トランスファゲート３はオフであるので、
ＮＡＮＤ回路ｌ回路力電位は端子８に影響を与えること
はない。再び電源６が高電位になると第１図の場合と同
様に回路は正常に動作する。
位となるが、トランスファゲート３はオフであるので、
ＮＡＮＤ回路ｌ回路力電位は端子８に影響を与えること
はない。再び電源６が高電位になると第１図の場合と同
様に回路は正常に動作する。
第８図はさらに他の実施例を示すもので、第２図のＮＡ
ＮＤ回路の代わりにＮＯＲ回路を使用し、そのためにイ
ンバータ１０をトランスファゲート１３のＮチャネルＭ
Ｏ３ＦＥＴ１３ｂのゲートに接続している。動作は第２
図の場合と同様であるが、ただ、電源６がオフのとき、
ＮＯＲＯＲ回路用力が低電位になる点で異なる。しかし
、トランスファスイッチ１３はオフであるので、ＮＯＲ
ＯＲ回路用力は端子８に影響を与えることはない。
ＮＤ回路の代わりにＮＯＲ回路を使用し、そのためにイ
ンバータ１０をトランスファゲート１３のＮチャネルＭ
Ｏ３ＦＥＴ１３ｂのゲートに接続している。動作は第２
図の場合と同様であるが、ただ、電源６がオフのとき、
ＮＯＲＯＲ回路用力が低電位になる点で異なる。しかし
、トランスファスイッチ１３はオフであるので、ＮＯＲ
ＯＲ回路用力は端子８に影響を与えることはない。
（発明の効果）
以上、詳しく説明したように本発明による増幅回路は増
幅器の帰還回路にスイッチと抵抗の直列回路を用い、コ
ンデンサを介して増幅器の入力に接続されている外部回
路の電源と帰還回路のスイッチを連動させる構成である
ので、外部回路の電源がオンであるかオフであるかにか
かわらずコンデンサの両端の電位差を一定に保つことが
できる。
幅器の帰還回路にスイッチと抵抗の直列回路を用い、コ
ンデンサを介して増幅器の入力に接続されている外部回
路の電源と帰還回路のスイッチを連動させる構成である
ので、外部回路の電源がオンであるかオフであるかにか
かわらずコンデンサの両端の電位差を一定に保つことが
できる。
したがって、一旦、電源をオフして再度オンしたとき、
増幅回路は直ちに正常な動作を再開することができると
いう効果がある。
増幅回路は直ちに正常な動作を再開することができると
いう効果がある。
また、抵抗とスイッチの機能を兼ねるトランスファゲー
トを用いることにより、増幅回路を容易に実現すること
ができ、ＬＳＩ化に適した回路構成であるといえる。
トを用いることにより、増幅回路を容易に実現すること
ができ、ＬＳＩ化に適した回路構成であるといえる。
本発明の実施例としては以上のほかにＦＥＴ増幅器を用
いたものも考えられる。そのほかに、スイッチがオフの
ときの増幅器直流抵抗および直列容量によシ定まる時定
数が間欠動作周期に比べて充分大きくシステム上問題に
ならない場合には増幅器として他の素子を用いても同等
の効果を奏する。
いたものも考えられる。そのほかに、スイッチがオフの
ときの増幅器直流抵抗および直列容量によシ定まる時定
数が間欠動作周期に比べて充分大きくシステム上問題に
ならない場合には増幅器として他の素子を用いても同等
の効果を奏する。
第１図、第２図、および第３図は本発明による増幅回路
の第１、第２、および第３の実施例を示す回路図、第４
図は従来の増幅回路の回路図である。 １．１１魯φ・増幅器（ＮＡＮＤ回路、ＮＯＲ回路） ２．１２・・・コンデンサ ３ＩＩ・・スイッチ ４．１４．１９．２０．２１，２２．２３゜２４・・・
・・抵 抗 ５．１５・・・外部回路 ６．１６・・・電源 ７．８，１７．１８・・・端子 ９．１０・Ｏ・ＮＡＮＤ回路
の第１、第２、および第３の実施例を示す回路図、第４
図は従来の増幅回路の回路図である。 １．１１魯φ・増幅器（ＮＡＮＤ回路、ＮＯＲ回路） ２．１２・・・コンデンサ ３ＩＩ・・スイッチ ４．１４．１９．２０．２１，２２．２３゜２４・・・
・・抵 抗 ５．１５・・・外部回路 ６．１６・・・電源 ７．８，１７．１８・・・端子 ９．１０・Ｏ・ＮＡＮＤ回路
Claims (1)
- 外部回路と、一端が前記外部回路の出力に接続されたコ
ンデンサと、入力が前記コンデンサの他端に接続された
、帰還回路を有する増幅器とからなる増幅回路において
、前記帰還回路を、抵抗とスイッチとからなる直列回路
により構成し、前記スイッチを、前記外部回路の電源オ
ンオフに連動して動作させるように構成したことを特徴
とする増幅回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60287150A JPS62145906A (ja) | 1985-12-20 | 1985-12-20 | 増幅回路 |
| US06/942,191 US4810909A (en) | 1985-12-20 | 1986-12-16 | Amplifier circuit having high-speed raising time |
| DE8686309892T DE3674366D1 (de) | 1985-12-20 | 1986-12-18 | Verstaerkerschaltungsanordnung mit kleiner einschwingzeit. |
| EP86309892A EP0228875B1 (en) | 1985-12-20 | 1986-12-18 | Amplifier circuit having short rise-time |
| CA000525818A CA1275458C (en) | 1985-12-20 | 1986-12-19 | Amplifier circuit having high-speed raising time |
| AU66770/86A AU598501B2 (en) | 1985-12-20 | 1986-12-19 | Amplifier circuit having high-speed set-up time under intermittent operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60287150A JPS62145906A (ja) | 1985-12-20 | 1985-12-20 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62145906A true JPS62145906A (ja) | 1987-06-30 |
Family
ID=17713718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60287150A Expired - Lifetime JPS62145906A (ja) | 1985-12-20 | 1985-12-20 | 増幅回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4810909A (ja) |
| EP (1) | EP0228875B1 (ja) |
| JP (1) | JPS62145906A (ja) |
| AU (1) | AU598501B2 (ja) |
| CA (1) | CA1275458C (ja) |
| DE (1) | DE3674366D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759900B1 (en) * | 2003-01-15 | 2004-07-06 | Agilent Technologies, Inc. | High bandwidth and wide dynamic range preamplifier with high stability |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2581387B2 (ja) * | 1992-12-28 | 1997-02-12 | 日本電気株式会社 | 入力増幅回路 |
| US5430393A (en) * | 1993-05-10 | 1995-07-04 | Motorola, Inc. | Integrated circuit with a low-power mode and clock amplifier circuit for same |
| JPH10502754A (ja) * | 1994-10-07 | 1998-03-10 | エロネックス・テクノロジーズ・インコーポレーテッド | 改良された可変電圧のｃｐｕ電圧調整装置 |
| US5914681A (en) * | 1997-10-02 | 1999-06-22 | Burr-Brown Corporation | Fast wakeup biasing circuit for analog-to-digital converter |
| KR100616711B1 (ko) * | 2003-06-20 | 2006-08-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동회로 |
| JP4730153B2 (ja) * | 2006-03-15 | 2011-07-20 | 株式会社デンソー | フィルタ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5920707B2 (ja) * | 1979-09-20 | 1984-05-15 | 日立粉末冶金株式会社 | ブレ−キ用摩擦材料の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3955105A (en) * | 1974-07-19 | 1976-05-04 | Bausch & Lomb Incorporated | Synchronous detector |
| US4297642A (en) * | 1979-10-31 | 1981-10-27 | Bell Telephone Laboratories, Incorporated | Offset correction in operational amplifiers |
| US4323798A (en) * | 1980-04-18 | 1982-04-06 | The United States Of America As Represented By The Secretary Of The Air Force | Fast operating switchable operational amplifier driven circuits |
| US4322687A (en) * | 1980-05-19 | 1982-03-30 | Bell Telephone Laboratories, Incorporated | Operational amplifier with improved offset correction |
| AT378292B (de) * | 1980-11-03 | 1985-07-10 | Alfred Ing Kraker | Ausgangsstufe fuer tonsignalleitungen |
| US4521918A (en) * | 1980-11-10 | 1985-06-04 | General Electric Company | Battery saving frequency synthesizer arrangement |
| JPS57170606A (en) * | 1981-04-10 | 1982-10-20 | Sony Corp | Amplifying circuit for pulse-width-modulated signal |
| US4430622A (en) * | 1981-11-19 | 1984-02-07 | Gte Laboratories Incorporated | Offset correction circuit |
| US4553052A (en) * | 1982-04-23 | 1985-11-12 | Nec Corporation | High speed comparator circuit with input-offset compensation function |
| JPS59126319A (ja) * | 1982-08-31 | 1984-07-20 | Toshiba Corp | チヨツパ形コンパレ−タ |
| DE3404719A1 (de) * | 1984-02-10 | 1985-08-14 | Robert Bosch Gmbh, 7000 Stuttgart | Gleichstromgekoppelter verstaerker |
-
1985
- 1985-12-20 JP JP60287150A patent/JPS62145906A/ja not_active Expired - Lifetime
-
1986
- 1986-12-16 US US06/942,191 patent/US4810909A/en not_active Expired - Lifetime
- 1986-12-18 EP EP86309892A patent/EP0228875B1/en not_active Expired - Lifetime
- 1986-12-18 DE DE8686309892T patent/DE3674366D1/de not_active Expired - Lifetime
- 1986-12-19 AU AU66770/86A patent/AU598501B2/en not_active Expired
- 1986-12-19 CA CA000525818A patent/CA1275458C/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5920707B2 (ja) * | 1979-09-20 | 1984-05-15 | 日立粉末冶金株式会社 | ブレ−キ用摩擦材料の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759900B1 (en) * | 2003-01-15 | 2004-07-06 | Agilent Technologies, Inc. | High bandwidth and wide dynamic range preamplifier with high stability |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1275458C (en) | 1990-10-23 |
| EP0228875A1 (en) | 1987-07-15 |
| AU598501B2 (en) | 1990-06-28 |
| US4810909A (en) | 1989-03-07 |
| DE3674366D1 (de) | 1990-10-25 |
| AU6677086A (en) | 1987-06-25 |
| EP0228875B1 (en) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03235517A (ja) | スイッチ回路 | |
| GB1589414A (en) | Fet driver circuits | |
| JPH06169252A (ja) | プログラム可能な論理回路装置 | |
| JPH01233756A (ja) | Ｍｏｓ型集積回路 | |
| EP0346898B1 (en) | Power supply switching circuit | |
| JPS6225510A (ja) | 電流切換え回路 | |
| JPS62145906A (ja) | 増幅回路 | |
| EP0685847A1 (en) | Low dissipation initialization circuit, particularly for memory registers | |
| JPH01252020A (ja) | フリップフロップ回路 | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| WO1998042075A1 (en) | Free inverter circuit | |
| JPH06216727A (ja) | 遅延時間可変論理回路 | |
| JPS63120522A (ja) | 半導体集積回路 | |
| JPS6292518A (ja) | Ｎ及びｐチヤンネルのｍｏｓトランジスタとして使用できるｍｏｓ電力装置 | |
| JPS63217718A (ja) | 論理回路 | |
| JP2735835B2 (ja) | 論理集積回路の電源投入リセット回路装置 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JP2601399Y2 (ja) | 昇圧回路 | |
| JPS6342747Y2 (ja) | ||
| JP2976497B2 (ja) | 半導体集積回路 | |
| KR950007514Y1 (ko) | 반도체 장치의 출력 포트회로 | |
| JPH025613A (ja) | スリーステート出力回路 | |
| JPH0352010A (ja) | 電源切換回路 | |
| JPH04104509A (ja) | 出力回路 | |
| JPH06120790A (ja) | スタンバイフラグ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |