KR950007514Y1 - 반도체 장치의 출력 포트회로 - Google Patents

Abstract

내용 없음.

Description

반도체 장치의 출력 포트회로

제1도 및 제2도는 종래의 회로 구성도.

제3도는 내장형 풀업 저항부를 갖는 반도체 장치의 출력포트 회로 구성도.

제4도는 외장형 풀업 저항을 설치하도록 구성되는 회로 구성도이다.

본 고안은 반도체 장치로부터 생성된 신호를 외부로 전송하는 출력버퍼회로에 관한 것으로, 특히 풀업 저항이 내장 또는 외장되는 경우 신호 전압레벨이 충분히 유지되도록 한 반도체 장치의 출력 포트 회로 구성에 관한 것이다.

집적회로는 단일 칩안에 형성되고 많은 소자를 포함하여 이루어진다.

가능한 한 저전력으로 동작되도록 설계되는 것이 보통이고 따라서 신호레벨을 조정하기 위하여 집적회로는 입력 버퍼 수단과 출력 버퍼 수단을 포함하게 된다. 외부 회로를 구성하는데 적합한 출력신호를 출력하기 위해서 출력 버퍼는 집적회로 장치로부터 생성된 낮은 레벨 및 저전력 신호를 버퍼링하도록 설치된다. 통상 이러한 출력 버퍼들은 집적회로가 형성된 동일 칩내에 형성된다.

한편, 저전압 능동소자로서 집적회로에서 빈번히 사용되는 소자 MOSFET로서 동작속도 측면에서 특히 N채널 MOS 트랜지스터를 사용하는 경향이 있다. 출력 버퍼로서 NMOS 트랜지스터의 드레인은 오픈-드레인(open-drain)형태로 출력단에 바로 연결되어 사용된다. 마이크로 컴퓨터를 위한 장치에서 흔히 출력포트는 외부 구동력을 갖도록 하기 위해서 MOS 트랜지스터의 드레인에 풀업(pull-up) 저항을 연결하도록 하고 있어, N채널 오픈 드레인 MOS 트랜지스터를 갖는 출력 포트를 'H'레벨의 출력전압을 만들기 위해서 트랜지스터를 풀업용 저항소자로 사용하는 방법을 취하여 내부에 풀업저항 회로를 구성시키고 있다.

제1도와 제2도에 도시된 것은 상기 설명한 것을 도시적으로 나타낸 것이다.

저항으로 사용되는 것은 전원(V)에 연결된 N형 MOS 트랜지스터(1)이고 이것은 바이어스상 공핍형으로 세팅되도록 하므로써 공핍형 트랜지스터가 내부 저항 역할을 하도록 한 것이다. 내부저항을 사용하지 않은 경우에는 N형 증배형(enhancement) MOS 트랜지스터로 구성하도록 할 수 있다. 이 저항은 신호 전달을 위한 스위칭 트랜지스터(2)에 의해 풀업 저항으로 작용하여 충분한 양의 전류 구동 능력을 얻게 한다. 제2도의 경우도 제1도와 유사하고 풀업 저항용으로 쓰인 MOS 트랜지스터(3)는 이의 게이트와 소오스가 서로 연결되어 있어 반도체 저항과 같이 작용한다.

제2도의 경우도 내부저항을 선택할 경우 풀업 저항(3)으로서 N형 공핍형 MOS 트랜지스터로 구성하고, 내부 저항을 사용하지 않는 경우 N형 증배형 MOS 트랜지스터로 구성한다.

제1도와 제2도의 종래 오픈 드레인 포트의 풀업 저항 회로 구성에 있어서, 풀업 저항 내장을 선택하는 경우와 풀업 저항 내장을 선택하지 않는 경우를 다음에 살펴본다.

(i) 풀업 저항 내장형의 경우 ; 제1도의 경우 MOS 트랜지스터(1)를 N형 공핍형 MOS 트랜지스터로 구성하고, 이 트랜지스터의 게이트는 접지(VSS)에 고정시킴으로서 트랜지스터를 풀-업 저항으로 사용한다.

제2도의 경우 MOS 트랜지스터(3)를 N형 공핍형 트랜지스터로 구성하고 트랜지스터의 게이트는 출력단에 연결시키므로써 풀업 저항으로 사용한다.

(ii) 풀업 저항 내장형을 사용하지 않는 경우 ; 제1도의 경우 MOS 트랜지스터(1)를 N형 증배형 MOS 트랜지스터로 구성하므로써 트랜지스터는 오프 상태에 있게 하여 무한대의 자항값을 갖게 하므로 따라서 풀업 저항기능을 상실하게 되고 제2도의 경우에는 MOS 트랜지스터(3)를 N형 증배형 트랜지스터로 구성하므로써 MOS 트랜지스터(3)는 외부에 다른 전원이 없으면 오프상태로 무한대의 저항값을 갖게 되어 풀-업 저항 기능을 상실하게 된다.

이러한 종래 기술에 대한 문제점은 다음과 같다. 제1도의 경우 풀업 저항용으로 사용된 MOS 트랜지스터(1)를 내부 저항으로 사용할 때 이 트랜지스터의 게이트 전압은 VSS로 고정되어 있으므로 이 경우 출력신호의 최대 'H'레벨 값은 ｜Vth｜로 주어진다. 여기서 Vth는 MOS 트랜지스터의 문턱 전압이다. 그러나 이 값은 'H'레벨 값으로는 충분하지 못하여 문턱전압을 정밀하게 제어하여야 하는 문제가 있다. 그리고 제2도의 경우 내부 저항을 사용하지 않고 외부전원을 사용할 경우 이 트랜지스터의 게이트는 출력단에 바로 연결되어 있으므로, 외부 전원에 의해 VDD +Vth의 전압이 출력 포트에 인가될 경우 트랜지스터가 '온'상태로 되기 때문에 출력 포트에서의 전압은 VDD +Vth 전압 이상이 될 수 없다.

따라서, 본 고안은 이러한 문제점을 해결하기 위해 안출된 것으로서, N채널 오픈 드레인 포트의 풀업 저항이 내장되어 있을 경우 충분한 크기의 출력 'H'레벨 값을 제공하도록 하고, 또한 풀업 저항이 내장되어 있지 않은 경우에도 외부로 고전압의 출력전압이 출력 포트에 인가될 수 있도록 하는 데에 고안의 목적이 있는 것이다.

이러한 목적을 달성하기 위한 본 고안 회로는 출력 버퍼가 N채널 오픈 드레인 구성인 반도체 장치의 출력포트 회로에 있어서, 시스템 내부의 데이타를 외부로 전송하기 위한 구동용 스위칭 MOS 트랜지스터와, 이에 연결된 풀업 저항부로 구성되고, 이 풀업 저항부는 전원과 상기 스위칭 MOS 트랜지스터간에 연결된 풀업 저항용 N형 공핍형 트랜지스터와, 서로 직렬 연결되고 이들이 상호 연결되는 노드점에서 상기 N형 공핍형 트랜지스터의 게이트에 전원 레벨의 신호를 출력하는, 전원에 연결된 N형 공핍형 MOS 트랜지스터와 일측이 접지에 연결된 N형 증배형 MOS 트랜지스터를 포함하고, 상기 두개의 N형 공핍형과 증배형 MOS 트랜지스터의 각각의 게이트는 그의 소오스 측에 각각 연결되어 풀업 저항이 내장되는 출력포트를 구성함을 특징으로 한다.

또한 풀업 저항이 외장형인 경우 회로 구성은 출력 버퍼가 N채널 오픈 드레인 구성인 반도체 장치인 출력 포트 회로에 있어서, 시스템 내부의 데이타를 외부로 전송하기 위한 구동용 스위칭 MOS 트랜지스터와, 이에 연결된 부하부로 구성되며, 이 부하부는 전원과 상기 스위칭 MOS 트랜지스터 간에 연결된 N형 증배형 MOS 트랜지스터와 상호 직렬 연결되고 이들이 상호 연결되는 노드점에서 상기 N형 증배형 트랜지스터의 게이트에 전원 레벨의 신호를 출력하는, 전원에 연결된 N형 증배형 MOS 트랜지스터와 일측이 접지에 연결된 N형 공핍형 MOS 트랜지스터를 포함하고, 상기 두개의 N형 증배형과 공핍형 MOS 트랜지스터의 각각의 게이트는 그의 소오스 측에 각각 연결되어 구성되고, 상기 스위칭 트랜지스터의 출력측에 외부로부터 풀업 저항이 연결되도록 한 것을 특징으로 한다.

다음에, 첨부한 제3도를 참조하여 본 고안에 대해 보다 상세히 설명한다.

본 고안에 따른 폴업 저항부(4)는 도시된 바와같이 3개의 MOS 트랜지스터로 구성되어 있다. 풀업 저항부(4)는 전원과 데이타 전송용 스위칭 트랜지스터(5)간의 연결된 N형 공핍층 트랜지스터(42)와, 전원(VDD)과 접지(VSS)간에 직렬 연결되고, 상호 연결되는 노드점(N1)에서 상기 N형 공핍형 트랜지스터(42)의 게이트에 신호를 출력하는 N형 공핍형 및 증배형 MOS 트랜지스터(41) 및 (43)를 포함하고, 상기 N형 공핍형 및 증배형 MOS 트랜지스터(41) 및 (43)의 각각의 게이트는 그의 소오스 측에 각각 연결되어 구성된다.

실제 풀업 저항이 되는 것은 스위칭용 트랜지스터(5)에 연결된 MOS 트랜지스터(42)이고, 이 트랜지스터의 게이트에 인가되는 전압은 N형 공핍형 트랜지스터(41)로부터 인가되는 VDD값이다. 두개의 직렬 연결된 MOS 트랜지스터들은 저항으로 작용하므로 VDD 전압이 제1노드 (N1)를 통해 출력될 수 있다. 이러한 상황에 대해 얻어지는 동작은 다음의 진리표와 같다.

[표 1]

상기의 표에서 데이타(D)와 인에이블(E) 신호는 시스템으로 부터 출력되는 것이고 NOR 게이트(6)를 통해 그 출력이 스위칭 트랜지스터(5)의 게이트에 인가된다. 인에이블 신호(E)가 '0'인 경우에는 데이타(D)값에 따라 제2노드(N2)에 출력이 나오며, 인에이블 신호(E)가 인 경우에는 데이타(D)값에 관계없이 출력노드(N2)에는 항상 '1'이 출력된다.

공핍형 트랜지스터(41)의 조건의 VGS는 Vth보다 크기 때문에 제3도에서 노드(N1)의 전압은 VDD값을 갖게 된다. 이러한 노드(N1)의 전압은 공핍형 트랜지스터(42)에서 VGS>Vth 를 항상 만족시키므로 출력 노드(N2)에는 VDD전압이 출력된다.

고안의 목적과 관련하여 풀업 저항으로 사용된 공핍형 MOS 트랜지스터(42)의 게이트에는 VDD레벨의 전압을 손실없이 공급받으므로 출력신호의 값은 상기 MOS 트랜지스터(42)의 저항값에 의해 결정되므로 충분한 크기의 출력 전압을 공급할 수 있게 된다.

본 고안의 목적에 관련하여 제4도는 풀업 저항을 내장하지 않은 N채널 오픈 드레인 포트의 경우를 나타낸 것으로 달리 말하여 풀업 저항이 외장되는 경우이다. 구성은 제3도의 경우와 동일하나 사용된 트랜지스터의 동작 영역이 다르다. 이 경우 부하부(5)는 전원과 데이타 전송용 스위칭 트랜지스터(5)간에 연결된 N형 증배형 MOS 트랜지스터(52)와, 전원(VDD)과 접지(VSS)간에 직렬 연결되고 상호 연결되는 노드점(N1)에서 상기 N형 증배형 MOS 트랜지스터(52)의 게이트에 신호를 출력하는 N형 증배형 MOS 트랜지스터(51)와 N형 공핍형 MOS 트랜지스터(53)를 포함하고, 상기 N형 증배형과 공핍형 MOS 트랜지스터(51)(53)의 각각의 게이트는 그의 드레인측에 각각 연결되어 구성한다.

시스템으로부터 데이타 신호(D)가 "H"이고 인에이블 신호(E)가 "L"일때 NOR 게이트(6)의 출력은 스위칭용 MOS 트랜지스터(5)를 오프 상태로 만든다.

따라서 저항이 무한대가 되는데 이때 외부 전원(9)이 없는 경우 노드(N2)를 통한 출력 신호 값은 플로팅 상태가 되고, 외부전원(9)이 도시된 바와 같이 출력패드(8)를 통해 연결되는 경우 출력신호는 외부 전원에 의해 공급되는 전압에 의해 결정된다.

본 고안의 목적에 관련하여, 외부 전원에 의해 공급되는 전압이 VDD+Vth(52)이상인 경우에도 스위칭 트랜지스터(5)에 연결된 N형 증배형 MOS 트랜지스터(52)의 게이트 전압은 VSS 레벨이므로 트랜지스터(52)는 항상 오프상태를 유지하게 되고 따라서 출력신호의 값은 외부 전원에 의해 공급되는 전압이 손실없이 인가되어진다.

사용자는 내부 저항형 모드를 선택하게 될 경우 VDD 레벨의 출력 전압을 그 크기대로 공급받을 수 있으며, 풀업 저항이 외장형인 경우 고전압을 출력포트에 인가한다는 보다 우수한 동작 특성을 획득한다.

Claims (2)

1. 출력 버퍼가 N채널 오픈 드레인 구성인 반도체 장치의 출력포트 회로에 있어서, 시스템 내부의 데이타를 외부로 전송하기 위한 구동용 스위칭 MOS 트랜지스터와, 이에 연결된 풀업 저항부로 구성되며, 상기 풀업 저항부는 전원과 상기 스위칭 MOS 트랜지스터 간에 연결된 출업 저항용 N형 공핍형 트랜지스터와, 서로 직렬 연결되고 이들이 상호 연결되는 노드점(N1)에서 상기 N형 공핍형 트랜지스터의 게이트에 전원레벨의 신호를 출력하는, 전원에 연결된 N형 공핍형 MOS 트랜지스터와, 일측이 접지에 연결된 N형 증배형 MOS 트랜지스터를 포함하고, 전원 공급을 위한 상기 두개의 N형 공핍형과 증배형 MOS 트랜지스터의 각각의 게이트는 그의 소오스 측에 각각 연결되어 풀업 저항이 내장되는 출력 포트를 구성함을 특징으로 하는 반도체 장치의 출력 포트회로.
2. 출력 버퍼가 N채널 오픈 드레인 구성인 반도체 장치의 출력포트 회로에 있어서, 시스템 내부의 데이타를 외부로 전송하기 위한 구동용 스위칭 MOS 트랜지스터와, 이에 연결된 부하부로 구성되며, 상기 부하부는 전원과 상기 스위칭 MOS 트랜지스터 간에 연결된 N형 증배형 MOS 트랜지스터와, 상호 직렬 연결되고 이들이 상호 연결되는 노드점(N1)에서 상기 N형 증배형 트랜지스터의 게이트에 전원레벨의 신호를 출력하는, 전원에 연결된 N형 증배형 MOS 트랜지스터와, 일측이 접지에 연결된 N형 공핍형 MOS 트랜지스터를 포함하고, 전원 공급을 위한 상기 두개의 N형 증배형과 공핍형 MOS 트랜지스터의 각각의 게이트는 그의 소오스 측에 각각 연결되어 구성되고, 상기 스위칭 트랜지스터의 출력측에 외부로부터 풀업저항이 연결되도록 한 것을 특징으로 하는 반체 장치의 출력 포트회로.