JPH02235298A - ヒューズｒｏｍ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＬＳＩに内蔵されるヒューズＲＯＭ抵抗の切
断回路に関する． 〔従来の技術〕 従来のヒューズＲＯＭ抵抗の切断回路は、第１図に示す
ように、各ヒューズＲＯＭ抵抗５，６に切断用の外部端
子２を必要とした。

〔発明が解決しようとする課題〕

上述した従来のヒューズＲＯＭ抵抗切断回路は、各ヒュ
ーズＲＯＭ抵抗に切断用電源を接続するための外部端子
を必要とするため、ビット数が増すと、外部端子数も増
すといった欠点があった。

〔課題を解決するための手段〕

本発明のヒューズＲＯＭ抵抗切断回路は、電源端子（１
）に接続されたヒューズＲＯＭ抵抗（５）と、このもう
一方の端子にＭＯＳトランジスタ（７）のドレインを接
続し、そのソースは、他の電源端子（３）に接続され、
そのゲートには、ＮＯＲゲート（９）の出力が接続され
、構成されている． 〔実施例〕 第１図は、本発明のヒューズＲＯＭ抵抗切断回路である
．ｌ，３はＬＳＩの電源端子であり、１は高電位ＶＤＤ
、２は低電位ＶＳＳ端子であゐ．ヒューズＲＯＭ抵抗の
一方の端子は、１に接続され、他方は，ＮｃｈＭＯＳト
ランジスタ７のドレインに接続され、７のソースは、電
源端子３に接続される．さらに、７のゲートにはＮＯＲ
ゲート９の出力が接続され、９の一方の入力は、ヒュー
ズＲＯＭ抵抗切断制御端子４に接続される。

９のもう一方の入力には、ヒューズＲＯＭ抵抗を切断す
るか、しないかを決める、ヒューズＲＯＭ状態設定信号
１５が入力される。

インバータ１１とＮＯＲゲート１３は、ラッチ回路を構
成し、ヒューズＲＯＭ抵抗が接続されているときは、出
力信号ｌ８の出力は、ｒｌＪとなるが、切断された場合
は、リセット信号１０のワンショットの「１」信号によ
って１８の出力は「０」となる． ヒューズＲＯＭ抵抗５を切断し、１８の出力を「０」に
設定するには、次の゛ように行う．まず、ヒューズＲＯ
Ｍ抵抗切断制御信号端子４の入力は「１」が入力されて
、７，８のトランジスタをオフの状態で、切断に必要な
高電圧を、１，３の電源端子間にかける． ＬＳＩの内部回路で発生したヒューズＲＯＭ状態設定信
号１５は「０」となっており、４の端子入力を「０」に
することにより、ＮＯＲゲート９の出力は、「１」とな
り、トランジスタ７はオンして、ヒューズＲＯＭ抵抗５
に切断電流が流れて切断する． 切断後は、４の入力なｒＨＪに固定する。このため、７
の出力は、ハイ・インピーダンスとなるが、インバータ
ゲート１１，ＮＯＲゲートｌ３で構成されるラッチ回路
にワンショットのリセット信号「１」が入力されること
により、出力信号ｌ８は「０」となる。

ヒューズＲＯＭ状態設定信号１６がｒｌＪの場合は、４
の端子入力をｒｌＪから「０」としもＮＯＲゲー｝１０
の出力は、「０」のため、オンせずヒューズＲＯＭ抵抗
６は切断しない． ＮＯＲゲート１４には、リセット信号ｌ７が入るが、１
４を構成しているＮ　ｃ　ｈ　トランジスタのオン時の
インピーダンスは、ヒューズＲＯＭ抵抗６のインピーダ
ンスに比べ充分に大きく設計してあり、出力信号１９は
ｒＨＪとなる． ヒューズＲＯＭ抵抗を低電位の電源端子３に接続した場
合は、切断用トランジスタは、Ｐｃｈ型となるため、こ
れを制御するためトランジスタのゲートに接続される論
理ゲートはＮＡＮＤゲートを用いる． 〔発明の効果〕 以上説明したように、本発明は、ＬＳＩの電源間にヒュ
ーズＲＯＭ抵抗と、それに直列に接続した切断用のトラ
ンジスタを接続し、そのトランジスタのゲートを制御す
るために接続される論理ゲートを用いることにより、各
４のヒューズＲＯＭに外部端子を設けて切断しなくて良
い効果がある。

抵抗切断用Ｎｃｈ　　ＭＯＳトランジスタ、９，１０，
１３．１４・・・・・・ＮＯＲゲート、１１．１２・・
・・・・インバータゲート、１７・・団・リセット信号
、ｌ５，１６・・・・・・ヒューズＲＯＭ状態設定信号
、１８，１９・・・・・・出力信号。

代理人　弁理士　　内　原　　　晋

【図面の簡単な説明】

Claims (1)

【特許請求の範囲】
1. ヒューズＲＯＭ抵抗の一方の端子を電源に接続し他方を
   ＭＯＳトランジスタの一端に接続し、その他端は他の電
   源に接続し、そのゲートには制御信号を受け、ヒューズ
   ＲＯＭ抵抗の切断を前記ＭＯＳトランジスタを用いて制
   御することを特徴とするヒューズＲＯＭ回路。