JP2595074B2 - 半導体集積回路装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体集積回路装置に関し、特に半導体集
積回路装置（以下ICと称する）の出力部、つまりIC内で
処理を行った信号を外部に伝達する伝達回路の改良に関
するものである。

〔従来の技術〕 第２図は従来のIC内部の信号を外部に伝達する伝達回
路（出力回路）の構成を示し、図において、ＡはIC内部
からの信号が入力される入力端子、１は該端子Ａより信
号入力を受けその波形整形を行う波形整形インバータで
ある。またPADは外部負荷用出力端子、10〜12は該端子P
ADと電源間に並列に接続された外部負荷駆動用のＰチャ
ンネルMOSトランジスタ（以下PMOSと称する）、13〜15
は上記出力端子PADと接地間に並列に接続された外部負
荷駆動用ＮチャンネルMOSトランジスタ（以下NMOSと称
する）で、各トランジスタ10〜15のゲートは上記波形整
形インバータ１の出力に接続されている。

次に動作について説明する。

IC内部で処理された信号は波形整形用インバータ１で
反転信号となり、次段の外部負荷駆動PMOS10〜12及びNM
OS13〜15に入力される。

通常の場合、IC内部での負荷に比べて、外部負荷は約
100〜1000倍にもなり、IC内部で信号を処理するトラン
ジスタにはこの外部負荷を駆動する能力は全くない。こ
のような大きな負荷を駆動するためには相互コンダクタ
ンスの大きいトランジスタが必要であり、通常は外部負
荷を駆動する最終段のトランジスタのチャンネル幅を大
きくすることにより、高い相互コンダクタンス値を実現
し、大きな負荷を駆動している。

ここではトランジスタ10〜15が高相互コンダクタンス
値を持つトランジスタであり、インバータ１の出力信号
を入力として受け、これを反転して負荷駆動信号として
外部に伝達する。この場合、大きな負荷を駆動するため
相互コンダクタンスをかなり大きくしている。そのため
に出力端子PADが“L"レベルから“H"レベルに、もしく
は“H"レベルから“L"レベルに変化する際、それぞれPM
OS10〜12,NMOS13〜15を流れる単位時間当りの電流値が
大きくなる。この場合負荷としての容量に加えてICを搭
載するパッケージ及び実装基板上のインダクタンス成分
とトランジスタのコンダクタンスとの関係において、コ
ンダクタンスが大きなものとなっていると、出力端子PA
Dに現れる信号の変化は第３図に示すように波打ち現象
を起こす。この結果ICが本来伝達する信号とは異なった
信号値が外部の回路に伝わり該回路が誤動作を起こす原
因となる。

〔発明が解決しようとする課題〕

従来の伝達回路、つまり外部負荷駆動回路は以上のよ
うに構成されており、大きな負荷を駆動するために出力
トランジスタの相互コンダクタンスを大きくした場合、
出力波形に異常が発生し、これが外部回路の誤動作につ
ながるという問題点があった。

この発明は上記のような問題点を解消するためになさ
れたもので、大きな負荷を負荷駆動信号波形に異常をき
たすことなく駆動することができる半導体集積回路装置
を得ることを目的とする。

〔課題を解決するための手段〕 この発明に係る半導体集積回路装置は、IC内部て処理
された内部信号に基づいて外部負荷駆動用信号を出力端
子に出力する出力回路を有する半導体集積回路装置にお
いて、上記出力回路は、上記内部信号を受け、波形整形
して出力するインバータと、上記出力端子に抵抗を介し
て接続され、上記波形整形出力に応じて上記出力端子の
電位を設定する相互コンダクタンスの小さい第１の直列
接続のＰ型及びＮ型MOSトランジスタと、該設定電位と
上記波形整形出力とに基づいて論理演算し、単一の出力
信号を出力する論理回路と、上記出力端子に接続され、
上記論理回路の単一の出力信号に基づいて上記出力端子
へ外部負荷駆動信号を出力する相互コンダクタンスの大
きい第２の直列接続のＰ型及びＮ型MOSトランジスタと
を備え、上記抵抗は、上記相互コンダクタンスの小さい
第１の直列接続のＰ型及びＮ型MOSトランジスタにおけ
る当該２つのトランジスタの接続点と，上記相互コンダ
クタンスの大きい第２の直列接続のＰ型及びＮ型MOSト
ランジスタにおける当該２つのトランジスタの接続点間
に挿入接続されていることを特徴とするものである。

〔作用〕

この発明においては、上記構成としたことにより、上
記相互コンダクタンスの小さい第１の直列接続のＰ型及
びＮ型MOSトランジスタによって上記出力端子の出力状
態が安定化した後（上記出力端子の出力レベルが“H"あ
るいは“L"に決定された後）、上記相互コンダクタンス
の大きい第２の直列接続のＰ型及びＮ型MOSトランジス
タが導通して，上記出力端子に“H"あるいは“L"レベル
の外部負荷信号を出力することとなり、出力電位の接地
電位から電源電位へ変化する過程，及び電源電位から接
地電位へ変化する過程における波打ち現象（波形異常）
を、確実に無くすことができる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例による半導体集積回路装置
の回路構成図であり、図において第２図と同一符号は同
一または相当部分を示し、5,6は電源と接地間に直列に
接続された出力状態決定用のPMOS,及びNMOS、４は両ト
ランジスタ5,6の接続点にその入力が接続された出力状
態伝達用インバータである。

また２は信号入力用波形整形インバータ１の出力及び
該出力状態伝達用インバータ４の出力を入力とするNOR
ゲート、３は該２つのインバータ1,4の出力を入力とす
るNANDゲート、７はNORゲート２の出力と外部負荷駆動
用PMOS10〜12のゲートとの間に接続された制御用インバ
ータ、８は上記NANDゲート３の出力とNMOS13〜15のゲー
トとの間に接続された制御用インバータである。さらに
９は上記出力状態伝達用インバータ４の入力と外部負荷
用出力端子PADとの間に接続された抵抗素子である。

次に動作について説明する。

入力端子Ａに“L"レベル信号が伝達されている場合、
インバータ１の出力は“H"、NORゲート２の出力は
“L"、さらにインバータ７の出力は“H"となり、PMOS10
〜12は非導通状態となる。この時PMOS5は非導通状態で
あるが、NMOS6は導通状態となる。

このためインバータ４の入力が“L"、出力が“H"とな
り、またインバータ１の出力が“H"であるため、NANDゲ
ート３の出力は“L"となる。従ってインバータ８の出力
は“H"となりNMOS13〜15は導通状態となって出力端子PA
Dは“L"となる。

ここで入力端子Ａに内部から“H"レベルの信号が伝達
されるとインバータ１の出力は“L"となり、NMOS6は非
導通状態になる。次いでPMOS5が導通状態になり、続い
てNANDゲート３が“H"、インバータ８が“L"、NMOS13〜
15が非導通状態になる。この状態で出力端子PADは“H"
レベルになるが、駆動源であるPMOS5の相互コンダクタ
ンスは小さく、出力波形の波打ち異常は生じない。

次いでインバータ４が“L"レベルを出力し、NORゲー
ト２が“H"、インバータ７が“L"となり、PMOS10〜12が
導通して高負荷駆動が行なわれる。このとき、出力端子
PADはすでに“H"に固定されており、つまり出力波形は
安定しており、PMOS10〜12の導通により出力波形が異常
をきたすことはない。また上記抵抗素子９はPMOS5とNMO
S13〜15とが共に導通状態の時の貫通電流を抑えるとと
もに、低コンダクタンスのPMOS5のドレインの電位を持
ち上げ、インバータ４の“L"反転時その反転動作を補助
する。

また、入力端子Ａが“H"から“L"に変化するときに
は、PMOS5が非導通、次いでNMOS6が導通して出力端子PA
Dの電位は“L"に固定され、次いでPMOS10〜12が非導通
となり、最後にNMOS13〜15が導通となり、高負荷駆動可
能な“L"レベル信号が出力される。この場合も出力波形
が安定してから、大きい相互コンダクタンスを持つNMOS
13〜15が動作することとなり、出力波形の異常は発生し
ない。

このように本実施例では、IC内部で処理された内部信
号に応じて出力端子PADの電位を“H"あるいは“L"レベ
ルに設定する相互コンダクタンスの小さい出力状態決定
用PMOS5及びNMOS6を設け、このPMOS5及びNMOS6の接続点
と，相互コンダクタンスの大きい外部負荷駆動用PMOS10
及びNMOS13の接続点間に抵抗９を挿入接続して、上記出
力端子PADの電位レベルが安定化した後、相互コンダク
タンスの大きい外部負荷駆動用PMOS10〜12及びNMOS13〜
15が上記出力端子に“H"あるいは“L"レベルの外部負荷
駆動信号を出力するようにしたので、相互コンダクタン
スの小さいPMOS5,NMOS6が出力端子PADの電位設定を行
い、相互コンダクタンスの大きいPMOS10〜12,NMOS13〜1
5が負荷駆動をアシストすることとなり、これにより大
きな外部負荷を、その駆動用信号波形の異常発生を招く
ことなく駆動することができる。

なお、上記実施例では、相互コンダクタンスの大きい
外部負荷駆動用トランジスタとして、直列接続のPMOS及
びNMOSを複数個並列接続したものを示したが、これはチ
ャンネル幅の非常に大きい１組の直列接続のPMOS及びNM
OSであってもよい。

〔発明の効果〕

以上のようにこの発明に係る半導体集積回路装置によ
れば、IC内部で処理された内部信号に基づいて外部負荷
駆動用信号を出力端子に出力する出力回路を有する半導
体集積回路装置において、上記出力回路を、上記内部信
号を受け、波形整形して出力するインバータと、上記出
力端子に抵抗を介して接続され、上記波形整形出力に応
じて上記出力端子の電位を設定する相互コンダクタンス
の小さい第１の直列接続のＰ型及びＮ型MOSトランジス
タと、該設定電位と上記波形整形出力とに基づいて論理
演算し、単一の出力信号を出力する論理回路と、上記出
力端子に接続され、上記論理回路の単一の出力信号に基
づいて上記出力端子へ外部負荷駆動信号を出力する相互
コンダクタンスの大きい第２の直列接続のＰ型及びＮ型
MOSトランジスタとを備えたものとし、上記抵抗を、上
記相互コンダクタンスの小さい第１の直列接続のＰ型及
びＮ型MOSトランジスタにおける当該２つのトランジス
タの接続点と，上記相互コンダクタンスの大きい第２の
直列接続のＰ型及びＮ型MOSトランジスタにおける当該
２つのトランジスタの接続点間に挿入接続したものとし
たので、上記相互コンダクタンスの小さい第１の直列接
続のＰ型及びＮ型MOSトランジスタによって上記出力端
子の出力状態が安定化した後、上記相互コンダクタンス
の大きい第２の直列接続のＰ型及びＮ型MOSトランジス
タが導通して上記出力端子に“H"あるいは“L"レベルの
外部負荷信号を出力することとなり、その結果、出力電
位の接地電位から電源電位へ変化する過程，及び電源電
位から接地電位へ変化する過程における波打ち現象（波
形異常）を、確実に無くすことができ、外部回路の誤動
作を防止できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体集積回路装置
の出力回路の構成図、第２図は従来の信号伝達回路の構
成を示す図、第３図は従来回路における問題点を説明す
るための波形図である。 １……信号入力用波形整形インバータ、２……NORゲー
ト、３……NANDゲート、４……出力状態伝達インバー
タ、５……出力状態決定用PMOS、６……出力状態決定用
NMOS、7,8……制御用インバータ、９……抵抗素子、10
〜12……外部負荷駆動用PMOS、13〜15……外部負荷駆動
用NMOS、Ａ……入力端子、PAD……外部負荷用出力端
子。 なお図中同一符号は同一又は相当部分を示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】IC内部で処理された内部信号に基づいて外
   部負荷駆動用信号を出力端子に出力する出力回路を有す
   る半導体集積回路装置において、 上記出力回路は、 上記内部信号を受け、波形整形して出力するインバータ
   と、 上記出力端子に抵抗を介して接続され、上記波形整形出
   力に応じて上記出力端子の電位を設定する相互コンダク
   タンスの小さい第１の直列接続のＰ型及びＮ型MOSトラ
   ンジスタと、 該設定電位と上記波形整形出力とに基づいて論理演算
   し、単一の出力信号を出力する論理回路と、 上記出力端子に接続され、上記論理回路の単一の出力信
   号に基づいて上記出力端子へ外部負荷駆動信号を出力す
   る相互コンダクタンスの大きい第２の直列接続のＰ型及
   びＮ型MOSトランジスタとを備え、 上記抵抗は、上記相互コンダクタンスの小さい第１の直
   列接続のＰ型及びＮ型MOSトランジスタにおける当該２
   つのトランジスタの接続点と，上記相互コンダクタンス
   の大きい第２の直列接続のＰ型及びＮ型MOSトランジス
   タにおける当該２つのトランジスタの接続点間に挿入接
   続されていることを特徴とする半導体集積回路装置。