JP2560618B2 - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JP2560618B2 JP2560618B2 JP5201007A JP20100793A JP2560618B2 JP 2560618 B2 JP2560618 B2 JP 2560618B2 JP 5201007 A JP5201007 A JP 5201007A JP 20100793 A JP20100793 A JP 20100793A JP 2560618 B2 JP2560618 B2 JP 2560618B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- input
- terminals
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＩＣパッケージに関し、
特にＩＣチップを収納したＩＣパッケージに関するもの
である。
特にＩＣチップを収納したＩＣパッケージに関するもの
である。
【０００２】
【従来の技術】従来のＩＣパッケージは、パッケージか
ら外部へ導出された複数の入出力ピンとＩＣチップの入
出力端子とが直接１対１対応で、結線されており、この
結線関係が固定した構造であった。
ら外部へ導出された複数の入出力ピンとＩＣチップの入
出力端子とが直接１対１対応で、結線されており、この
結線関係が固定した構造であった。
【０００３】
【発明が解決しようとする課題】装置を開発する場合、
原価低減のためのフルカスタムＩＣ設計とプリント基板
設計を並行して実行する場合があるが、設計開始時には
ＩＣパッケージの端子（ＩＣパッケージから外部へ導出
された入出力ピン）順番や位置が未定であったり、完了
後に回路変更が生じ端子の順番や位置の変更を行う必要
が発生することがある。変更に際してはＩＣパッケージ
側かプリント基板側のどちらか一方を他方に合わせるこ
とが必要となるが、開発費用及び開発期間から多くの場
合はプリント基板における回路配線の再設計を行ってい
た。
原価低減のためのフルカスタムＩＣ設計とプリント基板
設計を並行して実行する場合があるが、設計開始時には
ＩＣパッケージの端子（ＩＣパッケージから外部へ導出
された入出力ピン）順番や位置が未定であったり、完了
後に回路変更が生じ端子の順番や位置の変更を行う必要
が発生することがある。変更に際してはＩＣパッケージ
側かプリント基板側のどちらか一方を他方に合わせるこ
とが必要となるが、開発費用及び開発期間から多くの場
合はプリント基板における回路配線の再設計を行ってい
た。
【０００４】すなわち、従来のＩＣパッケージの入出力
ピンが該パッケージ内に収納されているＩＣチップの入
出力端子と１対１対応で固定接続してあるために、ＩＣ
パッケージの入出力ピンは変更できず、よってプリント
基板側で配線変更を行わざるを得ないのである。また、
ＩＣチップがパッケージに封印された１個の部品である
という構造から、パッケージの入出力ピンの順番や位置
の変更ができないという欠点もある。
ピンが該パッケージ内に収納されているＩＣチップの入
出力端子と１対１対応で固定接続してあるために、ＩＣ
パッケージの入出力ピンは変更できず、よってプリント
基板側で配線変更を行わざるを得ないのである。また、
ＩＣチップがパッケージに封印された１個の部品である
という構造から、パッケージの入出力ピンの順番や位置
の変更ができないという欠点もある。
【０００５】本発明の目的はパッケージ外へ導出される
入出力ピンの端子とＩＣチップの端子とＩＣチップの端
子との対応関係を自由に変えることができるＩＣパッケ
ージを提供することである。
入出力ピンの端子とＩＣチップの端子とＩＣチップの端
子との対応関係を自由に変えることができるＩＣパッケ
ージを提供することである。
【０００６】
【課題を解決するための手段】本発明のＩＣパッケージ
は、複数の入出力ピンと、複数の入出力端子を有するＩ
Ｃチップと、外部制御信号に応じてオンオフ制御される
スイッチング素子からなり前記入出力ピンと前記ＩＣチ
ップの入出力端子との接続関係を前記スイッチング素子
のオンオフ制御によって変更するための端子対応関係変
更用チップとを含み、前記端子対応関係変更用チップと
前記ＩＣチップとをパッケージ化してなることを特徴と
する。
は、複数の入出力ピンと、複数の入出力端子を有するＩ
Ｃチップと、外部制御信号に応じてオンオフ制御される
スイッチング素子からなり前記入出力ピンと前記ＩＣチ
ップの入出力端子との接続関係を前記スイッチング素子
のオンオフ制御によって変更するための端子対応関係変
更用チップとを含み、前記端子対応関係変更用チップと
前記ＩＣチップとをパッケージ化してなることを特徴と
する。
【０００７】
【実施例】以下に本発明の実施例を図面を参照して説明
する。
する。
【０００８】図１は本発明の実施例の外観側面図であ
り、ＩＣパッケージ１０はＩＣチップ２と端子対応関係
変更用チップ１とを含んで構成されている。ＩＣチップ
２の端子３とＩＣパッケージ１０の外部導出用入出力ピ
ン４とは、端子対応関係変更用チップ１により互いに電
気的接続がなされるようになっており、この変更用チッ
プ１によって互いの電気的接続関係が自由に変更可能で
ある。
り、ＩＣパッケージ１０はＩＣチップ２と端子対応関係
変更用チップ１とを含んで構成されている。ＩＣチップ
２の端子３とＩＣパッケージ１０の外部導出用入出力ピ
ン４とは、端子対応関係変更用チップ１により互いに電
気的接続がなされるようになっており、この変更用チッ
プ１によって互いの電気的接続関係が自由に変更可能で
ある。
【０００９】尚、図１に示す５はプリント基板を示し、
プリント基板５のピン挿入孔にＩＣパッケージ１０の入
出力ピン４が挿入されハンダ処理されるものである。
プリント基板５のピン挿入孔にＩＣパッケージ１０の入
出力ピン４が挿入されハンダ処理されるものである。
【００１０】図２は図１に示した端子対応関係変更用チ
ップ１の内部回路例を示す図である。本例では、簡単化
のために、ＩＣチップ１の端子３の数を３本（３ａ〜３
ｃで示す）とし、ＩＣパッケージ１０の入出力ピン４の
数を同じく３本（４ａ〜４ｃで示す）とした場合を示
す。
ップ１の内部回路例を示す図である。本例では、簡単化
のために、ＩＣチップ１の端子３の数を３本（３ａ〜３
ｃで示す）とし、ＩＣパッケージ１０の入出力ピン４の
数を同じく３本（４ａ〜４ｃで示す）とした場合を示
す。
【００１１】端子３ａ〜３ｃの各々に対して、例えば３
個のスイッチング用ＭＯＳトランジスタを合計９個（６
で示す）設ける。端子３ａに対しては３個のＭＯＳトラ
ンジスタ６１〜６３のドレインを共通接続し、これ等３
個のＭＯＳトランジスタ６１〜６３のソースを、パッケ
ージ１０の入出力ピン４ａ〜４ｃに夫々接続する。
個のスイッチング用ＭＯＳトランジスタを合計９個（６
で示す）設ける。端子３ａに対しては３個のＭＯＳトラ
ンジスタ６１〜６３のドレインを共通接続し、これ等３
個のＭＯＳトランジスタ６１〜６３のソースを、パッケ
ージ１０の入出力ピン４ａ〜４ｃに夫々接続する。
【００１２】同様に、端子３ｂに対しても３個のＭＯＳ
トランジスタのドレインを共通接続し、これ等３個のＭ
ＯＳトランジスタのソースを、パッケージ１０の入出力
ピン４ａ〜４ｃに夫々接続する。他の端子３ｃについて
も同様とする。
トランジスタのドレインを共通接続し、これ等３個のＭ
ＯＳトランジスタのソースを、パッケージ１０の入出力
ピン４ａ〜４ｃに夫々接続する。他の端子３ｃについて
も同様とする。
【００１３】そして、これ等ＭＯＳトランジスタ群６を
オンオフ制御すべく、端子対応関係変更用プログラム回
路７の出力を各ゲートへ供給するようにしている。そし
て、外部のプログラム設定用端子８から供給される制御
信号により、各ＭＯＳトランジスタのゲートを制御し
て、各トランジスタをオンオフ制御する構造となってい
る。
オンオフ制御すべく、端子対応関係変更用プログラム回
路７の出力を各ゲートへ供給するようにしている。そし
て、外部のプログラム設定用端子８から供給される制御
信号により、各ＭＯＳトランジスタのゲートを制御し
て、各トランジスタをオンオフ制御する構造となってい
る。
【００１４】かかる構成においては、端子３ａと入出力
ピン４ａとを接続する場合、トランジスタ６１をオンと
し、トランジスタ６２，６３をオフとする様に制御す
る。また、端子３ａと４ｂとを接続する場合、トランジ
スタ６２をオンとし、トランジスタ６１，６３はオフと
なる様に制御する。
ピン４ａとを接続する場合、トランジスタ６１をオンと
し、トランジスタ６２，６３をオフとする様に制御す
る。また、端子３ａと４ｂとを接続する場合、トランジ
スタ６２をオンとし、トランジスタ６１，６３はオフと
なる様に制御する。
【００１５】他の端子３ｂ，３ｃ及び入出力ピン４ａ〜
４ｃとの接続関係も、同様に各トランジスタをオンオフ
制御することにより、容易に変更できることになる。
４ｃとの接続関係も、同様に各トランジスタをオンオフ
制御することにより、容易に変更できることになる。
【００１６】尚、図２の回路例は単に一例を示すに止ま
り、種々の変更が可能であることは明白である。例え
ば、ＭＯＳトランジスタ６の代りにバイポーラトランジ
スタ等の他のスイッチング素子を用いることもできるも
のである。
り、種々の変更が可能であることは明白である。例え
ば、ＭＯＳトランジスタ６の代りにバイポーラトランジ
スタ等の他のスイッチング素子を用いることもできるも
のである。
【００１７】
【発明の効果】本発明によれば、プリント基板で回路変
更が生じたり開発当初に未定であった回路機能用ＩＣチ
ップの端子位置の決定により端子位置を変更する必要が
生じた場合、端子対応関係変更機能により端子位置の変
更が容易であるため従来の様なプリント基板またはＩＣ
チップの回路変更にともなう端子位置に関する再設計及
び回路機能用ＩＣチップの端子位置決定のための待ち時
間が不要となる。特に、従来の回路機能用ＩＣチップに
おける端子位置の変更に関しては対象範囲が回路の特性
にまでおよぶことが多くこれに要する費用は多大な額に
なるが、これを回避することが可能となる。
更が生じたり開発当初に未定であった回路機能用ＩＣチ
ップの端子位置の決定により端子位置を変更する必要が
生じた場合、端子対応関係変更機能により端子位置の変
更が容易であるため従来の様なプリント基板またはＩＣ
チップの回路変更にともなう端子位置に関する再設計及
び回路機能用ＩＣチップの端子位置決定のための待ち時
間が不要となる。特に、従来の回路機能用ＩＣチップに
おける端子位置の変更に関しては対象範囲が回路の特性
にまでおよぶことが多くこれに要する費用は多大な額に
なるが、これを回避することが可能となる。
【００１８】また、既に設計・開発済み回路機能用ＩＣ
チップでも、本発明の端子対応関係変更機能用ＩＣチッ
プと共にひとつのパッケージに収納することで、設計途
中の装置に対しても端子位置の調整について問題なく対
応可能となる。この様に、本発明は回路変更にともなう
端子位置変更にかかる再設計費用を削減できることから
製品の原価低減に寄与するという経済的効果がある。
チップでも、本発明の端子対応関係変更機能用ＩＣチッ
プと共にひとつのパッケージに収納することで、設計途
中の装置に対しても端子位置の調整について問題なく対
応可能となる。この様に、本発明は回路変更にともなう
端子位置変更にかかる再設計費用を削減できることから
製品の原価低減に寄与するという経済的効果がある。
【図１】本発明の実施例を示す外観の側面図である。
【図２】図１の端子対応関係変更用チップ１の回路構成
例を示す回路図である。
例を示す回路図である。
１ 端子対応関係変更用チップ ２ ＩＣチップ ３ ＩＣチップの端子 ４ ＩＣパッケージの入出力ピン ５ プリント基板 ６ トランジスタスイッチ群 ７ 端子位置プログラム回路 ８ プログラム設定用端子 １０ ＩＣパッケージ
Claims (1)
- 【請求項１】 複数の入出力ピンと、複数の入出力端子
を有するＩＣチップと、外部制御信号に応じてオンオフ
制御されるスイッチング素子からなり前記入出力ピンと
前記ＩＣチップの入出力端子との接続関係を前記スイッ
チング素子のオンオフ制御によって変更するための端子
対応関係変更用チップとを含み、前記端子対応関係変更
用チップと前記ＩＣチップとをパッケージ化してなるこ
とを特徴とするＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5201007A JP2560618B2 (ja) | 1993-07-21 | 1993-07-21 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5201007A JP2560618B2 (ja) | 1993-07-21 | 1993-07-21 | Ｉｃパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0738018A JPH0738018A (ja) | 1995-02-07 |
| JP2560618B2 true JP2560618B2 (ja) | 1996-12-04 |
Family
ID=16433953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5201007A Expired - Lifetime JP2560618B2 (ja) | 1993-07-21 | 1993-07-21 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560618B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248U (ja) * | 1984-06-07 | 1986-01-06 | 株式会社東芝 | Ｉｃソケツト装置 |
| JPS61119290U (ja) * | 1985-01-11 | 1986-07-28 | ||
| JPH0183343U (ja) * | 1987-11-25 | 1989-06-02 |
-
1993
- 1993-07-21 JP JP5201007A patent/JP2560618B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0738018A (ja) | 1995-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960042413A (ko) | 데이터 처리 시스템 | |
| JP2560618B2 (ja) | Ｉｃパッケージ | |
| US5546566A (en) | Emulation system for microcomputer | |
| KR100362056B1 (ko) | 본딩 패드에 의해 프리세팅된 데이터 입출력-구성 형태를갖는 집적 반도체칩 | |
| JPH038126B2 (ja) | ||
| US6219824B1 (en) | Integrated circuit having a programmable input/output processor that is used for increasing the flexibility of communications | |
| JPH0798359A (ja) | 半導体装置 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JP2001007692A (ja) | Ｌｓｉ実装回路基板 | |
| JPH034187A (ja) | ヒューズトリミング回路 | |
| JP2521599Y2 (ja) | 電子時計 | |
| KR19990040004A (ko) | 다기능의 입출력 구동 회로 | |
| JP2740374B2 (ja) | 半導体集積回路装置 | |
| JPH0353603A (ja) | 入力バッファ回路 | |
| JPH01225388A (ja) | プリント配線基板の回路 | |
| JPH05121647A (ja) | 半導体装置 | |
| JPH1074892A (ja) | 電子部品 | |
| JPH10313091A (ja) | 半導体装置 | |
| JP4733716B2 (ja) | マイグレーション防止回路 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPH0256617A (ja) | ドライバー回路 | |
| JPH02295162A (ja) | 集積回路装置 | |
| JPH01194713A (ja) | 半導体集積回路装置 | |
| JPH0297049A (ja) | 集積回路用パッケージ装置 | |
| JPH01300536A (ja) | 集積回路装置 |