JPH038126B2 - - Google Patents
Info
- Publication number
- JPH038126B2 JPH038126B2 JP56031696A JP3169681A JPH038126B2 JP H038126 B2 JPH038126 B2 JP H038126B2 JP 56031696 A JP56031696 A JP 56031696A JP 3169681 A JP3169681 A JP 3169681A JP H038126 B2 JPH038126 B2 JP H038126B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- input terminal
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/13—Modifications for switching at zero crossing
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は集積回路（以下LSIと略す）に関し、
特に入力ソースの状態によつてその制御を切り換
える入力回路に関するものである。
特に入力ソースの状態によつてその制御を切り換
える入力回路に関するものである。
近年マイクロコンピユータ等の集積回路は大規
模化高機能化されてきており、これに伴いLSIの
入力端子の多様化が要求されているが、実装上の
制約等からLSIパツケージの端子数には制限が有
り、LSIの外部端子を共用する場合が多くなつて
いる。その一例として、ゆつくり変化するAC信
号のゼロクロスポイントを検出するためのゼロク
ロス検出回路を通常のデイジタル信号入力回路と
兼用するものがある。このゼロクロス検出回路は
入力端子に低インピーダンスで所定電位を供給す
るバイアス回路を有している。よつてこの入力端
子で通常のデイジタル信号入力を受信する場合ゼ
ロクロス検出回路により入力端子にバイアス回路
からの所定電位が供給されてしまう欠点があつ
た。
模化高機能化されてきており、これに伴いLSIの
入力端子の多様化が要求されているが、実装上の
制約等からLSIパツケージの端子数には制限が有
り、LSIの外部端子を共用する場合が多くなつて
いる。その一例として、ゆつくり変化するAC信
号のゼロクロスポイントを検出するためのゼロク
ロス検出回路を通常のデイジタル信号入力回路と
兼用するものがある。このゼロクロス検出回路は
入力端子に低インピーダンスで所定電位を供給す
るバイアス回路を有している。よつてこの入力端
子で通常のデイジタル信号入力を受信する場合ゼ
ロクロス検出回路により入力端子にバイアス回路
からの所定電位が供給されてしまう欠点があつ
た。
すなわち、ゼロクロス検出回路には、低インピ
ーダンスでバイアスするバイアス回路が付加され
ており、このバイアス回路が接続された回路構成
でデイジタル信号入力を受信する場合には、入力
されるデイジタル信号にバイアス回路で発生する
所定電位が付加されることになり、デイジタル信
号入力回路の入力レベルに影響を与えて、後続の
回路の動作の信頼性を低下させる欠点があつた。
ーダンスでバイアスするバイアス回路が付加され
ており、このバイアス回路が接続された回路構成
でデイジタル信号入力を受信する場合には、入力
されるデイジタル信号にバイアス回路で発生する
所定電位が付加されることになり、デイジタル信
号入力回路の入力レベルに影響を与えて、後続の
回路の動作の信頼性を低下させる欠点があつた。
本発明は、このようなゼロクロス検出回路を備
えた入力端子に接続されたバイアス回路の影響を
取り除き、入力端子に入力信号以外の電位が供給
されることを防止して、異なる機能の回路を同一
の入力端子で共用することが可能な入力回路を提
供するものである。
えた入力端子に接続されたバイアス回路の影響を
取り除き、入力端子に入力信号以外の電位が供給
されることを防止して、異なる機能の回路を同一
の入力端子で共用することが可能な入力回路を提
供するものである。
本発明による入力回路は反転形論理素子とその
反転形論理素子の出力に一方の端子を接続された
スイツチ素子と、上記スイツチ素子の制御端子が
集積回路内部制御信号により制御され、上記反転
形論理素子の入力端子が上記スイツチング素子の
他の一方の端子に接続されると同時に集積回路の
入力端子に接続されてなることを特徴とする。
反転形論理素子の出力に一方の端子を接続された
スイツチ素子と、上記スイツチ素子の制御端子が
集積回路内部制御信号により制御され、上記反転
形論理素子の入力端子が上記スイツチング素子の
他の一方の端子に接続されると同時に集積回路の
入力端子に接続されてなることを特徴とする。
以下図面を参照して本発明の一実施例を説明す
る。
る。
第１図は本発明の構成図でLSI入力端子INと入
力端子INに印加された信号をデイジタル信号と
してLSI内部へ伝達する反転形論理素子I1とその
入力端子に抵抗Ｒを通し、接続された反転形論理
素子I2とその出力をLSI内部制御信号Ｃを入力と
するフリツプフロツプＦの出力信号によつて制御
されるスイツチング素子SW1を通し反転形論理素
子I2の入力に接続してなる。
力端子INに印加された信号をデイジタル信号と
してLSI内部へ伝達する反転形論理素子I1とその
入力端子に抵抗Ｒを通し、接続された反転形論理
素子I2とその出力をLSI内部制御信号Ｃを入力と
するフリツプフロツプＦの出力信号によつて制御
されるスイツチング素子SW1を通し反転形論理素
子I2の入力に接続してなる。
次に第２図，第３図を参照して上記実施例の動
作を説明する。LSI入力端子の入力ソースがAC
信号の場合、すなわちゼロクロス検出回路として
使用する場合、AC入力ソースは第２図ａに示す
様に容量Ｃを通しLSI入力端子INに印加される。
このとき、フリツプフロツプＦはLSI内部制御信
号Ｃにより“１”レベルにセツトされており、ス
イツチング素子SW1はON状態にある。このため
に反転形論理素子I2の入力及び出力はスイツチン
グ素子SW1により短絡され、抵抗Ｒを通し、反転
形論理素子I1の入力をスイツチングポイントに自
己バイアスする。このため、容量Ｃを通し、入力
端子INに印加されるAC信号のわずかな変化は反
転形論理素子I1により、第３図に示す様なデイジ
タル変位を起し、LSIへの内部信号として使用す
ることを可能にする。
作を説明する。LSI入力端子の入力ソースがAC
信号の場合、すなわちゼロクロス検出回路として
使用する場合、AC入力ソースは第２図ａに示す
様に容量Ｃを通しLSI入力端子INに印加される。
このとき、フリツプフロツプＦはLSI内部制御信
号Ｃにより“１”レベルにセツトされており、ス
イツチング素子SW1はON状態にある。このため
に反転形論理素子I2の入力及び出力はスイツチン
グ素子SW1により短絡され、抵抗Ｒを通し、反転
形論理素子I1の入力をスイツチングポイントに自
己バイアスする。このため、容量Ｃを通し、入力
端子INに印加されるAC信号のわずかな変化は反
転形論理素子I1により、第３図に示す様なデイジ
タル変位を起し、LSIへの内部信号として使用す
ることを可能にする。
次に第２図ｂに示す様にLSIを外部デイジタル
ソース信号によりドライブする場合、すなわちデ
イジタル信号入力回路として使用する場合、デイ
ジタルソース源は直接LSI入力端子INに印加され
る。このときフリツプフロツプＦはLSI内部制御
信号Ｃにより“０”レベルにリセツトされており
スイツチング素子SW1により開放されて、反転形
論理素子I1の入力にはデイジタルソース信号のみ
が印加される。
ソース信号によりドライブする場合、すなわちデ
イジタル信号入力回路として使用する場合、デイ
ジタルソース源は直接LSI入力端子INに印加され
る。このときフリツプフロツプＦはLSI内部制御
信号Ｃにより“０”レベルにリセツトされており
スイツチング素子SW1により開放されて、反転形
論理素子I1の入力にはデイジタルソース信号のみ
が印加される。
以上本発明によりLSI入力端子に印加される信
号源の種類で入力信号の検出機能を切換え、外部
回路の設計を容易にし、LSIの使用効率を向上さ
せるものである。
号源の種類で入力信号の検出機能を切換え、外部
回路の設計を容易にし、LSIの使用効率を向上さ
せるものである。
第１図は本発明の構成図、第２図ａ，ｂは本発
明の動作説明図、第３図は本発明の動作波形図で
ある。 IN…LSI入力端子、I1，I2…反転形論理素子、
Ｒ…抵抗、SW1…スイツチ素子、Ｆ…フリツプフ
ロツプ、Dio…内部論理信号、Ｃ…内部制御信号。
明の動作説明図、第３図は本発明の動作波形図で
ある。 IN…LSI入力端子、I1，I2…反転形論理素子、
Ｒ…抵抗、SW1…スイツチ素子、Ｆ…フリツプフ
ロツプ、Dio…内部論理信号、Ｃ…内部制御信号。
Claims (1)
- １ 信号入力端子と、信号出力端子と、該信号入
力端子に入力端が接続され該信号出力端子に出力
端が接続され入力インピーダンスが高インピーダ
ンスの論理回路と、入力端が前記信号入力端子に
抵抗を介して接続された反転形論理素子と、前記
反転形論理素子の入力端と出力端との間に接続さ
れたスイツチング素子と、前記スイツチング素子
の制御端子に出力が接続されたフリツプフロツプ
とを有し、前記信号入力端子にAC信号が入力さ
れる時は前記フリツプフロツプを第１の状態にし
て前記スイツチング素子を導通状態として前記内
部論理回路の入力端をスイツチングポイントまで
バイアスして該出力端子よりデイジタル信号を出
力するようにし、前記信号入力端子にデイジタル
信号が入力される時は前記フリツプフロツプを第
２の状態として前記スイツチング素子を非導通状
態として前記入力端子からみた入力インピーダン
スを前記内部論理回路の入力インピーダンスのみ
とすることを特徴とする入力回路を有する集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56031696A JPS57147328A (en) | 1981-03-05 | 1981-03-05 | Input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56031696A JPS57147328A (en) | 1981-03-05 | 1981-03-05 | Input circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57147328A JPS57147328A (en) | 1982-09-11 |
| JPH038126B2 true JPH038126B2 (ja) | 1991-02-05 |
Family
ID=12338234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56031696A Granted JPS57147328A (en) | 1981-03-05 | 1981-03-05 | Input circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57147328A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135922A (ja) * | 1983-01-25 | 1984-08-04 | Sharp Corp | 零交差波形整形回路 |
| JPS60105320A (ja) * | 1983-11-14 | 1985-06-10 | Nippon Telegr & Teleph Corp <Ntt> | レベル変換回路 |
| JPS6486612A (en) * | 1987-09-28 | 1989-03-31 | Nec Corp | Microcomputer |
| JPH0727697Y2 (ja) * | 1988-05-19 | 1995-06-21 | 三洋電機株式会社 | ゼロクロス検出回路 |
| JP2528682Y2 (ja) * | 1993-06-10 | 1997-03-12 | 旺松 陳 | ホース継手 |
-
1981
- 1981-03-05 JP JP56031696A patent/JPS57147328A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57147328A (en) | 1982-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823309A (en) | Data processing system with improved output function | |
| JPH0351002B2 (ja) | ||
| JPH038126B2 (ja) | ||
| JP3183920B2 (ja) | 半導体集積回路 | |
| JP2976786B2 (ja) | 半導体集積回路 | |
| JPS6213149Y2 (ja) | ||
| JPH05291957A (ja) | 比較基準切換スイッチ付ワンチップ・コンパレータ | |
| JP2710486B2 (ja) | 集積回路 | |
| JPS59219014A (ja) | 論理回路 | |
| KR890003025Y1 (ko) | 우선 순위를 가지는 마스킹 인터럽트 회로 | |
| SU1603367A1 (ru) | Элемент сортировочной сети | |
| JPH06149429A (ja) | プルアップ抵抗切り替え回路 | |
| SU1257835A1 (ru) | Мажоритарный элемент | |
| SU1649549A1 (ru) | Выходной блок генератора тестов | |
| JP2932501B2 (ja) | 半導体集積回路装置 | |
| JPH01194713A (ja) | 半導体集積回路装置 | |
| JPS6018890A (ja) | デコ−ド回路 | |
| JPS6353557B2 (ja) | ||
| JPH04175673A (ja) | 半導体集積回路 | |
| JPH0492292A (ja) | 半導体集積記憶回路装置 | |
| JPS6338727B2 (ja) | ||
| JPH0548493B2 (ja) | ||
| JPH01248827A (ja) | 半導体集積回路 | |
| JPS64723B2 (ja) | ||
| JPH01276821A (ja) | Ｃｍｏｓ入力バッファ回路 |