JPS6353557B2 - - Google Patents
Info
- Publication number
- JPS6353557B2 JPS6353557B2 JP55115240A JP11524080A JPS6353557B2 JP S6353557 B2 JPS6353557 B2 JP S6353557B2 JP 55115240 A JP55115240 A JP 55115240A JP 11524080 A JP11524080 A JP 11524080A JP S6353557 B2 JPS6353557 B2 JP S6353557B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- high level
- led
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は、キーマトリクス回路における表示装
置に関するものである。
置に関するものである。
２値状態を有する任意の入力・出力信号を用い
てキーマトリクスを構成する回路はよく知られて
いる。第１図はその一例であり、トランジスタ
１，２による２値状態信号の出力端子とトランジ
スタ３，４，５による入力端子およびキースイツ
チ部分６とからなつている。キースイツチＫ３〜
Ｋ６はプツシユオンスイツチ、キースイツチＫ
１，Ｋ２はロツクスイツチであり、キースイツチ
Ｋ１，Ｋ２に関しては、キーマトリクスを構成す
るうえでシリーズにダイオードＤ１，Ｄ２が必要
である。トランジスタ１〜５はコントローラ回路
に接続されており、キースイツチの数に比例して
コントローラの端子数が増加することになる。
てキーマトリクスを構成する回路はよく知られて
いる。第１図はその一例であり、トランジスタ
１，２による２値状態信号の出力端子とトランジ
スタ３，４，５による入力端子およびキースイツ
チ部分６とからなつている。キースイツチＫ３〜
Ｋ６はプツシユオンスイツチ、キースイツチＫ
１，Ｋ２はロツクスイツチであり、キースイツチ
Ｋ１，Ｋ２に関しては、キーマトリクスを構成す
るうえでシリーズにダイオードＤ１，Ｄ２が必要
である。トランジスタ１〜５はコントローラ回路
に接続されており、キースイツチの数に比例して
コントローラの端子数が増加することになる。
そして、この回路に表示素子を付加する場合、
表示に用いる端子数を減らすためにキーマトリク
ス回路の一部を用いて第１図の表示回路７のよう
に表示素子LED1〜LED4を接続してダイナミツク
点灯させる方法がよく用いられている。ここで、
抵抗８，９はキースイツチＫ３〜Ｋ６の２重押し
以上に対する表示素子の誤動作防止用の抵抗であ
る。
表示に用いる端子数を減らすためにキーマトリク
ス回路の一部を用いて第１図の表示回路７のよう
に表示素子LED1〜LED4を接続してダイナミツク
点灯させる方法がよく用いられている。ここで、
抵抗８，９はキースイツチＫ３〜Ｋ６の２重押し
以上に対する表示素子の誤動作防止用の抵抗であ
る。
しかし、このような回路では、表示のためにト
ランジスタ１０，１１の出力端子が余分に必要と
なり、表示素子数が増加した場合に出力端子数は
それに応じて増加することになつてコントローラ
をIC化する場合等に不利となる。そこで、キー
マトリクスに用いる信号線のみで表示素子を駆動
しようとした従来の例が第２図の回路である。こ
の回路では、トランジスタ１２，１３は２値状態
の信号の出力用のものである。しかし、この回路
では、表示素子に発光ダイオード（LED）等を
用いるときに、そのアノード側が接続されている
ラインのハイレベルが保証されない場合がある。
ランジスタ１０，１１の出力端子が余分に必要と
なり、表示素子数が増加した場合に出力端子数は
それに応じて増加することになつてコントローラ
をIC化する場合等に不利となる。そこで、キー
マトリクスに用いる信号線のみで表示素子を駆動
しようとした従来の例が第２図の回路である。こ
の回路では、トランジスタ１２，１３は２値状態
の信号の出力用のものである。しかし、この回路
では、表示素子に発光ダイオード（LED）等を
用いるときに、そのアノード側が接続されている
ラインのハイレベルが保証されない場合がある。
それを説明すると、いま第２図でａライン上の
キースキヤンを行うためにトランジスタ１をオン
にしてａラインをローレベルにし、トランジスタ
２，１２，１３をオフにしてｂ，ｃ，ｄラインを
ハイレベルにするとする。そして、キースイツチ
Ｋ４，Ｋ８，Ｋ１２を操作することによつてトラ
ンジスタ３，４，５にローレベルの入力を加え、
それをオフにすることによつてハイレベルの入力
検知出力を得ようとする。このときローレベルの
電圧はVL1＋VD4（通常VL1は０〜0.5V）となり、
これを0.8V以下に抑える必要があるためにダイ
オードD4に流れる電流を制限することによつて
VD4を0.3V以下にするように抵抗１７を設定す
る。
キースキヤンを行うためにトランジスタ１をオン
にしてａラインをローレベルにし、トランジスタ
２，１２，１３をオフにしてｂ，ｃ，ｄラインを
ハイレベルにするとする。そして、キースイツチ
Ｋ４，Ｋ８，Ｋ１２を操作することによつてトラ
ンジスタ３，４，５にローレベルの入力を加え、
それをオフにすることによつてハイレベルの入力
検知出力を得ようとする。このときローレベルの
電圧はVL1＋VD4（通常VL1は０〜0.5V）となり、
これを0.8V以下に抑える必要があるためにダイ
オードD4に流れる電流を制限することによつて
VD4を0.3V以下にするように抵抗１７を設定す
る。
しかし、ｅラインがハイレベルになるときを考
えると、キースイツチＫ１がオンしているときに
はｄラインのハイレベルはLEDが接続されてい
るときにVF4＋VL1でクランプされることになる。
したがつて、ｅラインのハイレベルは、VF4＋
VL1＋VD1（通常VL1は０〜0.5V）となり、通常
LEDはVF4＝2.0V程度であるために、ハイレベル
は2.3〜2.8Vにクランプされることになる。しか
し、論理回路において通常必要とされるハイレベ
ルはVcc／２（Vccは電源電圧）程度以上であり、
Vccが5V以下の場合やダイオードの特性のばら
つきがある場合等にはハイレベルが保証されない
場合が発生する。
えると、キースイツチＫ１がオンしているときに
はｄラインのハイレベルはLEDが接続されてい
るときにVF4＋VL1でクランプされることになる。
したがつて、ｅラインのハイレベルは、VF4＋
VL1＋VD1（通常VL1は０〜0.5V）となり、通常
LEDはVF4＝2.0V程度であるために、ハイレベル
は2.3〜2.8Vにクランプされることになる。しか
し、論理回路において通常必要とされるハイレベ
ルはVcc／２（Vccは電源電圧）程度以上であり、
Vccが5V以下の場合やダイオードの特性のばら
つきがある場合等にはハイレベルが保証されない
場合が発生する。
そこで、本発明はLED等の表示素子を接続す
ることによる上記のような悪影響を防止して確実
な動作をするキーマトリツクスにおける表示装置
を提供することを目的とするものである。
ることによる上記のような悪影響を防止して確実
な動作をするキーマトリツクスにおける表示装置
を提供することを目的とするものである。
以下本発明につき、その一実施例を示す第３図
を参照して説明する。なお、図中、従来と同様の
部分には第２図中と同一符号を付して説明を省略
する。この回路においては、表示素子の発光ダイ
オードLED1〜LED4と直列に抵抗１８，１９を接
続して、その直列回路をキーマトリクスの入力端
子の相互間に接続するようにした点に特徴があ
る。
を参照して説明する。なお、図中、従来と同様の
部分には第２図中と同一符号を付して説明を省略
する。この回路においては、表示素子の発光ダイ
オードLED1〜LED4と直列に抵抗１８，１９を接
続して、その直列回路をキーマトリクスの入力端
子の相互間に接続するようにした点に特徴があ
る。
まず表示回路７におけるLEDの点灯のメカニ
ズムは、たとえばLED4であれば、トランジスタ
１３をオフ、トランジスタ１をオンとすると、電
流経路は電源→抵抗２３→抵抗１９→LED４→
トランジスタ１となる。ただし、ダイナミツク点
灯である。いま、第２図と同様にａライン上のキ
ースキヤンを行うためにａをローレベルにし、そ
の他のｂ、ｃ、ｄラインをハイレベルにすると
き、キースイツチＫ４をオンにしたときのｅライ
ンのローレベルは、VL1＋VD4となり、この値は
第２図の場合と同様に考えることができる。しか
し、キースイツチＫ４がオンのときのｅラインの
ハイレベルは、キースイツチＫ１がオン状態で
も、抵抗１９の存在によつて、VF4＋VL1＋VR19
＋VL18となり抵抗１９の電圧降下分VR19だけ効果
があがる。このとき、抵抗２２，２３と抵抗１
８，１９との値を適当に選んでおくことによつ
て、ｅラインでのハイレベルを電源電圧Vcc近く
まで上げることができる。
ズムは、たとえばLED4であれば、トランジスタ
１３をオフ、トランジスタ１をオンとすると、電
流経路は電源→抵抗２３→抵抗１９→LED４→
トランジスタ１となる。ただし、ダイナミツク点
灯である。いま、第２図と同様にａライン上のキ
ースキヤンを行うためにａをローレベルにし、そ
の他のｂ、ｃ、ｄラインをハイレベルにすると
き、キースイツチＫ４をオンにしたときのｅライ
ンのローレベルは、VL1＋VD4となり、この値は
第２図の場合と同様に考えることができる。しか
し、キースイツチＫ４がオンのときのｅラインの
ハイレベルは、キースイツチＫ１がオン状態で
も、抵抗１９の存在によつて、VF4＋VL1＋VR19
＋VL18となり抵抗１９の電圧降下分VR19だけ効果
があがる。このとき、抵抗２２，２３と抵抗１
８，１９との値を適当に選んでおくことによつ
て、ｅラインでのハイレベルを電源電圧Vcc近く
まで上げることができる。
このように、LED1〜LED4のアノード側が接続
されているラインに抵抗１８，１９を直列に設け
ることによつて、そのラインのハイレベルがクラ
ンプされるのを防ぐことができ、ハイレベルの保
証ができることになるものである。
されているラインに抵抗１８，１９を直列に設け
ることによつて、そのラインのハイレベルがクラ
ンプされるのを防ぐことができ、ハイレベルの保
証ができることになるものである。
このように、本発明によれば、キーマトリクス
回路のハイレベルを保証することができるので、
キーマトリクス回路の出力端子を用いることによ
つてLED等の表示をすることが可能となり、出
力端子を増加させることなく表示装置を付加する
ことができ、このことは、また、IC化する場合
にそのピン数の削減に大いに寄与し得る効果の大
きいものである。
回路のハイレベルを保証することができるので、
キーマトリクス回路の出力端子を用いることによ
つてLED等の表示をすることが可能となり、出
力端子を増加させることなく表示装置を付加する
ことができ、このことは、また、IC化する場合
にそのピン数の削減に大いに寄与し得る効果の大
きいものである。
第１図は従来のキーマトリクス回路における表
示装置の回路図、第２図は従来のキーマトリクス
回路における表示装置の他の例の回路図、第３図
は本発明の一実施例における表示装置の回路図で
ある。 １，２，１２，１３……出力端子のトランジス
タ、３，４，５……入力端子のトランジスタ、６
……キーマトリクス回路、７……表示回路、
LED1〜LED4……表示素子の発光ダイオード、１
８，１９……抵抗。
示装置の回路図、第２図は従来のキーマトリクス
回路における表示装置の他の例の回路図、第３図
は本発明の一実施例における表示装置の回路図で
ある。 １，２，１２，１３……出力端子のトランジス
タ、３，４，５……入力端子のトランジスタ、６
……キーマトリクス回路、７……表示回路、
LED1〜LED4……表示素子の発光ダイオード、１
８，１９……抵抗。
Claims (1)
- １ 第１のトランジスタの出力端子と電源間に接
続された第１の抵抗と、上記第１のトランジスタ
の出力端子と第１の抵抗の交点に一端が接続され
た第２の抵抗と、この第２の抵抗の他端に第１の
端子が接続された半導体表示素子と、上記半導体
表示素子の第２の端子に出力端子が接続された第
２のトランジスタとを設け、キーマトリツクス回
路を構成する第３のトランジスタの入力端子にス
イツチ素子の第１の端子を接続し、上記スイツチ
素子の第２の端子を上記第１の抵抗と第２の抵抗
の交点に接続したことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11524080A JPS5738496A (en) | 1980-08-20 | 1980-08-20 | Display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11524080A JPS5738496A (en) | 1980-08-20 | 1980-08-20 | Display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5738496A JPS5738496A (en) | 1982-03-03 |
| JPS6353557B2 true JPS6353557B2 (ja) | 1988-10-24 |
Family
ID=14657808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11524080A Granted JPS5738496A (en) | 1980-08-20 | 1980-08-20 | Display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5738496A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59133142A (ja) * | 1983-01-17 | 1984-07-31 | Gunze Ltd | 生地の剥離方法 |
| JPS6263235U (ja) * | 1985-10-04 | 1987-04-20 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5598786A (en) * | 1979-01-24 | 1980-07-28 | Hitachi Ltd | Light emitting diode lighting system |
-
1980
- 1980-08-20 JP JP11524080A patent/JPS5738496A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5598786A (en) * | 1979-01-24 | 1980-07-28 | Hitachi Ltd | Light emitting diode lighting system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5738496A (en) | 1982-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0212997B1 (en) | Semiconductor integrated circuit adapted to carry out a test operation | |
| US4837505A (en) | Test mode activation circuit | |
| KR900008518Y1 (ko) | 텍스트 모드 색상 선택 장치 | |
| KR940004803A (ko) | 반도체 장치 | |
| JPS61283092A (ja) | リセツトあるいはセツト付記憶回路を有した半導体集積回路 | |
| US5475332A (en) | Power source circuit | |
| US5101119A (en) | CMOS type input buffer circuit for semiconductor device and semiconductor device with the same | |
| US5266840A (en) | Circuit for detecting the failure of a load which is connected in series with an electronic switch | |
| US6806757B2 (en) | Level shift circuit | |
| JPS6353557B2 (ja) | ||
| US5629635A (en) | Address programming via LED pin | |
| US5266845A (en) | Semiconductor integrated circuit provided with emitter coupled logic input/output buffers | |
| US4528463A (en) | Bipolar digital peripheral driver transistor circuit | |
| US5073728A (en) | Active load for ECL type outputs | |
| EP0450453A1 (en) | BICMOS input circuit for detecting signals out of ECL range | |
| JPH038126B2 (ja) | ||
| JP2646771B2 (ja) | 半導体集積回路 | |
| JP2898997B2 (ja) | ソリッド・ステート・リレー | |
| JPH07118517B2 (ja) | Ｍｏｓ型集積回路のテストインタ−フエ−ス | |
| JP3358089B2 (ja) | 光電スイッチ | |
| JPH0685642A (ja) | 半導体集積回路装置 | |
| JPH0537328A (ja) | ホトカプラを使用した入力回路 | |
| JPS636895Y2 (ja) | ||
| JPWO2023026919A5 (ja) | ||
| KR930006081Y1 (ko) | 파워 리셋트 회로 |