JPS6213149Y2 - - Google Patents
Info
- Publication number
- JPS6213149Y2 JPS6213149Y2 JP6873082U JP6873082U JPS6213149Y2 JP S6213149 Y2 JPS6213149 Y2 JP S6213149Y2 JP 6873082 U JP6873082 U JP 6873082U JP 6873082 U JP6873082 U JP 6873082U JP S6213149 Y2 JPS6213149 Y2 JP S6213149Y2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt signal
- interrupt
- circuit
- switch
- switch group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
Description
【考案の詳細な説明】
本考案はスイツチ群の操作に基づく割込み信号
を簡単な構成で検出し得る割込み検出回路に関す
るものである。
を簡単な構成で検出し得る割込み検出回路に関す
るものである。
中央処理装置（以下、CPUと称す。）を中心と
した制御装置において、消費電力を少なくする方
法として常時はCPUを停止させスタンバイ状態
にしておき、各種の実行処理をCPUに指定する
スイツチ群の操作があつた時のみCPUを起動
し、必要な処理を行なうようになしたものがあ
る。即ち、その起動信号としてスイツチ群の操作
に基づく割込み信号を用いるようにしたもので、
この場合には割込み検出回路が必要である。
した制御装置において、消費電力を少なくする方
法として常時はCPUを停止させスタンバイ状態
にしておき、各種の実行処理をCPUに指定する
スイツチ群の操作があつた時のみCPUを起動
し、必要な処理を行なうようになしたものがあ
る。即ち、その起動信号としてスイツチ群の操作
に基づく割込み信号を用いるようにしたもので、
この場合には割込み検出回路が必要である。
第１図は従来の割込み検出回路の一例を示すも
ので、図中、１は複数のスイツチからなるスイツ
チ群、２はスイツチ群１のスイツチ数と同数の入
力端子を有するオア回路、３はCPUであり、ス
イツチ群１の各スイツチの一端はそれぞれCPU
３内で抵抗を介して電源電圧Vccに接続されると
ともにオア回路２の各入力端子に接続され、他端
は共通接続され共通電位Ｃに接続されている。ま
たオア回路２の出力はCPU３の割込み入力端子
に接続されており、その入力が全てハイレベ
ルの時、出力もハイレベルとなり、入力に１つで
もローレベルが入ると出力もローレベルになる如
く動作する。
ので、図中、１は複数のスイツチからなるスイツ
チ群、２はスイツチ群１のスイツチ数と同数の入
力端子を有するオア回路、３はCPUであり、ス
イツチ群１の各スイツチの一端はそれぞれCPU
３内で抵抗を介して電源電圧Vccに接続されると
ともにオア回路２の各入力端子に接続され、他端
は共通接続され共通電位Ｃに接続されている。ま
たオア回路２の出力はCPU３の割込み入力端子
に接続されており、その入力が全てハイレベ
ルの時、出力もハイレベルとなり、入力に１つで
もローレベルが入ると出力もローレベルになる如
く動作する。
このような回路においてスイツチ群１がいずれ
も操作されていないとき、即ち実行処理の指定が
なされていないときにはCPU３が停止してお
り、回路全体の消費電力が最小値になつている。
ここでオア回路２は消費電力の少ないCMOS等の
ICで構成するものとする。次にスイツチ群１の
いずれかが操作されその接点が閉じると、オア回
路２はローレベルの出力、即ち割込み信号を
CPU３に送出する。CPU３は該割込み信号を受
け起動し、スイツチ群１の状態を各スイツチを流
れる電流I1，I2，…Ｉoより読取り、その実行処理
を認識し、必要な処理を行なう。処理終了後、
CPU３は停止状態に復帰する。
も操作されていないとき、即ち実行処理の指定が
なされていないときにはCPU３が停止してお
り、回路全体の消費電力が最小値になつている。
ここでオア回路２は消費電力の少ないCMOS等の
ICで構成するものとする。次にスイツチ群１の
いずれかが操作されその接点が閉じると、オア回
路２はローレベルの出力、即ち割込み信号を
CPU３に送出する。CPU３は該割込み信号を受
け起動し、スイツチ群１の状態を各スイツチを流
れる電流I1，I2，…Ｉoより読取り、その実行処理
を認識し、必要な処理を行なう。処理終了後、
CPU３は停止状態に復帰する。
このように、従来の割込み検出回路ではスイツ
チ群のスイツチ数に対応したオア回路を用いてい
るため、該スイツチ群のスイツチ数が増えた場
合、それに対応してオア回路の個数またはその入
力端子数を増やし、更にその配線も増やさなけれ
ばならないという欠点があつた。
チ群のスイツチ数に対応したオア回路を用いてい
るため、該スイツチ群のスイツチ数が増えた場
合、それに対応してオア回路の個数またはその入
力端子数を増やし、更にその配線も増やさなけれ
ばならないという欠点があつた。
本考案は上記従来の欠点を除去するため、常時
はオフし処理装置が割込み信号を検出した時オン
するスイツチ回路と、上記スイツチ群の操作に基
づいて割込み信号を発生する割込み信号作成回路
とを備え、上記スイツチ群の共通接続端を上記ス
イツチ回路を介して共通電位に、また上記割込み
信号作成回路の入力端子にそれぞれ接続し、該割
込み信号作成回路の出力端子を処理装置の割込み
入力端子に接続したもので、その目的とするとこ
ろは実行処理を指定するスイツチ群のスイツチ数
が増加しても部品や配線等を増やす必要がなく、
かつ消費電力の小さい割込み検出回路を提供する
ことにある。以下図面について詳細に説明する。
はオフし処理装置が割込み信号を検出した時オン
するスイツチ回路と、上記スイツチ群の操作に基
づいて割込み信号を発生する割込み信号作成回路
とを備え、上記スイツチ群の共通接続端を上記ス
イツチ回路を介して共通電位に、また上記割込み
信号作成回路の入力端子にそれぞれ接続し、該割
込み信号作成回路の出力端子を処理装置の割込み
入力端子に接続したもので、その目的とするとこ
ろは実行処理を指定するスイツチ群のスイツチ数
が増加しても部品や配線等を増やす必要がなく、
かつ消費電力の小さい割込み検出回路を提供する
ことにある。以下図面について詳細に説明する。
第２図は本考案の一実施例を示すもので、図
中、従来例と同一構成部分は同一符号をもつて表
わす。即ち、１はスイツチ群、３はCPU、４は
トランジスタ４１と抵抗４２及び４３とからなる
割込み信号作成回路、５はトランジスタ５１で構
成したスイツチ回路である。割込み信号作成回路
４において、トランジスタ４１のベースは抵抗４
２を介してスイツチ群１の共通接続端に接続し、
そのコレクタはCPU３の割込み入力端子に、
また抵抗４３を介して電源電圧Vccにそれぞれ接
続し、更にそのエミツタは共通電位Ｃ（例えば接
地電位）に接続している。スイツチ回路５におい
て、トランジスタ５１のコレクタはスイツチ群１
の共通接続端に、またエミツタは共通電位Ｃにそ
れぞれ接続し、更にそのベースはCPU３の割込
み受付出力端子RECに接続している。CPU３
は、常時は割込み受付出力端子RECをローレベ
ルに保持しスイツチ回路５をオフし、割込み入力
端子に割込み信号を検出した時ハイレベルの
割込み受付信号を該割込み受付出力端子RECに
出力しスイツチ回路５をオンする如くなつてい
る。
中、従来例と同一構成部分は同一符号をもつて表
わす。即ち、１はスイツチ群、３はCPU、４は
トランジスタ４１と抵抗４２及び４３とからなる
割込み信号作成回路、５はトランジスタ５１で構
成したスイツチ回路である。割込み信号作成回路
４において、トランジスタ４１のベースは抵抗４
２を介してスイツチ群１の共通接続端に接続し、
そのコレクタはCPU３の割込み入力端子に、
また抵抗４３を介して電源電圧Vccにそれぞれ接
続し、更にそのエミツタは共通電位Ｃ（例えば接
地電位）に接続している。スイツチ回路５におい
て、トランジスタ５１のコレクタはスイツチ群１
の共通接続端に、またエミツタは共通電位Ｃにそ
れぞれ接続し、更にそのベースはCPU３の割込
み受付出力端子RECに接続している。CPU３
は、常時は割込み受付出力端子RECをローレベ
ルに保持しスイツチ回路５をオフし、割込み入力
端子に割込み信号を検出した時ハイレベルの
割込み受付信号を該割込み受付出力端子RECに
出力しスイツチ回路５をオンする如くなつてい
る。
次に上記回路動作について説明する。スイツチ
群１がいずれも操作されていない時には、割込み
信号作成回路４の入力端子、即ちトランジスタ４
１のベースに電圧が加えられていないため、トラ
ンジスタ４１はオフとなつており、そのコレクタ
出力は電源電圧Vcc、即ちハイレベルに保持され
ている。従つて割込み信号は出力されず、CPU
３は停止状態にある。またスイツチ回路５はオフ
状態となつている。
群１がいずれも操作されていない時には、割込み
信号作成回路４の入力端子、即ちトランジスタ４
１のベースに電圧が加えられていないため、トラ
ンジスタ４１はオフとなつており、そのコレクタ
出力は電源電圧Vcc、即ちハイレベルに保持され
ている。従つて割込み信号は出力されず、CPU
３は停止状態にある。またスイツチ回路５はオフ
状態となつている。
次にスイツチ群１のいずれかが操作されると、
そのスイツチを通してスイツチ群１の共通接続端
に電源電圧Vccが供給される。この時点ではスイ
ツチ回路５がオフ状態のため、割込み信号作成回
路４のトランジスタ４１のベースに電圧が加えら
れベース電流が流れ該トランジスタ４１がオンし
て出力電圧がローレベルとなり、CPU３の割込
み入力端子に割込み信号が送出される。CPU３
は該割込み信号を検出して起動し、割込み受付出
力端子RECにハイレベルの割込み受付信号を出
力し、スイツチ回路５をオンさせる。この状態で
CPU３はスイツチ群１の状態を電流I1，I2，…Ｉo
より読取り、必要な処理を行なう。
そのスイツチを通してスイツチ群１の共通接続端
に電源電圧Vccが供給される。この時点ではスイ
ツチ回路５がオフ状態のため、割込み信号作成回
路４のトランジスタ４１のベースに電圧が加えら
れベース電流が流れ該トランジスタ４１がオンし
て出力電圧がローレベルとなり、CPU３の割込
み入力端子に割込み信号が送出される。CPU３
は該割込み信号を検出して起動し、割込み受付出
力端子RECにハイレベルの割込み受付信号を出
力し、スイツチ回路５をオンさせる。この状態で
CPU３はスイツチ群１の状態を電流I1，I2，…Ｉo
より読取り、必要な処理を行なう。
処理終了後、CPU３は割込み受付信号をロー
レベルにし、スイツチ回路５をオフし、元の停止
状態に復帰する。
レベルにし、スイツチ回路５をオフし、元の停止
状態に復帰する。
このように、上記実施例によれば、スイツチ群
１の共通接続端をCPU３の割込み受付信号によ
つて制御されるスイツチ回路５により共通電位Ｃ
から切離し、そのスイツチ操作に基づく電圧変化
を取り出し得るようにし、その電圧変化を割込み
信号作成回路４にて割込み信号となしたため、ス
イツチ群１のスイツチ数が増加しても何ら部品や
配線を増やす必要がない。またCPU３にてスイ
ツチ群１の状態を読取る場合にはスイツチ回路５
をオンとなし、スイツチ群１の共通接続端を共通
電位Ｃに接続するため、従来と同様にして行なう
ことができる。
１の共通接続端をCPU３の割込み受付信号によ
つて制御されるスイツチ回路５により共通電位Ｃ
から切離し、そのスイツチ操作に基づく電圧変化
を取り出し得るようにし、その電圧変化を割込み
信号作成回路４にて割込み信号となしたため、ス
イツチ群１のスイツチ数が増加しても何ら部品や
配線を増やす必要がない。またCPU３にてスイ
ツチ群１の状態を読取る場合にはスイツチ回路５
をオンとなし、スイツチ群１の共通接続端を共通
電位Ｃに接続するため、従来と同様にして行なう
ことができる。
以上説明したように本考案によれば各種の実行
処理を処理装置に指定するスイツチ群の操作に基
づいて割込み信号を検出する割込み信号検出回路
において、常時はオフし処理装置が割込み信号を
検出した時オンするスイツチ回路と、上記スイツ
チ群の操作に基づいて割込み信号を発生する割込
み信号作成回路とを備え、上記スイツチ群の共通
接続端を上記スイツチ回路を介して共通電位に、
また上記割込み信号作成回路の入力端子にそれぞ
れ接続し、該割込み信号作成回路の出力端子を処
理装置の割込み入力端子に接続したため、スイツ
チ群の共通接続端側から割込み信号を取り出すこ
とができ、従つてスイツチ群のスイツチ数が増加
しても従来のように部品や配線等を増やす必要が
なく、またスイツチ群のスイツチ数が多数であつ
ても実装面積が小さくて済み、消費電力も少ない
等の利点がある。
処理を処理装置に指定するスイツチ群の操作に基
づいて割込み信号を検出する割込み信号検出回路
において、常時はオフし処理装置が割込み信号を
検出した時オンするスイツチ回路と、上記スイツ
チ群の操作に基づいて割込み信号を発生する割込
み信号作成回路とを備え、上記スイツチ群の共通
接続端を上記スイツチ回路を介して共通電位に、
また上記割込み信号作成回路の入力端子にそれぞ
れ接続し、該割込み信号作成回路の出力端子を処
理装置の割込み入力端子に接続したため、スイツ
チ群の共通接続端側から割込み信号を取り出すこ
とができ、従つてスイツチ群のスイツチ数が増加
しても従来のように部品や配線等を増やす必要が
なく、またスイツチ群のスイツチ数が多数であつ
ても実装面積が小さくて済み、消費電力も少ない
等の利点がある。
図面は本考案の説明に供するもので、第１図は
従来の割込み検出回路の一例を示す回路図、第２
図は本考案の割込み検出回路の一実施例を示す回
路図である。 １……スイツチ群、３……中央処理装置
（CPU）、４……割込み信号作成回路、５……ス
イツチ回路、……割込み入力端子、REC……
割込み受付出力端子。
従来の割込み検出回路の一例を示す回路図、第２
図は本考案の割込み検出回路の一実施例を示す回
路図である。 １……スイツチ群、３……中央処理装置
（CPU）、４……割込み信号作成回路、５……ス
イツチ回路、……割込み入力端子、REC……
割込み受付出力端子。
Claims (1)
- 各種の実行処理を処理装置に指定するスイツチ
群の操作に基づいて割込み信号を検出する割込み
信号検出回路において、常時はオフし処理装置が
割込み信号を検出した時オンするスイツチ回路
と、上記スイツチ群の操作に基づいて割込み信号
を発生する割込み信号作成回路とを備え、上記ス
イツチ群の共通接続端を上記スイツチ回路を介し
て共通電位に、また上記割込み信号作成回路の入
力端子にそれぞれ接続し、該割込み信号作成回路
の出力端子を処理装置の割込み入力端子に接続し
たことを特徴とする割込み検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6873082U JPS58171557U (ja) | 1982-05-13 | 1982-05-13 | 割込み検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6873082U JPS58171557U (ja) | 1982-05-13 | 1982-05-13 | 割込み検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58171557U JPS58171557U (ja) | 1983-11-16 |
| JPS6213149Y2 true JPS6213149Y2 (ja) | 1987-04-04 |
Family
ID=30078482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6873082U Granted JPS58171557U (ja) | 1982-05-13 | 1982-05-13 | 割込み検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58171557U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020154508A (ja) * | 2019-03-19 | 2020-09-24 | 三菱電機株式会社 | 半導体回路装置 |
-
1982
- 1982-05-13 JP JP6873082U patent/JPS58171557U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58171557U (ja) | 1983-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003142991A (ja) | 比較回路、コンパレータ、レベル判定回路およびレベル判定回路のしきい値電圧設定方法 | |
| US4463271A (en) | Transistor switching circuitry having hysteresis | |
| JPS6213149Y2 (ja) | ||
| JPH038126B2 (ja) | ||
| JPS5474643A (en) | Information processing system | |
| JPS6031301Y2 (ja) | 直流増幅器 | |
| JPS6318216Y2 (ja) | ||
| JPS6215958Y2 (ja) | ||
| JPS5914426U (ja) | 入力回路 | |
| JPH0748580B2 (ja) | プリント配線基板の回路 | |
| JP2517538Y2 (ja) | 双安定回路 | |
| JP2801342B2 (ja) | 電源ｏｎ―ｏｆｆ回路 | |
| JPH0326678Y2 (ja) | ||
| JP2501666Y2 (ja) | ユニット２重化装置 | |
| JPS6116634U (ja) | マイクロコンピユ−タの動作コントロ−ル回路 | |
| JPS62183236U (ja) | ||
| JPH048129U (ja) | ||
| JPS5939541U (ja) | 電源スイツチ回路 | |
| JPS5819321U (ja) | 負荷制御装置 | |
| JPS6079835U (ja) | 電子スイッチの過電流検出回路 | |
| JP2000252822A (ja) | 割込回路 | |
| JPS59164946U (ja) | 電源制御装置 | |
| JPS59111330U (ja) | スイツチ回路 | |
| JPS6126327U (ja) | 電源回路 | |
| JPH1055330A (ja) | スロットアドレス回路 |