JP2517538Y2 - 双安定回路 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は制御端子への入力信号により出力を固定す
ることができる双安定回路に関するものである。

〔従来の技術〕

第３図は従来の双安定回路としてのフリップフロップ
の回路図である。図において、1,2はそれぞれNPNトラン
ジスタで、これらトランジスタ1,2のコレクタはそれぞ
れ抵抗3,4を介して電源に接続されていると共に、それ
ぞれ抵抗5,6を介して他方のトランジスタのベースに接
続され、またトランジスタ1,2のエミッタは接地されて
いる。更に入力端子ａはトランジスタ２のベースに接続
され、出力端子ｂはトランジスタ２のコレクタに接続さ
れている。

このように構成されたフリップフロップは、入力端子
ａに正の信号が印加されるとトランジスタ２はオン状態
となり、その結果トランジスタ１はオフ状態となるた
め、引き続きトランジスタ２にはベース電流が流れてオ
ン状態を維持する。従って出力端子ｂの電位は入力端子
ａへの正の信号の印加によりＬレベルに変化する。そし
てこの状態で入力端子ａに負の信号が印加されるとトラ
ンジスタ２はオフ状態となり、従って出力端子ｂの電位
はＨレベルになると共にトランジスタ１がオン状態とな
るため、トランジスタ２へのベース電流は流れず、トラ
ンジスタ２はオフ状態を維持する。

〔考案が解決しようとする問題点〕

従来の双安定回路は上記のように構成されているが、
例えばマイクロプロセッサ内の信号をリセットする時な
ど、その出力を固定したい場合がある。従来ではこのよ
うな場合、双安定回路の次段に制御回路を設けて所望の
固定出力を得るようにしていたため、回路構成も複雑化
しコスト高であるという問題点があった。

この考案は上記の問題点を解決するためになされたも
ので、その出力レベルを入力信号の如何にかかわらず固
定することのできる双安定回路を得ることを目的とす
る。

〔問題点を解決するための手段〕

この考案に係る双安定回路は、ベースを双安定回路の
入力部としエミッタ及びコレクタが抵抗と共に電源間で
直列回路を形成するトランジスタと、第１入力端を双安
定回路の制御部とし、第２入力端が抵抗とトランジスタ
との接続点に接続され、出力端を双安定回路の出力部と
すると共にこの出力端が前記トランジスタのベースに接
続された論理回路とを備え、双安定回路の入力部に印加
される入力信号の正負に応答して双安定動作を行うと共
に、双安定回路の制御部に印加される制御信号に応答し
て出力端からの出力信号を固定するようにしたものであ
る。

〔作用〕

この考案においては、論理回路として例えばNAND回路
を用いると、NAND回路の制御端子にＬレベルの信号が入
力された場合、双安定回路の出力はＨレベルに固定さ
れ、制御信号にＨレベルの信号が入力された場合には、
入力端子に印加される入力信号の正負に応答して双安定
動作を行う。また、論理回路としてNOR回路を用いる
と、NOR回路の制御端子にＨレベルの信号が入力された
場合、双安定回路の出力はＬレベルに固定され、制御信
号にＬレベルの信号が入力された場合には、入力端子に
印加される入力信号の正負に応答して双安定動作を行
う。

〔実施例〕

第１図はこの考案の一実施例による双安定回路の回路
図である。図において、７は半導体スイッチング素子で
あるNPNトランジスタで、そのベースが入力端子ａに接
続され、またコレクタは抵抗８を介して電源に接続さ
れ、エミッタは接地されている。９は論理回路としての
NAND回路で、第１入力端は制御端子ｃに接続され、第２
入力端はトランジスタ７のコレクタと抵抗８との接続点
に接続されている。またNAND回路９の出力端は出力端子
ｂに接続され、かつ抵抗10を介してトランジスタ７のベ
ースに接続されている。

このように構成された双安定回路は、先ず制御端子ｃ
にＨレベルの信号が入力された場合、入力端子ａに正の
信号が入力されるとトランジスタ７はオン状態となって
NAND回路９の第２入力端の電位はＬレベルとなる。従っ
て出力端子ｂはＨレベルとなり、またこれがトランジス
タ７のベースに正帰還されてトランジスタ７はオン状態
を保持し、出力端子ｂはＨレベルを維持する。そして入
力端子ａに負の信号が印加されるとトランジスタ７はオ
フ状態となり、従ってNAND回路９の第２入力端の電位は
Ｈレベルで出力端子ｂはＬレベルとなる。すなわち、制
御端子ｃの電位がＨレベルであれば双安定回路は通常の
動作を行う。次に制御端子ｃにＬレベルの信号が入力さ
れた場合、NAND回路９は第２入力端の電位にかかわらず
Ｈレベルを出力するため、出力端子ｂは入力端子ａの電
位とは無関係にＨレベルに固定される。

第２図は論理回路としてNOR回路11を用いた他の実施
例による双安定回路の回路図である。この実施例では先
ずNOR回路11の制御端子ｃにＨレベルの信号が入力され
た場合、NOR回路11はその第２入力端の電位にかかわら
ずＬレベルを出力するため、出力端子ｂの電位は上記実
施例とは逆にＬレベルに固定される。また制御端子ｃに
Ｌレベルの信号が入力されるとNOR回路11の出力は第２
入力端の電位によって変化する。すなわち、入力端子ａ
に正の信号が印加されると、トランジスタ７がオンして
NOR回路11の第２入力端はＬレベルで出力端子ｂはＨレ
ベルとなり、入力端子ａに負の信号が印加されると、ト
ランジスタ７はオフ、第２入力端はＨレベルで出力端子
ｂはＬレベルとなって通常の双安定回路の動作を行う。

このように、NPNトランジスタ７と論理回路９または1
1との組み合わせにより、制御端子ｃに印加される制御
信号により出力信号を固定することができると共に、通
常動作時においては、入力端子ａに印加される単一の入
力信号の正負のみに応答して双安定動作を行うことがで
きる。従って、通常動作時に、例えば信号コイル等（正
負信号を生成する信号源）からの入力信号を波形処理す
ることなくトランジスタ７の制御端に印加することがで
き、各種信号源に対する適用が容易となる。

なお、上記各実施例では論理回路としてNAND回路とNO
R回路を用いて説明したが、これはAND回路またはOR回路
を用いて構成しても良く、この場合も上記各実施例と同
様の効果を奏する。

〔考案の効果〕

以上のようにこの考案の双安定回路によれば、ベース
を双安定回路の入力部としエミッタ及びコレクタが抵抗
と共に電源間で直列回路を形成するトランジスタと、第
１入力端を双安定回路の制御部とし、第２入力端が抵抗
とトランジスタとの接続点に接続され、出力端を双安定
回路の出力部とすると共にこの出力端がトランジスタの
ベースに接続された論理回路とを備え、双安定回路の入
力部に印加される入力信号の正負に応答して双安定動作
を行うと共に、双安定回路の制御部に印加される制御信
号に応答して出力端からの出力信号を固定するようにし
たので、制御端子の信号によって双安定回路の出力を固
定することができ、従って従来のように別途に出力固定
のための回路を設ける必要がなく、簡単な構成で所望の
機能を得ることができる効果がある。

また、通常動作時においては、入力端子に印加される
入力信号の正負に応答して双安定動作を行うことができ
るので、信号源からの入力信号を何ら分離する必要がな
く入力端子に印加することができ、各種信号源に対する
適用が容易になるという効果がある。

【図面の簡単な説明】

第１図はこの考案の一実施例による双安定回路の回路
図、第２図は他の実施例による双安定回路の回路図、第
３図は従来の双安定回路の回路図である。 ７…トランジスタ、９…NAND回路、11…NOR回路、ａ…
入力端子、ｂ…出力端子、ｃ…制御端子。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】ベースを双安定回路の入力部としエミッタ
   及びコレクタが抵抗と共に電源間で直列回路を形成する
   トランジスタと、 第１入力端を双安定回路の制御部とし、第２入力端が前
   記抵抗と前記トランジスタとの接続点に接続され、出力
   端を双安定回路の出力部とすると共にこの出力端が前記
   トランジスタのベースに接続された論理回路とを備え、 前記双安定回路の入力部に印加される入力信号の正負に
   応答して双安定動作を行うと共に、前記双安定回路の制
   御部に印加される制御信号に応答して前記出力端からの
   出力信号を固定することを特徴とする双安定回路。