JPS5881316A - スイツチ機能付電流ミラ−回路 - Google Patents
スイツチ機能付電流ミラ−回路Info
- Publication number
- JPS5881316A JPS5881316A JP56180841A JP18084181A JPS5881316A JP S5881316 A JPS5881316 A JP S5881316A JP 56180841 A JP56180841 A JP 56180841A JP 18084181 A JP18084181 A JP 18084181A JP S5881316 A JPS5881316 A JP S5881316A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mirror
- trq4
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスイッチ機能を有する電流ミラー回路に関し、
とくに、電源投入時において安定な回路動作が得られる
同電流ミラー回路を提供するものである。
とくに、電源投入時において安定な回路動作が得られる
同電流ミラー回路を提供するものである。
スイッチ機能付電流ミラー回路は、従来、第121−・
・ 図に示す回路構成が代表的に用いられる。この回路構成
の動作をみると、第1のトランジスタQ1と第2のトラ
ンジスタQ2との一対のトランジスタの上記第1のトラ
ンジスタQ1のベースに外部信号V1.を入力したとき
、この外部信号viが、同トランジスタのベース・エミ
ッタ間の動作電圧v■に対して、vi≧Vsxであれば
、上記トランジスタQ1はオン状態になり、第3のトラ
ンジスタQ5はオムしたがって、電流ミラー回路をなす
第4のトランジスタq4はオフ状態になるから、この電
流ミラー回路は動作しない。一方、外部信号Viが、V
4<Vmxであれば、上記トランジスタQ1がオフ状態
になり、上記第3のトランジスタQ5を通じて、上記第
2および上記第4のトランジスタがオン状態になろうと
するから、同電流ミラー回路が動作する。このとき、第
4のトランジスタq4のコレクタ電流は、電流ミラー回
路のミラー比Nとすると、上記第1および第2のトラン
ジスタ対の定電流回路部Rを通るコレクタ電流Xref
のN倍、すなわち、N−Ir1!Ifの値になる。とこ
ろが、この回路構成によると、電源投入時に、過渡的に
トランジスタQ3とトランジスタQ4とでダーリントン
トランジスタとして動作する場合がある。この状態にな
ると、スイ・ノチング用トランジスタQ1で電流ミラー
回路を制御することができなくなる。
・ 図に示す回路構成が代表的に用いられる。この回路構成
の動作をみると、第1のトランジスタQ1と第2のトラ
ンジスタQ2との一対のトランジスタの上記第1のトラ
ンジスタQ1のベースに外部信号V1.を入力したとき
、この外部信号viが、同トランジスタのベース・エミ
ッタ間の動作電圧v■に対して、vi≧Vsxであれば
、上記トランジスタQ1はオン状態になり、第3のトラ
ンジスタQ5はオムしたがって、電流ミラー回路をなす
第4のトランジスタq4はオフ状態になるから、この電
流ミラー回路は動作しない。一方、外部信号Viが、V
4<Vmxであれば、上記トランジスタQ1がオフ状態
になり、上記第3のトランジスタQ5を通じて、上記第
2および上記第4のトランジスタがオン状態になろうと
するから、同電流ミラー回路が動作する。このとき、第
4のトランジスタq4のコレクタ電流は、電流ミラー回
路のミラー比Nとすると、上記第1および第2のトラン
ジスタ対の定電流回路部Rを通るコレクタ電流Xref
のN倍、すなわち、N−Ir1!Ifの値になる。とこ
ろが、この回路構成によると、電源投入時に、過渡的に
トランジスタQ3とトランジスタQ4とでダーリントン
トランジスタとして動作する場合がある。この状態にな
ると、スイ・ノチング用トランジスタQ1で電流ミラー
回路を制御することができなくなる。
本発明は上述の問題点を解消す、るものであり、以下に
、実錨例によって、本発明を詳述する。
、実錨例によって、本発明を詳述する。
第2図は本発明の一実施例の回路構成図であり、この回
路では、前記第1図示1の従来例回路に、ダイオードD
1をミラートランジスタ゛Q4のベース、エミッタ間に
接続したものである。この回路構成においては、電源投
入時に、トランジスタQ3と上記ミラートランジスタQ
4とがダーリントン結合をなして、上記ミラートランジ
スタQ4のベース電位が電源電位VOCの上昇につれて
高くなろうとしても、上記ダイオードD1の順方向電圧
vfによって制限され、これにより、トランジスタQ4
のベース電流も制御される。この結果、電源投入時の過
渡期に上記ミラートランジスタがオン状態になって、こ
の回路がスイッチング用トランジスタQ1の入力以上に
述べたように、本発明は、互いにコレクタおよびエミッ
タをそれぞれ共通接続して定電流回路部に結合した第1
および第2のトランジスタ対と、上記定電流回路部の信
号に応動する第3のトランジスタと、上記第3のトラン
ジスタのエミッタに上記第2のトランジスタのベースと
共通してそのベースを接続した第4のトランジスタおよ
び上記第4のトランジスタのベース、エミッタ間に接続
されたダイオードをそなえたことを特徴とするスイッチ
機能付電流ミラー回路である。本発明によれば、主とし
て電源投入時のように、電源電圧の大きな変動の際に、
不測の回路結合を生じて、入力信号により出力信号が制
御できなくなるという不安定性が除かれ、常に安定な動
作特性が保持される。また、本発明は、従来装置に比較
しても、単に1つのpn接合を付加するだけで達成でき
、たとえば集積回路演算素子として、頗る有用である。
路では、前記第1図示1の従来例回路に、ダイオードD
1をミラートランジスタ゛Q4のベース、エミッタ間に
接続したものである。この回路構成においては、電源投
入時に、トランジスタQ3と上記ミラートランジスタQ
4とがダーリントン結合をなして、上記ミラートランジ
スタQ4のベース電位が電源電位VOCの上昇につれて
高くなろうとしても、上記ダイオードD1の順方向電圧
vfによって制限され、これにより、トランジスタQ4
のベース電流も制御される。この結果、電源投入時の過
渡期に上記ミラートランジスタがオン状態になって、こ
の回路がスイッチング用トランジスタQ1の入力以上に
述べたように、本発明は、互いにコレクタおよびエミッ
タをそれぞれ共通接続して定電流回路部に結合した第1
および第2のトランジスタ対と、上記定電流回路部の信
号に応動する第3のトランジスタと、上記第3のトラン
ジスタのエミッタに上記第2のトランジスタのベースと
共通してそのベースを接続した第4のトランジスタおよ
び上記第4のトランジスタのベース、エミッタ間に接続
されたダイオードをそなえたことを特徴とするスイッチ
機能付電流ミラー回路である。本発明によれば、主とし
て電源投入時のように、電源電圧の大きな変動の際に、
不測の回路結合を生じて、入力信号により出力信号が制
御できなくなるという不安定性が除かれ、常に安定な動
作特性が保持される。また、本発明は、従来装置に比較
しても、単に1つのpn接合を付加するだけで達成でき
、たとえば集積回路演算素子として、頗る有用である。
図、第2図は本発明一実施例のスイッチ機能付電流ミラ
ー回路である。 Q1〜Q4・・・・・・トランジスタ、Dl・・・・・
・ダイオ−′ド、R・・・・・・定電流回路部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図
ー回路である。 Q1〜Q4・・・・・・トランジスタ、Dl・・・・・
・ダイオ−′ド、R・・・・・・定電流回路部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図
Claims (1)
- 互いのコレクタおよびエミッタをそれぞれ共通接続して
定電流回路部に結合した第1および第2のトランジスタ
対と、上記定電流回路部の信号に応動する第3のトラン
ジスタと、上記第3のトランジスタのエミッタに上記第
2のトランジスタのベースと共通してそのベースを接続
した第4のトランジスタおよび上記第4のトランジスタ
のベース、エミッタ間に接続されたダイオードをそなえ
たことを特徴とするスイッチ機能付電流ミラー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56180841A JPS5881316A (ja) | 1981-11-11 | 1981-11-11 | スイツチ機能付電流ミラ−回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56180841A JPS5881316A (ja) | 1981-11-11 | 1981-11-11 | スイツチ機能付電流ミラ−回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5881316A true JPS5881316A (ja) | 1983-05-16 |
Family
ID=16090287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56180841A Pending JPS5881316A (ja) | 1981-11-11 | 1981-11-11 | スイツチ機能付電流ミラ−回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5881316A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4064506A (en) * | 1976-04-08 | 1977-12-20 | Rca Corporation | Current mirror amplifiers with programmable current gains |
JPS5317465A (en) * | 1976-07-30 | 1978-02-17 | Matsushita Electric Works Ltd | Heater for hair drier |
-
1981
- 1981-11-11 JP JP56180841A patent/JPS5881316A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4064506A (en) * | 1976-04-08 | 1977-12-20 | Rca Corporation | Current mirror amplifiers with programmable current gains |
JPS5317465A (en) * | 1976-07-30 | 1978-02-17 | Matsushita Electric Works Ltd | Heater for hair drier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0546571B2 (ja) | ||
EP0456127B1 (en) | Amplifier | |
JPS5881316A (ja) | スイツチ機能付電流ミラ−回路 | |
EP0379092B1 (en) | Voltage generating circuit | |
JPH0479171B2 (ja) | ||
JPH0219651B2 (ja) | ||
US4580069A (en) | Comparator | |
JP2517538Y2 (ja) | 双安定回路 | |
JP2854010B2 (ja) | 半導体スイッチ回路 | |
JPS6310215A (ja) | 定電流回路 | |
JP3018486B2 (ja) | バイアス回路 | |
JP2645403B2 (ja) | ボルテージホロワ回路 | |
JPS595746A (ja) | コイル駆動回路 | |
JPH0530641A (ja) | 電源電圧の極性切替回路 | |
JPH0413696Y2 (ja) | ||
SU585606A2 (ru) | Бесконтактный путевой переключатель | |
KR930006085Y1 (ko) | 3진논리 변환회로 | |
JPS6393207A (ja) | プツシユプル出力段回路 | |
JPS62220010A (ja) | スイツチング電流発生回路 | |
JPS5970018A (ja) | ジヨセフソン単安定マルチバイブレ−タ | |
JPH04369012A (ja) | バイアス回路 | |
JPH05152934A (ja) | Iil回路 | |
JPS649695B2 (ja) | ||
JPH0155768B2 (ja) | ||
JPH0556047B2 (ja) |