JPS643407B2 - - Google Patents
Info
- Publication number
- JPS643407B2 JPS643407B2 JP56208577A JP20857781A JPS643407B2 JP S643407 B2 JPS643407 B2 JP S643407B2 JP 56208577 A JP56208577 A JP 56208577A JP 20857781 A JP20857781 A JP 20857781A JP S643407 B2 JPS643407 B2 JP S643407B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- power supply
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は入力端子に印加される微小入力信号を
一定の直流レベルだけレベルシフトさせたのち次
段に伝達するレベルシフト回路に係り、簡単な構
成で低電圧まで動作させ得る回路を実現すること
を目的とするものである。
一定の直流レベルだけレベルシフトさせたのち次
段に伝達するレベルシフト回路に係り、簡単な構
成で低電圧まで動作させ得る回路を実現すること
を目的とするものである。
第１図に、本発明の一実施例に係るレベルシフ
ト回路の回路結線図を示す。第１図において、入
力端子Ｘにはトランジスタ１のエミツタが接続さ
れ、前記トランジスタ１のコレクタは抵抗２を介
してトランジスタ３のベースに接続されている。
前記トランジスタ３のベース・エミツタ間には抵
抗４が接続されているとともに同エミツタはプラ
ス側給電線路ｂに接続され、前記トランジスタ３
のコレクタは抵抗５を介してトランジスタ６のベ
ースに接続され、前記トランジスタ６のベース・
エミツタ間には抵抗７が接続されているとともに
同エミツタはマイナス側給電線路ｇに接続されて
いる。また、前記トランジスタ１のベースと前記
トランジスタ６のコレクタの間にはダイオード８
が接続され、前記トランジスタ６のコレクタと出
力端子Ｙの間には負荷としての抵抗９が接続さ
れ、さらにプラス側給電線路ｂと出力端子Ｙの間
には定電流源１０が接続され、前記給電線路ｂと
前記トランジスタ１のベースの間には別の定電流
源１１が接続されている。
ト回路の回路結線図を示す。第１図において、入
力端子Ｘにはトランジスタ１のエミツタが接続さ
れ、前記トランジスタ１のコレクタは抵抗２を介
してトランジスタ３のベースに接続されている。
前記トランジスタ３のベース・エミツタ間には抵
抗４が接続されているとともに同エミツタはプラ
ス側給電線路ｂに接続され、前記トランジスタ３
のコレクタは抵抗５を介してトランジスタ６のベ
ースに接続され、前記トランジスタ６のベース・
エミツタ間には抵抗７が接続されているとともに
同エミツタはマイナス側給電線路ｇに接続されて
いる。また、前記トランジスタ１のベースと前記
トランジスタ６のコレクタの間にはダイオード８
が接続され、前記トランジスタ６のコレクタと出
力端子Ｙの間には負荷としての抵抗９が接続さ
れ、さらにプラス側給電線路ｂと出力端子Ｙの間
には定電流源１０が接続され、前記給電線路ｂと
前記トランジスタ１のベースの間には別の定電流
源１１が接続されている。
なお、前記プラス側給電線路ｂはプラス側給電
端子Ｂに接続され、前記マイナス側給電線路ｇは
マイナス側給電端子Ｇに接続されている。
端子Ｂに接続され、前記マイナス側給電線路ｇは
マイナス側給電端子Ｇに接続されている。
さて、第１図において、トランジスタ１のベー
ス・エミツタ間順方向電圧とダイオード８の順方
向電圧がほぼ等しいものとすると、トランジスタ
６が完全飽和に至らない範囲においては、入力端
子Ｘのレベルと前記トランジスタ６のコレクタの
レベルは同じになる。
ス・エミツタ間順方向電圧とダイオード８の順方
向電圧がほぼ等しいものとすると、トランジスタ
６が完全飽和に至らない範囲においては、入力端
子Ｘのレベルと前記トランジスタ６のコレクタの
レベルは同じになる。
すなわち、ある時点において入力端子Ｘのレベ
ルが以前よりも下降したとすると、トランジスタ
１とダイオード８のバランス状態がくずれ、前記
トランジスタ１のエミツタ電流が増加する反面、
前記ダイオード８の順方向電流は減少する。
ルが以前よりも下降したとすると、トランジスタ
１とダイオード８のバランス状態がくずれ、前記
トランジスタ１のエミツタ電流が増加する反面、
前記ダイオード８の順方向電流は減少する。
その結果、トランジスタ３のベース電流が増加
し、それによつてコレクタ電流も増加してトラン
ジスタ６のベース電流が増加するので前記トラン
ジスタ６のコレクタのレベルは下降して、前記ダ
イオード８の順方向電流が増加し、反対に前記ト
ランジスタ１のエミツタ電流は減少する。
し、それによつてコレクタ電流も増加してトラン
ジスタ６のベース電流が増加するので前記トラン
ジスタ６のコレクタのレベルは下降して、前記ダ
イオード８の順方向電流が増加し、反対に前記ト
ランジスタ１のエミツタ電流は減少する。
結局、入力端子Ｘのレベルと前記トランジスタ
６のコレクタのレベルが等しくなつた状態で、前
記トランジスタ１と前記ダイオード８のバランス
状態が保たれる。
６のコレクタのレベルが等しくなつた状態で、前
記トランジスタ１と前記ダイオード８のバランス
状態が保たれる。
一方、定電流源１０からは一定電流Ipが抵抗９
に供給され、前記抵抗９の両端には一定の電圧降
下が生じる。
に供給され、前記抵抗９の両端には一定の電圧降
下が生じる。
前記抵抗９の抵抗値をＲとし、入力端子Ｘに印
加される信号電圧をeiとすると、出力端子Ｙに現
われる信号電圧epは次式の様になる。
加される信号電圧をeiとすると、出力端子Ｙに現
われる信号電圧epは次式の様になる。
ep＝ei＋IpＲ
したがつて、第１図の回路は入力端子Ｘに印加
される入力信号を一定レベルだけ直流的にシフト
させて出力端子Ｙに供給する機能を有しているこ
とになる。
される入力信号を一定レベルだけ直流的にシフト
させて出力端子Ｙに供給する機能を有しているこ
とになる。
また、第１図に示したレベルシフト回路は、そ
の回路構成が簡単であるばかりでなく、1.5V前
後の低い電源電圧のもとでも安定な動作を期待す
ることが出来る。
の回路構成が簡単であるばかりでなく、1.5V前
後の低い電源電圧のもとでも安定な動作を期待す
ることが出来る。
ところで、本発明の実施態様は必らずしも第１
図の回路に限定されるものではなく、必要に応じ
て種々の変更が可能である。例えば、第２図に例
示した様にダイオード８の代りにダイオード接続
されたトランジスタ１２を用いても良いし、負荷
抵抗９の代わりに同じくダイオード接続されたト
ランジスタ１３を用いても良い。
図の回路に限定されるものではなく、必要に応じ
て種々の変更が可能である。例えば、第２図に例
示した様にダイオード８の代りにダイオード接続
されたトランジスタ１２を用いても良いし、負荷
抵抗９の代わりに同じくダイオード接続されたト
ランジスタ１３を用いても良い。
この様に本発明のレベルシフト回路は、入力端
子にエミツタが接続された第１のトランジスタ
（前記実施例におけるトランジスタ１に相当）と、
エミツタが一方の給電線路に接続され、ベースに
前記第１のトランジスタのコレクタ電流が供給さ
れる第２のトランジスタ（トランジスタ３に相
当）と、エミツタが他方の給電線路に接続され、
ベースに前記第２のトランジスタのコレクタ電流
が供給される第３のトランジスタ（トランジスタ
６に相当）と、前記第１のトランジスタのベース
と前記第３のトランジスタのコレクタの間に接続
されたダイオード手段（ダイオード８またはトラ
ンジスタ１２に相当）と、前記第３のトランジス
タのコレクタと出力端子の間に接続された負荷手
段と（抵抗９あるいはトランジスタ１３に相当）、
一方の給電線路と前記出力端子の間に接続された
第１の定電流手段（定電流源１０に相当）と、一
方の給電線路と前記第１のトランジスタのベース
の間に接続された第２の定電流手段（定電流源１
１に相当）を備えたことを特徴とするもので、簡
単な構成で低い電源電圧のもとで動作させること
が出来るという大なる効果を奏するものである。
子にエミツタが接続された第１のトランジスタ
（前記実施例におけるトランジスタ１に相当）と、
エミツタが一方の給電線路に接続され、ベースに
前記第１のトランジスタのコレクタ電流が供給さ
れる第２のトランジスタ（トランジスタ３に相
当）と、エミツタが他方の給電線路に接続され、
ベースに前記第２のトランジスタのコレクタ電流
が供給される第３のトランジスタ（トランジスタ
６に相当）と、前記第１のトランジスタのベース
と前記第３のトランジスタのコレクタの間に接続
されたダイオード手段（ダイオード８またはトラ
ンジスタ１２に相当）と、前記第３のトランジス
タのコレクタと出力端子の間に接続された負荷手
段と（抵抗９あるいはトランジスタ１３に相当）、
一方の給電線路と前記出力端子の間に接続された
第１の定電流手段（定電流源１０に相当）と、一
方の給電線路と前記第１のトランジスタのベース
の間に接続された第２の定電流手段（定電流源１
１に相当）を備えたことを特徴とするもので、簡
単な構成で低い電源電圧のもとで動作させること
が出来るという大なる効果を奏するものである。
第１図および第２図は、それぞれ本発明の各実
施例に係るレベルシフト回路の回路結線図であ
る。 １，３，６，１２，１３……トランジスタ、９
……抵抗、１０，１１……定電流源、ｂ……プラ
ス側給電線路、ｇ……マイナス側給電線路。
施例に係るレベルシフト回路の回路結線図であ
る。 １，３，６，１２，１３……トランジスタ、９
……抵抗、１０，１１……定電流源、ｂ……プラ
ス側給電線路、ｇ……マイナス側給電線路。
Claims (1)
- １ 入力端子にエミツタが接続された第１のトラ
ンジスタと、エミツタが一方の給電線路に接続さ
れ、ベースに前記第１のトランジスタのコレクタ
電流が供給される第２のトランジスタと、エミツ
タが他方の給電線路に接続され、ベースに前記第
２のトランジスタのコレクタ電流が供給される第
３のトランジスタと、前記第１のトランジスタの
ベースと前記第３のトランジスタのコレクタの間
に接続されたダイオード手段と、前記第３のトラ
ンジスタのコレクタと出力端子の間に接続された
負荷手段と、一方の給電線路と前記出力端子の間
に接続された第１の定電流手段と、一方の給電線
路と前記第１のトランジスタのベースの間に接続
された第２の定電流手段を備えたことを特徴とす
るレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208577A JPS58108822A (ja) | 1981-12-22 | 1981-12-22 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208577A JPS58108822A (ja) | 1981-12-22 | 1981-12-22 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58108822A JPS58108822A (ja) | 1983-06-29 |
| JPS643407B2 true JPS643407B2 (ja) | 1989-01-20 |
Family
ID=16558483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56208577A Granted JPS58108822A (ja) | 1981-12-22 | 1981-12-22 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58108822A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19732437C1 (de) * | 1997-07-28 | 1998-12-24 | Siemens Ag | Transistor-Verstärkerstufe |
-
1981
- 1981-12-22 JP JP56208577A patent/JPS58108822A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58108822A (ja) | 1983-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| EP0139425A1 (en) | A constant current source circuit | |
| JPH0449287B2 (ja) | ||
| US4063147A (en) | Stabilized power supply circuit | |
| JPH0473806B2 (ja) | ||
| JPH0546571B2 (ja) | ||
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| JPH03788B2 (ja) | ||
| JPS643407B2 (ja) | ||
| JPH0230902Y2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPH0145242B2 (ja) | ||
| JPH027532B2 (ja) | ||
| JPH0211044B2 (ja) | ||
| JP2783797B2 (ja) | 差動出力コンパレータ | |
| JPH0323579Y2 (ja) | ||
| JPS6045445B2 (ja) | 定電流源回路 | |
| SU801226A1 (ru) | Двухтактный усилитель мощности | |
| JPH0156569B2 (ja) | ||
| JP2517538Y2 (ja) | 双安定回路 | |
| JPH057887B2 (ja) | ||
| JP3042471B2 (ja) | インタフェイス回路 | |
| JPS62104311A (ja) | スイツチ回路 | |
| JPS6218111B2 (ja) | ||
| JPH0347775B2 (ja) |