JP2000252822A - 割込回路 - Google Patents
割込回路Info
- Publication number
- JP2000252822A JP2000252822A JP11050738A JP5073899A JP2000252822A JP 2000252822 A JP2000252822 A JP 2000252822A JP 11050738 A JP11050738 A JP 11050738A JP 5073899 A JP5073899 A JP 5073899A JP 2000252822 A JP2000252822 A JP 2000252822A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage range
- interrupt
- interrupt request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 ＡＤ変換の応答性を良好とする。
【解決手段】 選択回路２は制御回路３の制御出力に従
い直列抵抗１のうち電圧Ｖ１、Ｖ２の発生点と接続され
る。即ち、基準電圧はＶ１〜Ｖ２の範囲に制限される。
アナログ信号が基準電圧Ｖ１〜Ｖ２の範囲に存在する
と、ＲＳフロップフロップ７がＡＮＤゲート６の論理値
「１」出力でセットされ、割込要求信号を「出力する。
制御回路３は割込要求信号を受けて制御動作を行い、制
御動作終了後、ＲＳフリップフロップ７の為のリセット
信号を出力する。これより、ＲＳフリップフロップ７は
再び割込待機状態となる
い直列抵抗１のうち電圧Ｖ１、Ｖ２の発生点と接続され
る。即ち、基準電圧はＶ１〜Ｖ２の範囲に制限される。
アナログ信号が基準電圧Ｖ１〜Ｖ２の範囲に存在する
と、ＲＳフロップフロップ７がＡＮＤゲート６の論理値
「１」出力でセットされ、割込要求信号を「出力する。
制御回路３は割込要求信号を受けて制御動作を行い、制
御動作終了後、ＲＳフリップフロップ７の為のリセット
信号を出力する。これより、ＲＳフリップフロップ７は
再び割込待機状態となる
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ入力信号
のレベルに応じて割込要求信号を発生する割込回路に関
する。
のレベルに応じて割込要求信号を発生する割込回路に関
する。
【０００２】
【従来の技術】ＡＤ変換回路を内蔵したマイクロコンピ
ュータは、音声信号等のアナログ信号を所定周波数でサ
ンプリングした後、基準電圧と一括比較又は逐次比較し
てデジタル信号に変換し、このデジタル信号に所定の演
算処理を施すものである。
ュータは、音声信号等のアナログ信号を所定周波数でサ
ンプリングした後、基準電圧と一括比較又は逐次比較し
てデジタル信号に変換し、このデジタル信号に所定の演
算処理を施すものである。
【０００３】さて、アナログ入力信号が予め定められた
電圧範囲から逸脱した時に限り、ＡＤ変換動作を停止さ
せる機能を実現する場合、従来はＲＯＭにその為のプロ
グラム命令を予め記憶させておき、ＲＯＭから読み出さ
れたプログラム命令の解読結果に従って一連の処理を実
行していた。
電圧範囲から逸脱した時に限り、ＡＤ変換動作を停止さ
せる機能を実現する場合、従来はＲＯＭにその為のプロ
グラム命令を予め記憶させておき、ＲＯＭから読み出さ
れたプログラム命令の解読結果に従って一連の処理を実
行していた。
【０００４】
【発明が解決しようとする課題】しかし、アナログ信号
が予め定められた電圧範囲であるかどうかをプログラム
処理で判断しなければならない為、ソフトウエアの負担
が重くなり、応答性が悪くなる問題があった。
が予め定められた電圧範囲であるかどうかをプログラム
処理で判断しなければならない為、ソフトウエアの負担
が重くなり、応答性が悪くなる問題があった。
【０００５】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に創作されたものであり、アナログ入力信号
が予め定められた電圧範囲内又は電圧範囲外であるかど
うかを検出する検出回路と、前記アナログ入力信号が前
記予め定められた電圧範囲内又は電圧範囲外である時の
前記検出回路の検出信号に従い、割込要求信号を発生す
る割込回路と、前記割込要求信号が供給されることによ
り割込要求に応じた処理を実行させる制御回路と、を備
えたことを特徴とする。
解決する為に創作されたものであり、アナログ入力信号
が予め定められた電圧範囲内又は電圧範囲外であるかど
うかを検出する検出回路と、前記アナログ入力信号が前
記予め定められた電圧範囲内又は電圧範囲外である時の
前記検出回路の検出信号に従い、割込要求信号を発生す
る割込回路と、前記割込要求信号が供給されることによ
り割込要求に応じた処理を実行させる制御回路と、を備
えたことを特徴とする。
【０００６】また、前記予め定められる電圧範囲は、前
記制御回路からの制御信号を基に変更可能であることを
特徴とする。
記制御回路からの制御信号を基に変更可能であることを
特徴とする。
【０００７】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。
的に説明する。
【０００８】図１は本発明の割込回路を示す回路ブロッ
ク図である。尚、図１はＡＤ変換機能を有するマイクロ
コンピュータである。
ク図である。尚、図１はＡＤ変換機能を有するマイクロ
コンピュータである。
【０００９】図１において、複数本の直列抵抗（１）は
電源Ｖｄｄと接地Ｖｓｓの間に接続され、ＡＤ変換回路
の一部を構成する。ｎビット分解能のＡＤ変換回路を一
括比較型で構成する場合、直列抵抗（１）の本数はｎ本
となる。一方、ｎビット分解能のＡＤ変換回路を逐次比
較型で構成する場合、直列抵抗（１）の本数は２のｎ乗
本となる。選択回路（２）は、複数本の直列抵抗（１）
の各接続点のうち２個の接続点を選択するものである。
制御回路（３）はプログラム命令の解読結果に従って動
作するものであり、例えば選択回路（２）が選択すべき
２個の接続点をプログラム命令に応じて任意に選択可能
とする。第１コンパレータ（４）の＋端子と第２コンパ
レータ（５）の−端子は選択回路（２）の２出力と接続
される。第１コンパレータ（４）の＋端子は第２コンパ
レータ（５）の−端子より直列抵抗（１）の高い電位と
接続される。即ち、比較の際の基準電圧は電圧Ｖ１以上
Ｖ２以下の範囲に制限される。第１コンパレータ（４）
の−端子及び第２コンパレータ（５）の＋端子はアナロ
グ信号と接続される。従って、アナログ信号が電圧Ｖ１
〜Ｖ２の範囲内である時のみ、ＡＮＤゲート（６）は論
理値「１」を出力する。ＲＳフリップフロップ（７）は
フィルタ（８）を通したＡＮＤゲート（６）の論理値
「１」出力でセットされる。ＲＳフリップフロップ
（７）がセットされた時の出力は割込要求信号として制
御回路（３）に供給される。制御回路（３）は割込要求
信号に応じた制御動作を行う。この制御動作が終了する
と、制御回路（３）はＲＳフリップフロップ（７）をリ
セットし、再び割込待機状態となる。
電源Ｖｄｄと接地Ｖｓｓの間に接続され、ＡＤ変換回路
の一部を構成する。ｎビット分解能のＡＤ変換回路を一
括比較型で構成する場合、直列抵抗（１）の本数はｎ本
となる。一方、ｎビット分解能のＡＤ変換回路を逐次比
較型で構成する場合、直列抵抗（１）の本数は２のｎ乗
本となる。選択回路（２）は、複数本の直列抵抗（１）
の各接続点のうち２個の接続点を選択するものである。
制御回路（３）はプログラム命令の解読結果に従って動
作するものであり、例えば選択回路（２）が選択すべき
２個の接続点をプログラム命令に応じて任意に選択可能
とする。第１コンパレータ（４）の＋端子と第２コンパ
レータ（５）の−端子は選択回路（２）の２出力と接続
される。第１コンパレータ（４）の＋端子は第２コンパ
レータ（５）の−端子より直列抵抗（１）の高い電位と
接続される。即ち、比較の際の基準電圧は電圧Ｖ１以上
Ｖ２以下の範囲に制限される。第１コンパレータ（４）
の−端子及び第２コンパレータ（５）の＋端子はアナロ
グ信号と接続される。従って、アナログ信号が電圧Ｖ１
〜Ｖ２の範囲内である時のみ、ＡＮＤゲート（６）は論
理値「１」を出力する。ＲＳフリップフロップ（７）は
フィルタ（８）を通したＡＮＤゲート（６）の論理値
「１」出力でセットされる。ＲＳフリップフロップ
（７）がセットされた時の出力は割込要求信号として制
御回路（３）に供給される。制御回路（３）は割込要求
信号に応じた制御動作を行う。この制御動作が終了する
と、制御回路（３）はＲＳフリップフロップ（７）をリ
セットし、再び割込待機状態となる。
【００１０】以上より、アナログ信号が予め定められた
電圧範囲にあることを検出して割込要求信号を発生する
迄の処理をハードウエアで実現する為、ソフトウエアの
負担を軽減でき、応答性の良好なＡＤ変換機能を実現で
きる。また、直列抵抗（１）に設定する電圧範囲（ウイ
ンドウ）をソフト処理で自由に可変とできる。
電圧範囲にあることを検出して割込要求信号を発生する
迄の処理をハードウエアで実現する為、ソフトウエアの
負担を軽減でき、応答性の良好なＡＤ変換機能を実現で
きる。また、直列抵抗（１）に設定する電圧範囲（ウイ
ンドウ）をソフト処理で自由に可変とできる。
【００１１】尚、本発明の実施の形態では、アナログ信
号が所定電圧範囲内である時に割込要求信号を発生する
ことを説明したが、アナログ信号が所定電圧範囲外であ
る時に割込要求信号を発生する様にしても良い。
号が所定電圧範囲内である時に割込要求信号を発生する
ことを説明したが、アナログ信号が所定電圧範囲外であ
る時に割込要求信号を発生する様にしても良い。
【００１２】
【発明の効果】本発明によれば、アナログ信号が予め定
められた電圧範囲にあることを検出して割込要求信号を
発生する迄の処理をハードウエアで実現する為、ソフト
ウエアの負担を軽減でき、応答性の良好なＡＤ変換機能
を実現できる、といった利点が得られる。
められた電圧範囲にあることを検出して割込要求信号を
発生する迄の処理をハードウエアで実現する為、ソフト
ウエアの負担を軽減でき、応答性の良好なＡＤ変換機能
を実現できる、といった利点が得られる。
【図１】本発明の割込回路を示す回路ブロック図であ
る。
る。
（１） 直列抵抗 （３） 制御回路 （４） 第１コンパレータ （５） 第２コンパレータ （６） ＡＮＤゲート （７） ＲＳフリップフロップ
Claims (2)
- 【請求項１】 アナログ入力信号が予め定められた電圧
範囲内又は電圧範囲外であるかどうかを検出する検出回
路と、 前記アナログ入力信号が前記予め定められた電圧範囲内
又は電圧範囲外である時の前記検出回路の検出信号に従
い、割込要求信号を発生する割込回路と、 前記割込要求信号が供給されることにより割込要求に応
じた処理を実行させる制御回路と、 を備えたことを特徴とする割込回路。 - 【請求項２】 前記予め定められる電圧範囲は、前記制
御回路からの制御信号を基に変更可能であることを特徴
とする請求項１記載の割込回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11050738A JP2000252822A (ja) | 1999-02-26 | 1999-02-26 | 割込回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11050738A JP2000252822A (ja) | 1999-02-26 | 1999-02-26 | 割込回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252822A true JP2000252822A (ja) | 2000-09-14 |
Family
ID=12867190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11050738A Pending JP2000252822A (ja) | 1999-02-26 | 1999-02-26 | 割込回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252822A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016224520A (ja) * | 2015-05-27 | 2016-12-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1999
- 1999-02-26 JP JP11050738A patent/JP2000252822A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016224520A (ja) * | 2015-05-27 | 2016-12-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4983969A (en) | Successive approximation analog to digital converter | |
| US7391343B2 (en) | Input device | |
| JP2000252822A (ja) | 割込回路 | |
| JPH038126B2 (ja) | ||
| JPH07333260A (ja) | 電流センサのオフセット除去回路 | |
| JPS6213149Y2 (ja) | ||
| US6731103B1 (en) | Peak detector circuit | |
| JP2715656B2 (ja) | アナログ・デジタル変換器 | |
| JP2000111589A (ja) | 半導体集積回路 | |
| JP2541444Y2 (ja) | Ａ／ｄコンバータ | |
| JPH0124661Y2 (ja) | ||
| JPH05134807A (ja) | Ａ／ｄ変換器 | |
| JP3298908B2 (ja) | アナログ・ディジタル変換器 | |
| JPH0731284Y2 (ja) | プログラマブルコントロ−ラの入力回路 | |
| JPH06224763A (ja) | Ａ／ｄ変換回路 | |
| JP2746081B2 (ja) | Ａｄコンバータ回路 | |
| JPH0543547Y2 (ja) | ||
| JP2637849B2 (ja) | マイクロコンピュータ | |
| JPH0538132A (ja) | スイツチングレギユレータの保護回路 | |
| JP2617484B2 (ja) | 逐次比較型ａ−ｄ変換器 | |
| JP2599984B2 (ja) | 入力データのピーク値検出回路 | |
| JPH05322939A (ja) | 電圧検出回路 | |
| JPH07170185A (ja) | Ａ／ｄ変換器およびａ／ｄ変換器内蔵型マイクロコンピュータ | |
| JP3503524B2 (ja) | 二値化回路 | |
| JPH04158632A (ja) | 半導体集積回路 |