JPH05322939A - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JPH05322939A JPH05322939A JP4133408A JP13340892A JPH05322939A JP H05322939 A JPH05322939 A JP H05322939A JP 4133408 A JP4133408 A JP 4133408A JP 13340892 A JP13340892 A JP 13340892A JP H05322939 A JPH05322939 A JP H05322939A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- zener diode
- range
- detected
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Power Sources (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 検出する電圧範囲を変更することで、検出可
能な範囲を全体として拡張する。 【構成】 電池電圧Ｖ１はツェナーダイオードＺＤ１、
抵抗Ｒ１，Ｒ２の直列接続回路に導かれ、抵抗Ｒ１，Ｒ
２の接続点から、ＣＰＵ１のＡ／Ｄ入力端子ＡＤ１に入
力される。トランジスタＱ１は、ツェナーダイオードＺ
Ｄ１に並列に接続されている。電池電圧Ｖ１が少なくと
もツェナー電圧Ｖz以下のときはトランジスタＱ１をオ
ンにして検出電圧範囲を変更する。
能な範囲を全体として拡張する。 【構成】 電池電圧Ｖ１はツェナーダイオードＺＤ１、
抵抗Ｒ１，Ｒ２の直列接続回路に導かれ、抵抗Ｒ１，Ｒ
２の接続点から、ＣＰＵ１のＡ／Ｄ入力端子ＡＤ１に入
力される。トランジスタＱ１は、ツェナーダイオードＺ
Ｄ１に並列に接続されている。電池電圧Ｖ１が少なくと
もツェナー電圧Ｖz以下のときはトランジスタＱ１をオ
ンにして検出電圧範囲を変更する。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ値をコンピュ
ータにより管理、監視する際に用いて好適な電圧検出回
路に関するものである。
ータにより管理、監視する際に用いて好適な電圧検出回
路に関するものである。
【０００２】
【従来の技術】マイクロコンピュータ（以下、ＣＰＵと
いう）により温度や電池電圧等の各種アナログ値を検出
する場合、アナログ電圧がＣＰＵのＡ／Ｄ入力端子に入
力され、ディジタル値にＡ／Ｄ変換される。そして、Ｃ
ＰＵは、得られたデジタル値に基づいて、機器等の制御
を行う。
いう）により温度や電池電圧等の各種アナログ値を検出
する場合、アナログ電圧がＣＰＵのＡ／Ｄ入力端子に入
力され、ディジタル値にＡ／Ｄ変換される。そして、Ｃ
ＰＵは、得られたデジタル値に基づいて、機器等の制御
を行う。
【０００３】ＣＰＵは通常、所要の動作電圧（例えば５
Ｖ）で駆動されており、入力電圧がこの動作電圧以上の
ときは、正確にＡ／Ｄ変換することができない。このた
め、ＣＰＵの動作電圧以上の入力電圧を的確に検出する
ために、従来、前段に分圧抵抗を介設したり、ツェナー
ダイオードを介設したりしている。
Ｖ）で駆動されており、入力電圧がこの動作電圧以上の
ときは、正確にＡ／Ｄ変換することができない。このた
め、ＣＰＵの動作電圧以上の入力電圧を的確に検出する
ために、従来、前段に分圧抵抗を介設したり、ツェナー
ダイオードを介設したりしている。
【０００４】図３は従来の電圧検出回路を示す回路図で
ある。ＣＰＵ１０は、蓄電池３の電池電圧Ｖ１を検出す
るものである。電源２は、ＣＰＵ１０に電源を供給する
もので、その電源電圧はＶccであり、ＣＰＵ１０の電源
端子Ｐ１に接続されている。蓄電池３には、ツェナーダ
イオードＺＤ１のカソードが接続され、ツェナーダイオ
ードＺＤ１のアノードに抵抗Ｒ１，Ｒ２が直列接続さ
れ、抵抗Ｒ２は接地されている。抵抗Ｒ１，Ｒ２の接続
点は、ＣＰＵ１０のＡ／Ｄ入力端子ＡＤ１に接続されて
いる。ここで、ツェナーダイオードＺＤ１のアノード電
圧をＶ２、Ａ／Ｄ入力端子電圧をＶ３とする。
ある。ＣＰＵ１０は、蓄電池３の電池電圧Ｖ１を検出す
るものである。電源２は、ＣＰＵ１０に電源を供給する
もので、その電源電圧はＶccであり、ＣＰＵ１０の電源
端子Ｐ１に接続されている。蓄電池３には、ツェナーダ
イオードＺＤ１のカソードが接続され、ツェナーダイオ
ードＺＤ１のアノードに抵抗Ｒ１，Ｒ２が直列接続さ
れ、抵抗Ｒ２は接地されている。抵抗Ｒ１，Ｒ２の接続
点は、ＣＰＵ１０のＡ／Ｄ入力端子ＡＤ１に接続されて
いる。ここで、ツェナーダイオードＺＤ１のアノード電
圧をＶ２、Ａ／Ｄ入力端子電圧をＶ３とする。
【０００５】そして、ＣＰＵ１０は、Ａ／Ｄ入力端子Ａ
Ｄ１に入力されるＡ／Ｄ入力端子電圧Ｖ３から電池電圧
Ｖ１を算出するようになされている。
Ｄ１に入力されるＡ／Ｄ入力端子電圧Ｖ３から電池電圧
Ｖ１を算出するようになされている。
【０００６】次に、この検出回路の動作について、図４
を用いて説明する。図４は電池電圧Ｖ１の推移に対する
アノード電圧Ｖ２及びＡ／Ｄ入力端子電圧Ｖ３を示す図
である。なお、電源電圧Ｖcc＝５Ｖ、ツェナーダイオー
ドＺＤ１のツェナー電圧Ｖz＝５Ｖ、Ｒ１＝Ｒ２とす
る。
を用いて説明する。図４は電池電圧Ｖ１の推移に対する
アノード電圧Ｖ２及びＡ／Ｄ入力端子電圧Ｖ３を示す図
である。なお、電源電圧Ｖcc＝５Ｖ、ツェナーダイオー
ドＺＤ１のツェナー電圧Ｖz＝５Ｖ、Ｒ１＝Ｒ２とす
る。
【０００７】アノード電圧Ｖ２は、 Ｖ２＝Ｖ１−Ｖz で得られる。また、Ａ／Ｄ入力端子電圧Ｖ３は、 Ｖ３＝Ｖ２・Ｒ２／（Ｒ１＋Ｒ２）＝Ｖ２／２ となる。
【０００８】従って、図４に示すように、 Ｖ１＝１５ＶのときはＶ３＝５Ｖ（図中、）、 Ｖ１＝１０ＶのときはＶ３＝２．５Ｖ（図中、）、 Ｖ１＝ ５ＶのときはＶ３＝０Ｖ（図中、） となる。
【０００９】このようにすることで、ＣＰＵ１０の動作
電圧を越える〜の範囲、すなわち電池電圧Ｖ１＝１
５〜５Ｖの範囲についてＣＰＵ１０で検出可能となる。
電圧を越える〜の範囲、すなわち電池電圧Ｖ１＝１
５〜５Ｖの範囲についてＣＰＵ１０で検出可能となる。
【００１０】
【発明が解決しようとする課題】ところが、上記従来の
電圧検出回路では、〜の範囲、すなわち電池電圧Ｖ
１＝５〜０Ｖの範囲をＣＰＵ１０で検出することができ
ない。
電圧検出回路では、〜の範囲、すなわち電池電圧Ｖ
１＝５〜０Ｖの範囲をＣＰＵ１０で検出することができ
ない。
【００１１】一方、ツェナーダイオードＺＤ１を使用し
なければ、 Ｖ２＝Ｖ１ となるので、〜の範囲、すなわち電池電圧Ｖ１＝１
０〜０Ｖの範囲はＣＰＵ１０で検出可能であるが、〜
の範囲、すなわち電池電圧Ｖ１＝１５〜１０Ｖの範囲
が検出できなくなる。
なければ、 Ｖ２＝Ｖ１ となるので、〜の範囲、すなわち電池電圧Ｖ１＝１
０〜０Ｖの範囲はＣＰＵ１０で検出可能であるが、〜
の範囲、すなわち電池電圧Ｖ１＝１５〜１０Ｖの範囲
が検出できなくなる。
【００１２】このように、上記従来の電圧検出回路で
は、電池電圧Ｖ１の検出可能な電圧範囲がツェナーダイ
オードＺＤ１の有無によって決まるので、所望の電圧範
囲を検出できない場合が生じてしまうこととなる。
は、電池電圧Ｖ１の検出可能な電圧範囲がツェナーダイ
オードＺＤ１の有無によって決まるので、所望の電圧範
囲を検出できない場合が生じてしまうこととなる。
【００１３】本発明は、上記課題に鑑みてなされたもの
で、検出可能な電圧範囲を変更することで、その範囲を
全体として拡張できる電圧検出回路を提供することを目
的とする。
で、検出可能な電圧範囲を変更することで、その範囲を
全体として拡張できる電圧検出回路を提供することを目
的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、所定レベル以下の入力電圧の検出が可能
な電圧検出手段にツェナーダイオードを介して被検出電
圧を入力することにより、上記所定レベル以上の被検出
電圧を検出可能にする電圧検出回路において、上記ツェ
ナーダイオードに並列接続されたスイッチング手段と、
上記スイッチング手段のオン、オフを制御する制御手段
とを備え、上記制御手段は被検出電圧が少なくとも上記
ツェナーダイオードのツェナー電圧以下のとき上記スイ
ッチング手段をオン状態にさせるようになされている。
に、本発明は、所定レベル以下の入力電圧の検出が可能
な電圧検出手段にツェナーダイオードを介して被検出電
圧を入力することにより、上記所定レベル以上の被検出
電圧を検出可能にする電圧検出回路において、上記ツェ
ナーダイオードに並列接続されたスイッチング手段と、
上記スイッチング手段のオン、オフを制御する制御手段
とを備え、上記制御手段は被検出電圧が少なくとも上記
ツェナーダイオードのツェナー電圧以下のとき上記スイ
ッチング手段をオン状態にさせるようになされている。
【００１５】
【作用】本発明によれば、被検出電圧が所定レベルより
も大きいときは、スイッチング手段がオフされ、被検出
電圧はツェナーダイオードを介して電圧検出手段に入力
される。一方、被検出電圧が少なくともツェナー電圧以
下のときは、スイッチング手段がオンされ、被検出電圧
はツェナーダイオードを介さずに電圧検出手段に入力さ
れる。このようにして、電圧検出手段による検出可能な
電圧範囲が拡張されることとなる。
も大きいときは、スイッチング手段がオフされ、被検出
電圧はツェナーダイオードを介して電圧検出手段に入力
される。一方、被検出電圧が少なくともツェナー電圧以
下のときは、スイッチング手段がオンされ、被検出電圧
はツェナーダイオードを介さずに電圧検出手段に入力さ
れる。このようにして、電圧検出手段による検出可能な
電圧範囲が拡張されることとなる。
【００１６】
【実施例】以下、本発明に係る電圧検出回路を蓄電池の
電池電圧検出に適用した例について、図面を用いて説明
する。図１は本発明に係る電圧検出回路を示す回路図で
ある。
電池電圧検出に適用した例について、図面を用いて説明
する。図１は本発明に係る電圧検出回路を示す回路図で
ある。
【００１７】ＣＰＵ１は、蓄電池３の電池電圧Ｖ１を検
出するものである。電源２は、ＣＰＵ１に電源を供給す
るもので、その電源電圧はＶccであり、ＣＰＵ１の電源
端子Ｐ１に接続されている。蓄電池３には、ツェナーダ
イオードＺＤ１のカソードが接続され、ツェナーダイオ
ードＺＤ１のアノードに抵抗Ｒ１，Ｒ２が直列接続さ
れ、抵抗Ｒ２は接地されている。抵抗Ｒ１，Ｒ２の接続
点は、ＣＰＵ１のＡ／Ｄ入力端子ＡＤ１に接続されてい
る。ここで、ツェナーダイオードＺＤ１のアノード電圧
をＶ２、Ａ／Ｄ入力端子電圧をＶ３とする。
出するものである。電源２は、ＣＰＵ１に電源を供給す
るもので、その電源電圧はＶccであり、ＣＰＵ１の電源
端子Ｐ１に接続されている。蓄電池３には、ツェナーダ
イオードＺＤ１のカソードが接続され、ツェナーダイオ
ードＺＤ１のアノードに抵抗Ｒ１，Ｒ２が直列接続さ
れ、抵抗Ｒ２は接地されている。抵抗Ｒ１，Ｒ２の接続
点は、ＣＰＵ１のＡ／Ｄ入力端子ＡＤ１に接続されてい
る。ここで、ツェナーダイオードＺＤ１のアノード電圧
をＶ２、Ａ／Ｄ入力端子電圧をＶ３とする。
【００１８】トランジスタＱ１は、エミッタがツェナー
ダイオードＺＤ１のカソードに、コレクタがツェナーダ
イオードＺＤ１のアノードに、ベースが電流制限用の抵
抗Ｒ３を介してＣＰＵ１の制御端子Ｐ２に、接続されて
いる。
ダイオードＺＤ１のカソードに、コレクタがツェナーダ
イオードＺＤ１のアノードに、ベースが電流制限用の抵
抗Ｒ３を介してＣＰＵ１の制御端子Ｐ２に、接続されて
いる。
【００１９】この制御端子Ｐ２からは、トランジスタＱ
１をオン、オフする‘Ｌ’，‘Ｈ’レベルの制御信号が
出力されるようになっている。
１をオン、オフする‘Ｌ’，‘Ｈ’レベルの制御信号が
出力されるようになっている。
【００２０】そして、ＣＰＵ１は、Ａ／Ｄ入力端子ＡＤ
１に入力されるＡ／Ｄ入力端子電圧Ｖ３から電池電圧Ｖ
１を算出する演算式を、制御端子Ｐ２から出力する信号
レベルが‘Ｌ’，‘Ｈ’の各々について有している。
１に入力されるＡ／Ｄ入力端子電圧Ｖ３から電池電圧Ｖ
１を算出する演算式を、制御端子Ｐ２から出力する信号
レベルが‘Ｌ’，‘Ｈ’の各々について有している。
【００２１】次に、この検出回路の動作について、図２
を用いて説明する。図２は満充電された蓄電池３が放電
されたときの電池電圧Ｖ１の推移に対するアノード電圧
Ｖ２及びＡ／Ｄ入力端子電圧Ｖ３を示すとともにトラン
ジスタＱ１のオン、オフ状態を示す図である。なお、説
明の便宜上、電源電圧Ｖcc＝５Ｖ、ツェナーダイオード
ＺＤ１のツェナー電圧Ｖz＝５Ｖ、Ｒ１＝Ｒ２として、
以下説明する。
を用いて説明する。図２は満充電された蓄電池３が放電
されたときの電池電圧Ｖ１の推移に対するアノード電圧
Ｖ２及びＡ／Ｄ入力端子電圧Ｖ３を示すとともにトラン
ジスタＱ１のオン、オフ状態を示す図である。なお、説
明の便宜上、電源電圧Ｖcc＝５Ｖ、ツェナーダイオード
ＺＤ１のツェナー電圧Ｖz＝５Ｖ、Ｒ１＝Ｒ２として、
以下説明する。
【００２２】初めは、トランジスタＱ１がオフなので、
アノード電圧Ｖ２は、 Ｖ２＝Ｖ１−Ｖz ＝Ｖ１−５ で得られる。また、Ａ／Ｄ入力端子電圧Ｖ３は、 Ｖ３＝Ｖ２・Ｒ２／（Ｒ１＋Ｒ２） ＝Ｖ２／２ となる。
アノード電圧Ｖ２は、 Ｖ２＝Ｖ１−Ｖz ＝Ｖ１−５ で得られる。また、Ａ／Ｄ入力端子電圧Ｖ３は、 Ｖ３＝Ｖ２・Ｒ２／（Ｒ１＋Ｒ２） ＝Ｖ２／２ となる。
【００２３】従って、図２に示すように、Ｖ１＝１５Ｖ
のときはＶ３＝５Ｖ（図中、）となる。そして、電池
電圧Ｖ１が低下してＶ１＝１０Ｖになると、Ｖ３＝２．
５Ｖ（図中、直前）となる。
のときはＶ３＝５Ｖ（図中、）となる。そして、電池
電圧Ｖ１が低下してＶ１＝１０Ｖになると、Ｖ３＝２．
５Ｖ（図中、直前）となる。
【００２４】従って、電池電圧Ｖ１が〜の範囲で
は、Ａ／Ｄ入力端子電圧Ｖ３が５Ｖ〜２．５ＶとしてＡ
／Ｄ入力端子ＡＤ１に入力されるので、この範囲の電圧
はＣＰＵ１で検出可能である。すなわち、ＣＰＵ１は、
上記各式を逆算、すなわち Ｖ１＝Ｖ２＋Ｖz ＝Ｖ３・（Ｒ１＋Ｒ２）／Ｒ２＋Ｖz ＝２・Ｖ３＋５ を演算して電池電圧Ｖ１を求める。
は、Ａ／Ｄ入力端子電圧Ｖ３が５Ｖ〜２．５ＶとしてＡ
／Ｄ入力端子ＡＤ１に入力されるので、この範囲の電圧
はＣＰＵ１で検出可能である。すなわち、ＣＰＵ１は、
上記各式を逆算、すなわち Ｖ１＝Ｖ２＋Ｖz ＝Ｖ３・（Ｒ１＋Ｒ２）／Ｒ２＋Ｖz ＝２・Ｖ３＋５ を演算して電池電圧Ｖ１を求める。
【００２５】そして、Ａ／Ｄ入力端子電圧Ｖ３が２．５
Ｖになると、ＣＰＵ１は制御端子Ｐ２から‘Ｌ’信号を
出力して、トランジスタＱ１をオンにする。
Ｖになると、ＣＰＵ１は制御端子Ｐ２から‘Ｌ’信号を
出力して、トランジスタＱ１をオンにする。
【００２６】このため、ツェナーダイオードＺＤ１の両
端が短絡されるので、アノード電圧Ｖ２は、 Ｖ２≒Ｖ１ で得られ、Ａ／Ｄ入力端子電圧Ｖ３は、 Ｖ３＝Ｖ２／２≒Ｖ１／２ となる。
端が短絡されるので、アノード電圧Ｖ２は、 Ｖ２≒Ｖ１ で得られ、Ａ／Ｄ入力端子電圧Ｖ３は、 Ｖ３＝Ｖ２／２≒Ｖ１／２ となる。
【００２７】従って、トランジスタＱ１がオンされた後
は、 Ｖ１＝１０ＶのときはＶ３＝５Ｖ（図中、直後） Ｖ１＝ ５ＶのときはＶ３＝２．５Ｖ（図中、） Ｖ１＝ ０ＶのときはＶ３＝０Ｖ（図中、） となる。
は、 Ｖ１＝１０ＶのときはＶ３＝５Ｖ（図中、直後） Ｖ１＝ ５ＶのときはＶ３＝２．５Ｖ（図中、） Ｖ１＝ ０ＶのときはＶ３＝０Ｖ（図中、） となる。
【００２８】このときは、ＣＰＵ１は、 Ｖ１＝Ｖ３・（Ｒ１＋Ｒ２）／Ｒ２ ＝２・Ｖ３ なる逆算を行うことにより、電池電圧Ｖ１が検出可能と
なる。
なる。
【００２９】このように、トランジスタＱ１がオンされ
た状態では、〜の範囲、すなわち電池電圧Ｖ１＝１
０〜０Ｖの範囲が、ＣＰＵ１で検出可能になる。
た状態では、〜の範囲、すなわち電池電圧Ｖ１＝１
０〜０Ｖの範囲が、ＣＰＵ１で検出可能になる。
【００３０】上記のように、ツェナーダイオードＺＤ１
の両端にトランジスタＱ１を並列接続し、トランジスタ
Ｑ１のオン、オフを制御するようにしたので、図２中、
〜の全範囲、すなわち電池電圧Ｖ１＝１５〜０Ｖの
全範囲をＣＰＵ１で検出可能にすることができる。
の両端にトランジスタＱ１を並列接続し、トランジスタ
Ｑ１のオン、オフを制御するようにしたので、図２中、
〜の全範囲、すなわち電池電圧Ｖ１＝１５〜０Ｖの
全範囲をＣＰＵ１で検出可能にすることができる。
【００３１】なお、Ａ／Ｄ入力端子電圧Ｖ３＝２．５Ｖ
でトランジスタＱ１をオンからオフに切り換えるように
したが、Ａ／Ｄ入力端子電圧Ｖ３が少なくとも０Ｖ以上
の範囲であれば、トランジスタＱ１のオンからオフへの
切換のためのＡ／Ｄ入力端子電圧Ｖ３の電圧は適宜選択
することもできる。すなわち、ＣＰＵ１は、電池電圧Ｖ
１がツェナー電圧Ｖz以下のときに少なくともトランジ
スタＱ１がオン状態になるように制御端子Ｐ２から制御
信号を出力すればよい。
でトランジスタＱ１をオンからオフに切り換えるように
したが、Ａ／Ｄ入力端子電圧Ｖ３が少なくとも０Ｖ以上
の範囲であれば、トランジスタＱ１のオンからオフへの
切換のためのＡ／Ｄ入力端子電圧Ｖ３の電圧は適宜選択
することもできる。すなわち、ＣＰＵ１は、電池電圧Ｖ
１がツェナー電圧Ｖz以下のときに少なくともトランジ
スタＱ１がオン状態になるように制御端子Ｐ２から制御
信号を出力すればよい。
【００３２】一方、図２中、〜の範囲、すなわち電
池電圧Ｖ１＝５〜０Ｖの範囲まで電池電圧Ｖ１が低下し
たときに蓄電池３の充電が開始されると、電池電圧Ｖ１
が上昇する。
池電圧Ｖ１＝５〜０Ｖの範囲まで電池電圧Ｖ１が低下し
たときに蓄電池３の充電が開始されると、電池電圧Ｖ１
が上昇する。
【００３３】そして、ＣＰＵ１は、Ａ／Ｄ入力端子電圧
Ｖ３＝５Ｖになると、制御端子Ｐ２の出力信号レベルを
‘Ｌ’から‘Ｈ’に変更し、トランジスタＱ１をオンか
らオフに切り換えるようにしている。
Ｖ３＝５Ｖになると、制御端子Ｐ２の出力信号レベルを
‘Ｌ’から‘Ｈ’に変更し、トランジスタＱ１をオンか
らオフに切り換えるようにしている。
【００３４】これにより、電池電圧Ｖ１が上昇していく
ときも、図２中、〜の全範囲、すなわち電池電圧Ｖ
１＝１５〜０Ｖの全範囲をＣＰＵ１で検出可能にするこ
とができる。
ときも、図２中、〜の全範囲、すなわち電池電圧Ｖ
１＝１５〜０Ｖの全範囲をＣＰＵ１で検出可能にするこ
とができる。
【００３５】なお、トランジスタＱ１のオフからオンへ
の切り換えは、Ａ／Ｄ入力端子電圧Ｖ３＝５Ｖに限られ
ず、図２中、〜の範囲、すなわちＡ／Ｄ入力端子電
圧Ｖ３＝２．５〜５Ｖの範囲であれば、トランジスタＱ
１のオフからオンへの切り換えのためのＡ／Ｄ入力端子
電圧Ｖ３の電圧は適宜選択することもできる。
の切り換えは、Ａ／Ｄ入力端子電圧Ｖ３＝５Ｖに限られ
ず、図２中、〜の範囲、すなわちＡ／Ｄ入力端子電
圧Ｖ３＝２．５〜５Ｖの範囲であれば、トランジスタＱ
１のオフからオンへの切り換えのためのＡ／Ｄ入力端子
電圧Ｖ３の電圧は適宜選択することもできる。
【００３６】なお、本実施例ではスイッチング手段とし
てトランジスタＱ１を使用したが、これに代えて、スイ
ッチやリレーを用い、これを制御端子Ｐ２で開閉制御す
るようにしてもよい。また、ツェナーダイオードＺＤ１
に代えて同様な作用を行う素子を用いてもよい。
てトランジスタＱ１を使用したが、これに代えて、スイ
ッチやリレーを用い、これを制御端子Ｐ２で開閉制御す
るようにしてもよい。また、ツェナーダイオードＺＤ１
に代えて同様な作用を行う素子を用いてもよい。
【００３７】また、本発明が適用されるのは上記電池電
圧の検出に限られず、電圧に変換された温度等を検出す
る場合にも適用することができる。
圧の検出に限られず、電圧に変換された温度等を検出す
る場合にも適用することができる。
【００３８】
【発明の効果】以上、本発明は、所定レベル以下の入力
電圧の検出が可能な電圧検出手段にツェナーダイオード
を介して被検出電圧を入力することにより、上記所定レ
ベル以上の被検出電圧を検出可能にする電圧検出回路に
おいて、上記ツェナーダイオードに並列接続されたスイ
ッチング手段と、上記スイッチング手段のオン、オフを
制御する制御手段とを備え、上記制御手段は被検出電圧
が少なくとも上記ツェナーダイオードのツェナー電圧以
下のとき上記スイッチング手段をオン状態にさせるよう
になされているので、電圧検出手段で検出可能な被検出
電圧の範囲を拡張することができる。
電圧の検出が可能な電圧検出手段にツェナーダイオード
を介して被検出電圧を入力することにより、上記所定レ
ベル以上の被検出電圧を検出可能にする電圧検出回路に
おいて、上記ツェナーダイオードに並列接続されたスイ
ッチング手段と、上記スイッチング手段のオン、オフを
制御する制御手段とを備え、上記制御手段は被検出電圧
が少なくとも上記ツェナーダイオードのツェナー電圧以
下のとき上記スイッチング手段をオン状態にさせるよう
になされているので、電圧検出手段で検出可能な被検出
電圧の範囲を拡張することができる。
【図１】本発明に係る電圧検出回路を示す回路図であ
る。
る。
【図２】満充電された蓄電池３が放電されたときの電池
電圧Ｖ１の推移に対するアノード電圧Ｖ２及びＡ／Ｄ入
力端子電圧Ｖ３を示すとともにトランジスタＱ１のオ
ン、オフ状態を示す図である。
電圧Ｖ１の推移に対するアノード電圧Ｖ２及びＡ／Ｄ入
力端子電圧Ｖ３を示すとともにトランジスタＱ１のオ
ン、オフ状態を示す図である。
【図３】従来の電圧検出回路を示す回路図である。
【図４】電池電圧Ｖ１の推移に対するアノード電圧Ｖ２
及びＡ／Ｄ入力端子電圧Ｖ３を示す図である。
及びＡ／Ｄ入力端子電圧Ｖ３を示す図である。
１ ＣＰＵ ２ 電源 ３ 蓄電池 ＡＤ１ Ａ／Ｄ入力端子 Ｐ１ 電源端子 Ｐ２ 制御端子 Ｑ１ トランジスタ Ｒ１，Ｒ２，Ｒ３ 抵抗 Ｖ１ 電池電圧 Ｖ２ アノード電圧 Ｖ３ Ａ／Ｄ入力端子電圧 ＺＤ１ ツェナーダイオード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０２Ｈ 3/24 Ｄ 9061−5Ｇ
Claims (1)
- 【請求項１】 所定レベル以下の入力電圧の検出が可能
な電圧検出手段にツェナーダイオードを介して被検出電
圧を入力することにより、上記所定レベル以上の被検出
電圧を検出可能にする電圧検出回路において、上記ツェ
ナーダイオードに並列接続されたスイッチング手段と、
上記スイッチング手段のオン、オフを制御する制御手段
とを備え、上記制御手段は被検出電圧が少なくとも上記
ツェナーダイオードのツェナー電圧以下のとき上記スイ
ッチング手段をオン状態にさせるようになされているこ
とを特徴とする電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133408A JPH05322939A (ja) | 1992-05-26 | 1992-05-26 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133408A JPH05322939A (ja) | 1992-05-26 | 1992-05-26 | 電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05322939A true JPH05322939A (ja) | 1993-12-07 |
Family
ID=15104069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4133408A Pending JPH05322939A (ja) | 1992-05-26 | 1992-05-26 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05322939A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016204364A1 (ko) * | 2015-06-16 | 2016-12-22 | 주식회사 엘지화학 | 변압 릴레이 및 이를 이용한 배터리 전압 측정 시스템 |
| WO2023074282A1 (ja) * | 2021-10-29 | 2023-05-04 | 株式会社デンソー | 電圧検出装置 |
-
1992
- 1992-05-26 JP JP4133408A patent/JPH05322939A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016204364A1 (ko) * | 2015-06-16 | 2016-12-22 | 주식회사 엘지화학 | 변압 릴레이 및 이를 이용한 배터리 전압 측정 시스템 |
| US10365333B2 (en) | 2015-06-16 | 2019-07-30 | Lg Chem, Ltd. | Transformation relay and battery voltage measurement system using same |
| WO2023074282A1 (ja) * | 2021-10-29 | 2023-05-04 | 株式会社デンソー | 電圧検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7639049B2 (en) | Voltage detecting circuit and battery device using same | |
| JP3591824B2 (ja) | 外部充放電装置 | |
| US5436513A (en) | Method and apparatus for providing energy to an information handling system | |
| US5262705A (en) | IC device for drive control of small hard disk drive unit | |
| JPH03186770A (ja) | Ｍｏｓ型電力用トランジスタの電流検出回路 | |
| US5371498A (en) | Circuit for recognizing key inputs | |
| JPH05322939A (ja) | 電圧検出回路 | |
| JP2004126922A (ja) | 低電圧動作モードを備える演算部の電源及び上記演算部への給電制御方法 | |
| USRE37876E1 (en) | Power supply switch reference circuitry | |
| JPS59226918A (ja) | マイクロコンピユ−タの制御回路 | |
| CN219643892U (zh) | 晶体管工作状态获取电路及电子器件 | |
| JP2642541B2 (ja) | キー入力回路およびキー入力検出方法 | |
| JP3396627B2 (ja) | 低電圧検出回路 | |
| JPH0614384Y2 (ja) | ラッチングリレーの駆動回路 | |
| JP2869248B2 (ja) | Ａ／ｄ変換装置 | |
| KR920004115Y1 (ko) | 밧데리 충전 전압 표시 회로 | |
| JP2000111589A (ja) | 半導体集積回路 | |
| KR900000150Y1 (ko) | 유도 전동기 가변속 제어장치의 순시정전 재기동 회로 | |
| JPH0592824U (ja) | 過電流検出回路 | |
| JPH0720615Y2 (ja) | 電池電圧の低下検出装置 | |
| JP3236773B2 (ja) | 給電機能付制御装置 | |
| JPH06105481A (ja) | 電圧検出回路 | |
| JPH069553Y2 (ja) | 電源回路 | |
| JPH0729705Y2 (ja) | 異常電圧保護装置 | |
| JP2000184703A (ja) | 電源装置 |