JP2004126922A - 低電圧動作モードを備える演算部の電源及び上記演算部への給電制御方法 - Google Patents
低電圧動作モードを備える演算部の電源及び上記演算部への給電制御方法 Download PDFInfo
- Publication number
- JP2004126922A JP2004126922A JP2002289862A JP2002289862A JP2004126922A JP 2004126922 A JP2004126922 A JP 2004126922A JP 2002289862 A JP2002289862 A JP 2002289862A JP 2002289862 A JP2002289862 A JP 2002289862A JP 2004126922 A JP2004126922 A JP 2004126922A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- power supply
- value
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
【課題】低電圧動作モードを備える演算部の電源であって、低電圧動作モードオ設定に伴い、演算部への給電が電圧検出値以下になった場合に上記演算部へリセット信号を出力する電圧検出部を誤作動させずにバッテリ電源の供給電力を増減する電源を提供する。
【解決手段】低電圧動作モードを備える演算部の電源であって、上記演算部に給電を行う給電部と、上記給電部が演算部に供給する電圧が電圧検出値以下になった場合に上記演算部にリセット信号を出力する電圧検出部と、上記演算部の定電圧動作モードの設定に伴い上記給電部の出力電圧を低減させる制御部であって、上記電圧検出部の電圧検出値を上記低減した電圧より低い値に下げた後に、上記給電部の出力電圧を低減し、上記低電圧動作モードの解除に伴い上記給電部の出力電圧を回復した後に、上記電圧検出部の電圧検出値を回復させる制御部を備える。
【選択図】 図１
【解決手段】低電圧動作モードを備える演算部の電源であって、上記演算部に給電を行う給電部と、上記給電部が演算部に供給する電圧が電圧検出値以下になった場合に上記演算部にリセット信号を出力する電圧検出部と、上記演算部の定電圧動作モードの設定に伴い上記給電部の出力電圧を低減させる制御部であって、上記電圧検出部の電圧検出値を上記低減した電圧より低い値に下げた後に、上記給電部の出力電圧を低減し、上記低電圧動作モードの解除に伴い上記給電部の出力電圧を回復した後に、上記電圧検出部の電圧検出値を回復させる制御部を備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、低電圧動作モードを備える演算部の電源に関する。
【０００２】
【従来の技術】
ノート型のパーソナルコンピュータや携帯電話などの携帯型情報端末では、未使用時のバッテリの消費電力を低減するため、低電圧動作モードを備えるものが知られている。
【０００３】
図６は、携帯電話機３００の内部構成を簡単に示す図である。３．６Ｖのバッテリ電源ＶＢＡＴは、レギュレータ５により２．０Ｖの定電圧Ｖｃｃに変換された後に、ＣＰＵ２に供給される。ＣＰＵ２には、操作キー３及び受信部４が接続されている。操作キー３が一定時間以上、操作されない場合、ＣＰＵ２は、消費電力の低減のため、自己の内部回路を低電圧動作状態に切り換えると共に、レギュレータ５に電圧切換信号を出力してレギュレータから出力する電力量を低減させて低電圧動作モードに入る。
【０００４】
【発明が解決しようとする課題】
携帯電話機は、通常、バッテリ電源ＶＢＡＴで駆動される。バッテリ電源ＶＢＡＴの出力が２．０Ｖ以下になると、レギュレータ５の出力も２．０Ｖ以下になる。携帯電話機には、ＣＰＵ２の誤動作を防止するため、レギュレータ５の出力が電圧検出値（例えば、１．９Ｖ）以下になった場合、ＣＰＵ２にリセット信号を継続的に出力して機能停止させる電圧検出部が設けてある。ところが、上記電圧検出部を備える携帯電話機において、ＣＰＵ２が上述した手順で低電圧動作モードに入ると、上記電圧検出部が誤作動してＣＰＵ２にリセット信号を出力して機能停止させてしまう。
【０００５】
本発明は、低電圧動作モードを備える演算部の電源であって、上記電圧検出部を備えるにも拘わらず、外部からの電圧切換信号の入力に応じて上記演算装置を誤作動させずにバッテリ電源の供給電力を増減できる電源、及び、上記演算部への給電方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の第１の定電圧動作モードを備える演算部の電源は、低電圧動作モードを備える演算部の電源であって、上記演算部に給電を行う給電部と、上記給電部が上記演算部に供給する電圧が電圧検出値以下になった場合に上記演算部にリセット信号を出力する電圧検出部と、上記演算部の定電圧動作モードの設定に伴い上記給電部の出力電圧を低減させる制御部であって、上記電圧検出部の上記電圧検出値を上記低減した電圧より低い値に下げた後に、上記給電部の出力電圧を低減し、上記低電圧動作モードの解除に伴い上記給電部の出力電圧を回復した後に、上記電圧検出部の電圧検出値を回復させる制御部を備えることを特徴とする。
【０００７】
本発明の第２の電源は、上記第１の電源であって、上記給電部は、第１切換信号の値を第１の状態から第２の状態に変更することにより上記演算部へ供給する電圧を第１電圧から当該第１電圧よりも低い第２電圧に切り換える手段を有し、上記電圧検出部は、第２切換信号の値を第３の状態から第４の状態に変更することにより上記電圧検出値を上記第１電圧よりも低い第１電圧検出値から上記第２電圧よりも低い第２電圧検出値に切り換える手段を有し、上記制御部は、上記演算部の低電圧動作モードの設定に伴い第１切換信号の値を第１の状態から第２の状態に変更した後に、第２切換信号の値を第３の状態から第４の状態に変更し、上記低電圧動作モードの解除に伴い第１切換信号の値を第１の状態に戻した後、第２切換信号の値を第３の状態に戻すことを特徴とする。
【０００８】
本発明の第３の電源は、上記第２の電源であって、上記給電部は、バッテリ電源の出力を、制御電圧に応じて通過させるトランジスタと、上記トランジスタの出力電圧の所定の割合の値と電圧検出値との差より定まる電圧を制御電圧として上記トランジスタに出力する演算増幅器と、上記制御部からの第２の状態にある第１切換信号の入力に応じて、上記演算増幅器に入力するトランジスタの出力電圧の所定の割合及び電圧検出値の少なくとも一方を変化させて、トランジスタの出力電圧を減少させる手段とで構成され、上記電圧検出部は、上記給電部の出力電圧の所定の割合の値が基準電圧以下になった場合にリセット信号を出力する比較器と、上記制御部からの第４の状態にある第２切換信号の入力に応じて、上記出力電圧の所定の割合および電圧検出値の少なくとも一方を変化させて、上記比較器がリセット信号を出力する上記給電部の出力電圧の値を下げる手段とで構成され、上記制御部は、上記演算部の低電圧動作モードの設定に伴い上記電圧検出部に第２の状態にある第１切換信号を出力した後に、上記給電部に第４の状態にある第２切換信号を出力し、上記低電圧動作モードの解除に伴い、上記給電部に第３の状態にある第２切換信号を出力した後に、上記電圧検出部に第１の状態にある第１切換信号を出力することを特徴とする低電圧動作モードを備えることを特徴とする。
【０００９】
本発明の低電圧動作モードを備える演算部への給電方法は、低電圧動作モードを備える演算部への給電方法であって、上記演算部の低電圧動作モードの設定に伴い、上記演算部に電力を供給する給電部の出力電圧を予定値に下げる前に、上記給電部の出力電圧が電圧検出値以下になった場合にリセット信号を出力する電圧検出部の上記電圧検出値を上記予定値より低い値に下げ、上記演算部の低電圧動作モードの解除に伴い、上記演算部に給電部が供給する電圧を回復した後に、上記電圧検出部の電圧検出値を回復させることを特徴とする。
【００１０】
【発明の実施の形態】
（１）実施の形態１
図１は、携帯電話機３００の構成を示す図である。携帯電話機１は、バッテリ電源ＶＢＡＴの出力を制御する電源制御部１００、ＣＰＵ２、操作キー３及び受信部４で構成される。ＣＰＵ２は、低電圧動作モードを備え、当該低電圧動作モード設定期間中は、Ｌｏｗレベルの電圧切換信号Ｓ１を上記電源制御部１００に出力する。ＣＰＵ２は、通常の電圧による動作モード時には、Ｈｉｇｈレベルの電圧切換信号Ｓ１を出力している。
【００１１】
電源制御部１００は、レギュレータ１０、制御部２０及び電圧検出部３０で構成される。以下、説明の便宜のため、レギュレータ１０、電圧検出部３０、制御回路２０の順で構成及び動作の説明を行う。
【００１２】
レギュレータ１０は、通常、初期出力が３．６Ｖのバッテリ電源ＶＢＡＴから２．０Ｖの定電圧Ｖｃｃ１を出力するが、制御部２０からのＬｏｗレベルのＲＥＧ切換信号Ｓ２の入力に応じて定電圧Ｖｃｃ１より低い定電圧Ｖｃｃ２を出力する。レギュレータ１０は、バッテリ電源ＶＢＡＴと共にＣＰＵ２への給電を行う給電部として機能する。
【００１３】
電圧検出部３０は、レギュレータ１０の出力するＶｃｃ（Ｖｃｃ１又はＶｃｃ２）の値が所定の電圧検出値（第１又は第２電圧検出値）以下になった場合にＣＰＵ２にリセット信号Ｓ４を出力する。
【００１４】
制御部２０は、ＣＰＵ２が低電圧動作モードの設定期間中に出力するＬｏｗレベルの電圧切換信号Ｓ１の入力に応じて上記電圧検出部３０の電圧検出値を第１電圧検出値から第２電圧検出値（但し、第１電圧検出値＞Ｖｃｃ２＞第２電圧検出値である。）に下げた後に、上記レギュレータ１０の出力する電位をＶｃｃ２（但し、Ｖｃｃ１＞Ｖｃｃ２である。）に下げ、更には、上記Ｌｏｗレベルの電圧切換信号Ｓ１の入力停止に伴い、上記レギュレータ１０の出力する電位をＶｃｃ１に回復した後に、上記電圧検出部３０の電圧検出値を第１電圧検出値に回復させる。
【００１５】
図２は、電源制御部１００を構成するレギュレータ１０、制御部２０、及び、電圧検出部３０の詳細な構成を示す図である。以下、説明の便宜のため、レギュレータ１０、電圧検出部３０、制御回路２０の順で構成及び動作の説明を行う。
【００１６】
レギュレータ１０は、上述するように、通常は、初期出力値が３．６Ｖのバッテリ電源ＶＢＡＴから２．０Ｖの定電圧Ｖｃｃ１を出力する。レギュレータ１０は、バッテリ電源ＶＢＡＴを、制御信号としてゲートに印加される電圧に応じて出力するＰチャンネル型ＭＯＳＦＥＴ１２、当該ＦＥＴ１２のゲートに印加する電圧を出力する比較器１１で構成される。比較器１１の正の信号入力端子には、図示しない別のレギュレータにより生成された基準電圧Ｖｒｅｆが入力されると共に、負の信号入力端子には、上記ＦＥＴ１２の出力が抵抗ｒ１，ｒ２及びｒ３により抵抗分割された信号が印加されている。スイッチＳＷ１は、通常、ＨｉｇｈレベルのＲＥＧ切換信号Ｓ２（第１切換信号）の入力に応じてオフにされている。
【００１７】
電圧検出部３０は、比較器３１により構成されており、比較器３１の正の信号入力端子には、上記レギュレータ１０の出力Ｖｃｃ１（２．０Ｖ）を抵抗ｒ４，ｒ５，ｒ６で成る抵抗分割回路で分割した値が印加されている。また、負の信号入力端子には、図示しない別のレギュレータにより生成された基準電圧Ｖｒｅｆが入力されている。スイッチＷＳ２は、通常、ＨｉｇｈレベルのＶＤＥＴ切換信号Ｓ３（第２切換信号）の入力に応じてオフにされている。
【００１８】
制御部２０は、電圧切換信号Ｓ１の入力されるインバータ２１から２つに分岐するＲＥＧ切換信号Ｓ２の生成回路Ｃ１及びＶＤＥＴ切換信号Ｓ３の生成回路Ｃ２で構成される。ＣＰＵ２の出力する電圧切換信号Ｓ１は、インバータ２１を介して上記ＲＥＧ切換信号Ｓ２の生成回路Ｃ１及びＶＤＥＴ切換信号Ｓ３の生成回路Ｃ２に入力される。ＲＥＧ切換信号Ｓ２の生成回路Ｃ１は、３つの直列に接続されたインバータ２２，２３及び２４と、インバータ２３と２インバータ４との間に設けた他端を接地したコンデンサ２４で構成される。ＶＤＥＴ切換信号Ｓ３の生成回路Ｃ２は、定電流源２７により駆動されるＣＭＯＳインバータ２６、コンデンサ２８、及び、バッファ回路２９で構成される。
【００１９】
図３は、ＣＰＵ２が上記構成の制御部２０に出力する電圧切換信号Ｓ１、ＲＥＧ切換信号Ｓ２の生成回路Ｃ１の点Ａにおける電位ＶＡ、ＲＥＧ切換信号Ｓ２、ＶＤＥＴ切換信号Ｓ３の生成回路Ｃ２の点Ｂにおける電位ＶＢ、ＶＤＥＴ切換信号Ｓ３、及び、電圧検出部３０の出力するリセット信号Ｓ４の波形の状態を示すタイムチャートである。
以下、図２及び図３を参照しつつ制御部２０の説明を続ける。
【００２０】
ＲＥＧ切換信号Ｓ２の生成回路Ｃ１のコンデンサ２４は、ＶＤＥＴ切換信号Ｓ３の生成回路Ｃ２のコンデンサ２８よりも大容量のものを採用し、電圧切換信号Ｓ１の立下りに対して、点Ａの電位ＶＡが、点Ｂの電位ＶＢよりも緩やかに減少するように設定する。当該構成を採用することにより、電圧切換信号Ｓ１の立ち下りに対して、まず、ＶＤＥＴ切換信号Ｓ３が立ち下り、時間ｔ１の後、ＲＥＧ切換信号Ｓ２が立ち下がる（図３のタイムチャートを参照）。
【００２１】
また、電圧切換信号Ｓ１の立ち上がりに対して、点Ａの電位は、立ち下がりと同じ時間で立ち上がるが、点Ｂにおいては、ＣＭＯＳインバータ２６において採用している定電流源２７の作用により緩やかに立ち上がる。当該構成を採用することにより、電圧切換信号Ｓ１の立ち上がりに対して、まず、ＲＥＧ切換信号Ｓ２が立ち上がり、時間ｔ２の後、ＶＤＥＴ切換信号Ｓ３が立ち上がる（図３のタイムチャートを参照）。
【００２２】
上記構成を採用することにより、電圧検出部３０の電圧検出値が第１電圧検出値（＝Ｖｒｅｆ×（ｒ４＋ｒ５）／ｒ５）から第２電圧検出値（＝Ｖｒｅｆ×（ｒ４＋ｒ５＋ｒ６）／（ｒ５＋ｒ６））に下がる前に、レギュレータ１０の出力する定電圧がＶｃｃ１からＶｒｅｆ１よりも低いＶｃｃ２に下がり、又は、レギュレータ１０の出力する定電圧がＶｃｃ２からＶｃｃ１に回復する前に、電圧検出部３０の電圧検出値が第２電圧検出値から第１電圧検出値に回復し、誤ってオンのリセット信号Ｓ４がＣＰＵ２に出力されることを防止することができる。
【００２３】
（２）実施の形態２
上記実施の形態１の電源制御部１００は、抵抗分割回路及び回路素子の充放電特性を利用して構成したが、実施の形態２の電源制御部１００では、ＣＰＵ２の一部機能を利用して上記電源制御部１００と同等の動作を行う電源制御部２００を提案する。
【００２４】
図４は、電源制御部２００の構成を示す図である。レギュレータ２１０は、電源制御部１００のレギュレータ１０と同様に、制御信号としてゲートに印加される電圧に応じて出力を調節するＰチャンネル型ＭＯＳＦＥＴ２１３と、当該ＦＥＴ２１３のゲートに印加する電力を出力する比較器２１２で構成される。比較器２１２の正の信号入力端子には、図示しないレギュレータにより用意される基準電圧Ｖｒｅｆが印加される。比較器２１２の負の信号入力端子には、０〜２５６のディジタル信号の入力に応じてＦＥＴ２１３の出力電圧Ｖｃｃ１＝２．０Ｖ〜０Ｖのアナログ信号を出力するＤ／Ａ変換器２１１が接続されている。通常の電圧での動作モード時には、ＣＰＵ２は、Ｄ／Ａ変換器２１１に値１２７（１０進数表示）のＲＥＧ設定信号（第１切換信号）を出力している。
【００２５】
電圧検出部２５０は、０〜２５６のディジタル信号の入力に応じてＦＥＴ２１３の出力電圧Ｖｃｃ１＝２．０Ｖ〜０Ｖのアナログ信号を出力するＤ／Ａ変換器２５１と、上記Ｄ／Ａ変換器２５１の出力するアナログ信号を正の信号入力端子に受け、負の信号入力端子に図示しないレギュレータにより生成された基準値Ｖｒｅｆの入力される比較器２５２とで構成される。比較器２５２の出力は、リセット信号Ｓ４として出力される。通常の電圧での動作モード時には、ＣＰＵ２は、Ｄ／Ａ変換器２５１に値１３０（１０進数表示）のＶＤＥＴ設定信号（第２切換信号）を出力している。
【００２６】
図５は、ＣＰＵ２の実行する処理のフローチャートである。まず、タイマーを始動させる（ステップＳ１）。この後、何のキー入力も着信も無く（ステップＳ２及びＳ３でＮＯ）、タイマーが終了した場合には（ステップＳ４でＹＥＳ）、ＶＤＥＴ切換信号の値を１３０から５０（１０進数表示）に変更して電圧検出部２５０がリセット信号Ｓ４を出力するレギュレータ２１０の出力値（電圧検出値）を下げた後に（ステップＳ５）、ＲＥＧ設定信号の値を１２７から４８に変更してレギュレータ２１０の出力値を下げる（ステップＳ６）。
【００２７】
ＣＰＵ２が、何らかのキー入力又は着信を検知した場合（ステップＳ２又はＳ３でＹＥＳ）、低電圧動作モードにあるＣＰＵ２は、まず、ＲＥＧ設定信号の値を４８から１２７に戻してレギュレータ２１０の出力を回復させて通常の動作モードに復帰した後に（ステップＳ７）、ＶＤＥＴ設定信号の値を５０から１３０（１０進数表示）に戻して電圧検出部２５０がリセット信号Ｓ４を出力するレギュレータ２１０の出力値（電圧検出値）を回復させる（ステップＳ８）。この回復処理は、実際には、ＲＥＧ設定信号の値及びＶＤＥＴ設定信号の値を変更するだけであるため、ＣＰＵ２に特に負担になることも無く、低電力動作モード時においても実行することができる。この後、ステップＳ１に戻り、再びタイマーを始動させる。
【００２８】
【発明の効果】
本発明の低電圧動作モードを備える演算部の電源制御部、及び、上記演算部への給電方法は、低電圧動作モードの設定時に、給電部の出力電圧を下げる前に電圧検出部の基準電圧を誤作動しないレベルにまで下げる。また、低電圧動作モードの解除時には、給電部の出力電圧を通常の値に回復した後に電圧検出部の基準電圧を元の値に回復させる。当該構成を採用することにより、低電圧動作モードの設定及び解除時に電圧検出部が誤作動して演算装置をリセットしてしまうことを防止することができる。
【図面の簡単な説明】
【図１】低電圧動作モードを備える演算部を用いる携帯電話機の構成を示す図である。
【図２】電源制御部の構成を示す図である。
【図３】電源制御部内の信号のタイムチャートである。
【図４】実施の形態２に係る携帯電話機の一部構成を示す図である。
【図５】実施の形態２に係る携帯電話機の演算部の実行するフローチャートである。
【図６】従来の携帯電話機の構成を示す図である。
【符号の説明】１ 携帯電話機、２ ＣＰＵ、３ 操作キー、４ 受信部、１０ レギュレータ、１１ 比較器、１２ 半導体スイッチ、２０ 制御部、３０ 電圧検出部、１００ 電源制御部、Ｃ１ ＲＥＧ切換信号生成回路、Ｃ２
ＶＤＥＴ切換信号生成回路。
【発明の属する技術分野】
本発明は、低電圧動作モードを備える演算部の電源に関する。
【０００２】
【従来の技術】
ノート型のパーソナルコンピュータや携帯電話などの携帯型情報端末では、未使用時のバッテリの消費電力を低減するため、低電圧動作モードを備えるものが知られている。
【０００３】
図６は、携帯電話機３００の内部構成を簡単に示す図である。３．６Ｖのバッテリ電源ＶＢＡＴは、レギュレータ５により２．０Ｖの定電圧Ｖｃｃに変換された後に、ＣＰＵ２に供給される。ＣＰＵ２には、操作キー３及び受信部４が接続されている。操作キー３が一定時間以上、操作されない場合、ＣＰＵ２は、消費電力の低減のため、自己の内部回路を低電圧動作状態に切り換えると共に、レギュレータ５に電圧切換信号を出力してレギュレータから出力する電力量を低減させて低電圧動作モードに入る。
【０００４】
【発明が解決しようとする課題】
携帯電話機は、通常、バッテリ電源ＶＢＡＴで駆動される。バッテリ電源ＶＢＡＴの出力が２．０Ｖ以下になると、レギュレータ５の出力も２．０Ｖ以下になる。携帯電話機には、ＣＰＵ２の誤動作を防止するため、レギュレータ５の出力が電圧検出値（例えば、１．９Ｖ）以下になった場合、ＣＰＵ２にリセット信号を継続的に出力して機能停止させる電圧検出部が設けてある。ところが、上記電圧検出部を備える携帯電話機において、ＣＰＵ２が上述した手順で低電圧動作モードに入ると、上記電圧検出部が誤作動してＣＰＵ２にリセット信号を出力して機能停止させてしまう。
【０００５】
本発明は、低電圧動作モードを備える演算部の電源であって、上記電圧検出部を備えるにも拘わらず、外部からの電圧切換信号の入力に応じて上記演算装置を誤作動させずにバッテリ電源の供給電力を増減できる電源、及び、上記演算部への給電方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の第１の定電圧動作モードを備える演算部の電源は、低電圧動作モードを備える演算部の電源であって、上記演算部に給電を行う給電部と、上記給電部が上記演算部に供給する電圧が電圧検出値以下になった場合に上記演算部にリセット信号を出力する電圧検出部と、上記演算部の定電圧動作モードの設定に伴い上記給電部の出力電圧を低減させる制御部であって、上記電圧検出部の上記電圧検出値を上記低減した電圧より低い値に下げた後に、上記給電部の出力電圧を低減し、上記低電圧動作モードの解除に伴い上記給電部の出力電圧を回復した後に、上記電圧検出部の電圧検出値を回復させる制御部を備えることを特徴とする。
【０００７】
本発明の第２の電源は、上記第１の電源であって、上記給電部は、第１切換信号の値を第１の状態から第２の状態に変更することにより上記演算部へ供給する電圧を第１電圧から当該第１電圧よりも低い第２電圧に切り換える手段を有し、上記電圧検出部は、第２切換信号の値を第３の状態から第４の状態に変更することにより上記電圧検出値を上記第１電圧よりも低い第１電圧検出値から上記第２電圧よりも低い第２電圧検出値に切り換える手段を有し、上記制御部は、上記演算部の低電圧動作モードの設定に伴い第１切換信号の値を第１の状態から第２の状態に変更した後に、第２切換信号の値を第３の状態から第４の状態に変更し、上記低電圧動作モードの解除に伴い第１切換信号の値を第１の状態に戻した後、第２切換信号の値を第３の状態に戻すことを特徴とする。
【０００８】
本発明の第３の電源は、上記第２の電源であって、上記給電部は、バッテリ電源の出力を、制御電圧に応じて通過させるトランジスタと、上記トランジスタの出力電圧の所定の割合の値と電圧検出値との差より定まる電圧を制御電圧として上記トランジスタに出力する演算増幅器と、上記制御部からの第２の状態にある第１切換信号の入力に応じて、上記演算増幅器に入力するトランジスタの出力電圧の所定の割合及び電圧検出値の少なくとも一方を変化させて、トランジスタの出力電圧を減少させる手段とで構成され、上記電圧検出部は、上記給電部の出力電圧の所定の割合の値が基準電圧以下になった場合にリセット信号を出力する比較器と、上記制御部からの第４の状態にある第２切換信号の入力に応じて、上記出力電圧の所定の割合および電圧検出値の少なくとも一方を変化させて、上記比較器がリセット信号を出力する上記給電部の出力電圧の値を下げる手段とで構成され、上記制御部は、上記演算部の低電圧動作モードの設定に伴い上記電圧検出部に第２の状態にある第１切換信号を出力した後に、上記給電部に第４の状態にある第２切換信号を出力し、上記低電圧動作モードの解除に伴い、上記給電部に第３の状態にある第２切換信号を出力した後に、上記電圧検出部に第１の状態にある第１切換信号を出力することを特徴とする低電圧動作モードを備えることを特徴とする。
【０００９】
本発明の低電圧動作モードを備える演算部への給電方法は、低電圧動作モードを備える演算部への給電方法であって、上記演算部の低電圧動作モードの設定に伴い、上記演算部に電力を供給する給電部の出力電圧を予定値に下げる前に、上記給電部の出力電圧が電圧検出値以下になった場合にリセット信号を出力する電圧検出部の上記電圧検出値を上記予定値より低い値に下げ、上記演算部の低電圧動作モードの解除に伴い、上記演算部に給電部が供給する電圧を回復した後に、上記電圧検出部の電圧検出値を回復させることを特徴とする。
【００１０】
【発明の実施の形態】
（１）実施の形態１
図１は、携帯電話機３００の構成を示す図である。携帯電話機１は、バッテリ電源ＶＢＡＴの出力を制御する電源制御部１００、ＣＰＵ２、操作キー３及び受信部４で構成される。ＣＰＵ２は、低電圧動作モードを備え、当該低電圧動作モード設定期間中は、Ｌｏｗレベルの電圧切換信号Ｓ１を上記電源制御部１００に出力する。ＣＰＵ２は、通常の電圧による動作モード時には、Ｈｉｇｈレベルの電圧切換信号Ｓ１を出力している。
【００１１】
電源制御部１００は、レギュレータ１０、制御部２０及び電圧検出部３０で構成される。以下、説明の便宜のため、レギュレータ１０、電圧検出部３０、制御回路２０の順で構成及び動作の説明を行う。
【００１２】
レギュレータ１０は、通常、初期出力が３．６Ｖのバッテリ電源ＶＢＡＴから２．０Ｖの定電圧Ｖｃｃ１を出力するが、制御部２０からのＬｏｗレベルのＲＥＧ切換信号Ｓ２の入力に応じて定電圧Ｖｃｃ１より低い定電圧Ｖｃｃ２を出力する。レギュレータ１０は、バッテリ電源ＶＢＡＴと共にＣＰＵ２への給電を行う給電部として機能する。
【００１３】
電圧検出部３０は、レギュレータ１０の出力するＶｃｃ（Ｖｃｃ１又はＶｃｃ２）の値が所定の電圧検出値（第１又は第２電圧検出値）以下になった場合にＣＰＵ２にリセット信号Ｓ４を出力する。
【００１４】
制御部２０は、ＣＰＵ２が低電圧動作モードの設定期間中に出力するＬｏｗレベルの電圧切換信号Ｓ１の入力に応じて上記電圧検出部３０の電圧検出値を第１電圧検出値から第２電圧検出値（但し、第１電圧検出値＞Ｖｃｃ２＞第２電圧検出値である。）に下げた後に、上記レギュレータ１０の出力する電位をＶｃｃ２（但し、Ｖｃｃ１＞Ｖｃｃ２である。）に下げ、更には、上記Ｌｏｗレベルの電圧切換信号Ｓ１の入力停止に伴い、上記レギュレータ１０の出力する電位をＶｃｃ１に回復した後に、上記電圧検出部３０の電圧検出値を第１電圧検出値に回復させる。
【００１５】
図２は、電源制御部１００を構成するレギュレータ１０、制御部２０、及び、電圧検出部３０の詳細な構成を示す図である。以下、説明の便宜のため、レギュレータ１０、電圧検出部３０、制御回路２０の順で構成及び動作の説明を行う。
【００１６】
レギュレータ１０は、上述するように、通常は、初期出力値が３．６Ｖのバッテリ電源ＶＢＡＴから２．０Ｖの定電圧Ｖｃｃ１を出力する。レギュレータ１０は、バッテリ電源ＶＢＡＴを、制御信号としてゲートに印加される電圧に応じて出力するＰチャンネル型ＭＯＳＦＥＴ１２、当該ＦＥＴ１２のゲートに印加する電圧を出力する比較器１１で構成される。比較器１１の正の信号入力端子には、図示しない別のレギュレータにより生成された基準電圧Ｖｒｅｆが入力されると共に、負の信号入力端子には、上記ＦＥＴ１２の出力が抵抗ｒ１，ｒ２及びｒ３により抵抗分割された信号が印加されている。スイッチＳＷ１は、通常、ＨｉｇｈレベルのＲＥＧ切換信号Ｓ２（第１切換信号）の入力に応じてオフにされている。
【００１７】
電圧検出部３０は、比較器３１により構成されており、比較器３１の正の信号入力端子には、上記レギュレータ１０の出力Ｖｃｃ１（２．０Ｖ）を抵抗ｒ４，ｒ５，ｒ６で成る抵抗分割回路で分割した値が印加されている。また、負の信号入力端子には、図示しない別のレギュレータにより生成された基準電圧Ｖｒｅｆが入力されている。スイッチＷＳ２は、通常、ＨｉｇｈレベルのＶＤＥＴ切換信号Ｓ３（第２切換信号）の入力に応じてオフにされている。
【００１８】
制御部２０は、電圧切換信号Ｓ１の入力されるインバータ２１から２つに分岐するＲＥＧ切換信号Ｓ２の生成回路Ｃ１及びＶＤＥＴ切換信号Ｓ３の生成回路Ｃ２で構成される。ＣＰＵ２の出力する電圧切換信号Ｓ１は、インバータ２１を介して上記ＲＥＧ切換信号Ｓ２の生成回路Ｃ１及びＶＤＥＴ切換信号Ｓ３の生成回路Ｃ２に入力される。ＲＥＧ切換信号Ｓ２の生成回路Ｃ１は、３つの直列に接続されたインバータ２２，２３及び２４と、インバータ２３と２インバータ４との間に設けた他端を接地したコンデンサ２４で構成される。ＶＤＥＴ切換信号Ｓ３の生成回路Ｃ２は、定電流源２７により駆動されるＣＭＯＳインバータ２６、コンデンサ２８、及び、バッファ回路２９で構成される。
【００１９】
図３は、ＣＰＵ２が上記構成の制御部２０に出力する電圧切換信号Ｓ１、ＲＥＧ切換信号Ｓ２の生成回路Ｃ１の点Ａにおける電位ＶＡ、ＲＥＧ切換信号Ｓ２、ＶＤＥＴ切換信号Ｓ３の生成回路Ｃ２の点Ｂにおける電位ＶＢ、ＶＤＥＴ切換信号Ｓ３、及び、電圧検出部３０の出力するリセット信号Ｓ４の波形の状態を示すタイムチャートである。
以下、図２及び図３を参照しつつ制御部２０の説明を続ける。
【００２０】
ＲＥＧ切換信号Ｓ２の生成回路Ｃ１のコンデンサ２４は、ＶＤＥＴ切換信号Ｓ３の生成回路Ｃ２のコンデンサ２８よりも大容量のものを採用し、電圧切換信号Ｓ１の立下りに対して、点Ａの電位ＶＡが、点Ｂの電位ＶＢよりも緩やかに減少するように設定する。当該構成を採用することにより、電圧切換信号Ｓ１の立ち下りに対して、まず、ＶＤＥＴ切換信号Ｓ３が立ち下り、時間ｔ１の後、ＲＥＧ切換信号Ｓ２が立ち下がる（図３のタイムチャートを参照）。
【００２１】
また、電圧切換信号Ｓ１の立ち上がりに対して、点Ａの電位は、立ち下がりと同じ時間で立ち上がるが、点Ｂにおいては、ＣＭＯＳインバータ２６において採用している定電流源２７の作用により緩やかに立ち上がる。当該構成を採用することにより、電圧切換信号Ｓ１の立ち上がりに対して、まず、ＲＥＧ切換信号Ｓ２が立ち上がり、時間ｔ２の後、ＶＤＥＴ切換信号Ｓ３が立ち上がる（図３のタイムチャートを参照）。
【００２２】
上記構成を採用することにより、電圧検出部３０の電圧検出値が第１電圧検出値（＝Ｖｒｅｆ×（ｒ４＋ｒ５）／ｒ５）から第２電圧検出値（＝Ｖｒｅｆ×（ｒ４＋ｒ５＋ｒ６）／（ｒ５＋ｒ６））に下がる前に、レギュレータ１０の出力する定電圧がＶｃｃ１からＶｒｅｆ１よりも低いＶｃｃ２に下がり、又は、レギュレータ１０の出力する定電圧がＶｃｃ２からＶｃｃ１に回復する前に、電圧検出部３０の電圧検出値が第２電圧検出値から第１電圧検出値に回復し、誤ってオンのリセット信号Ｓ４がＣＰＵ２に出力されることを防止することができる。
【００２３】
（２）実施の形態２
上記実施の形態１の電源制御部１００は、抵抗分割回路及び回路素子の充放電特性を利用して構成したが、実施の形態２の電源制御部１００では、ＣＰＵ２の一部機能を利用して上記電源制御部１００と同等の動作を行う電源制御部２００を提案する。
【００２４】
図４は、電源制御部２００の構成を示す図である。レギュレータ２１０は、電源制御部１００のレギュレータ１０と同様に、制御信号としてゲートに印加される電圧に応じて出力を調節するＰチャンネル型ＭＯＳＦＥＴ２１３と、当該ＦＥＴ２１３のゲートに印加する電力を出力する比較器２１２で構成される。比較器２１２の正の信号入力端子には、図示しないレギュレータにより用意される基準電圧Ｖｒｅｆが印加される。比較器２１２の負の信号入力端子には、０〜２５６のディジタル信号の入力に応じてＦＥＴ２１３の出力電圧Ｖｃｃ１＝２．０Ｖ〜０Ｖのアナログ信号を出力するＤ／Ａ変換器２１１が接続されている。通常の電圧での動作モード時には、ＣＰＵ２は、Ｄ／Ａ変換器２１１に値１２７（１０進数表示）のＲＥＧ設定信号（第１切換信号）を出力している。
【００２５】
電圧検出部２５０は、０〜２５６のディジタル信号の入力に応じてＦＥＴ２１３の出力電圧Ｖｃｃ１＝２．０Ｖ〜０Ｖのアナログ信号を出力するＤ／Ａ変換器２５１と、上記Ｄ／Ａ変換器２５１の出力するアナログ信号を正の信号入力端子に受け、負の信号入力端子に図示しないレギュレータにより生成された基準値Ｖｒｅｆの入力される比較器２５２とで構成される。比較器２５２の出力は、リセット信号Ｓ４として出力される。通常の電圧での動作モード時には、ＣＰＵ２は、Ｄ／Ａ変換器２５１に値１３０（１０進数表示）のＶＤＥＴ設定信号（第２切換信号）を出力している。
【００２６】
図５は、ＣＰＵ２の実行する処理のフローチャートである。まず、タイマーを始動させる（ステップＳ１）。この後、何のキー入力も着信も無く（ステップＳ２及びＳ３でＮＯ）、タイマーが終了した場合には（ステップＳ４でＹＥＳ）、ＶＤＥＴ切換信号の値を１３０から５０（１０進数表示）に変更して電圧検出部２５０がリセット信号Ｓ４を出力するレギュレータ２１０の出力値（電圧検出値）を下げた後に（ステップＳ５）、ＲＥＧ設定信号の値を１２７から４８に変更してレギュレータ２１０の出力値を下げる（ステップＳ６）。
【００２７】
ＣＰＵ２が、何らかのキー入力又は着信を検知した場合（ステップＳ２又はＳ３でＹＥＳ）、低電圧動作モードにあるＣＰＵ２は、まず、ＲＥＧ設定信号の値を４８から１２７に戻してレギュレータ２１０の出力を回復させて通常の動作モードに復帰した後に（ステップＳ７）、ＶＤＥＴ設定信号の値を５０から１３０（１０進数表示）に戻して電圧検出部２５０がリセット信号Ｓ４を出力するレギュレータ２１０の出力値（電圧検出値）を回復させる（ステップＳ８）。この回復処理は、実際には、ＲＥＧ設定信号の値及びＶＤＥＴ設定信号の値を変更するだけであるため、ＣＰＵ２に特に負担になることも無く、低電力動作モード時においても実行することができる。この後、ステップＳ１に戻り、再びタイマーを始動させる。
【００２８】
【発明の効果】
本発明の低電圧動作モードを備える演算部の電源制御部、及び、上記演算部への給電方法は、低電圧動作モードの設定時に、給電部の出力電圧を下げる前に電圧検出部の基準電圧を誤作動しないレベルにまで下げる。また、低電圧動作モードの解除時には、給電部の出力電圧を通常の値に回復した後に電圧検出部の基準電圧を元の値に回復させる。当該構成を採用することにより、低電圧動作モードの設定及び解除時に電圧検出部が誤作動して演算装置をリセットしてしまうことを防止することができる。
【図面の簡単な説明】
【図１】低電圧動作モードを備える演算部を用いる携帯電話機の構成を示す図である。
【図２】電源制御部の構成を示す図である。
【図３】電源制御部内の信号のタイムチャートである。
【図４】実施の形態２に係る携帯電話機の一部構成を示す図である。
【図５】実施の形態２に係る携帯電話機の演算部の実行するフローチャートである。
【図６】従来の携帯電話機の構成を示す図である。
【符号の説明】１ 携帯電話機、２ ＣＰＵ、３ 操作キー、４ 受信部、１０ レギュレータ、１１ 比較器、１２ 半導体スイッチ、２０ 制御部、３０ 電圧検出部、１００ 電源制御部、Ｃ１ ＲＥＧ切換信号生成回路、Ｃ２
ＶＤＥＴ切換信号生成回路。
Claims (4)
- 低電圧動作モードを備える演算部の電源であって、
上記演算部に給電を行う給電部と、
上記給電部が上記演算部に供給する電圧が所定の電圧検出値以下になった場合に上記演算部にリセット信号を出力する電圧検出部と、
上記演算部の定電圧動作モードの設定に伴い上記給電部の出力電圧を低減させる制御部であって、上記電圧検出部の上記第１電圧検出値を上記低減した電圧より低い値に下げた後に、上記給電部の出力電圧を低減し、上記低電圧動作モードの解除に伴い上記給電部の出力電圧を回復した後に、上記電圧検出部の電圧検出値を回復させる制御部を備えることを特徴とする低電圧動作モードを備える演算部の電源。 - 請求項１に記載の低電圧動作モードを備える演算部の電源であって、
上記給電部は、第１切換信号の値を第１の状態から第２の状態に変更することにより上記演算部へ供給する電圧を第１電圧から当該第１電圧よりも低い第２電圧に切り換える手段を有し、
上記電圧検出部は、第２切換信号の値を第３の状態から第４の状態に変更することにより上記電圧検出値を上記第１電圧よりも低い第１電圧検出値から上記第２電圧よりも低い第２電圧検出値に切り換える手段を有し、
上記制御部は、上記演算部の低電圧動作モードの設定に伴い第１切換信号の値を第１の状態から第２の状態に変更した後に、第２切換信号の値を第３の状態から第４の状態に変更し、上記低電圧動作モードの解除に伴い第１切換信号の値を第１の状態に戻した後、第２切換信号の値を第３の状態に戻す低電圧動作モードを備える演算部の電源。 - 請求項２に記載の低電圧動作モードを備える演算部の電源であって、
上記給電部は、バッテリ電源の出力を、制御電圧に応じて通過させるトランジスタと、上記トランジスタの出力電圧の所定の割合の値と電圧検出値との差より定まる電圧を制御電圧として上記トランジスタに出力する演算増幅器と、上記制御部からの第２の状態にある第１切換信号の入力に応じて、上記演算増幅器に入力するトランジスタの出力電圧の所定の割合及び電圧検出値の少なくとも一方を変化させて、トランジスタの出力電圧を減少させる手段とで構成され、
上記電圧検出部は、上記給電部の出力電圧の所定の割合の値が基準電圧以下になった場合にリセット信号を出力する比較器と、上記制御部からの第４の状態にある第２切換信号の入力に応じて、上記出力電圧の所定の割合および電圧検出値の少なくとも一方を変化させて、上記比較器がリセット信号を出力する上記給電部の出力電圧の値を下げる手段とで構成され、
上記制御部は、上記演算部の低電圧動作モードの設定に伴い上記電圧検出部に第２の状態にある第１切換信号を出力した後に、上記給電部に第４の状態にある第２切換信号を出力し、上記低電圧動作モードの解除に伴い、上記給電部に第３の状態にある第２切換信号を出力した後に、上記電圧検出部に第１の状態にある第１切換信号を出力することを特徴とする低電圧動作モードを備える演算部の電源。 - 低電圧動作モードを備える演算部への給電方法であって、
上記演算部の低電圧動作モードの設定に伴い、上記演算部に電力を供給する給電部の出力電圧を予定値に下げる前に、上記給電部の出力電圧が電圧検出値以下になった場合にリセット信号を出力する電圧検出部の上記電圧検出値を上記予定値より低い値に下げ、上記演算部の低電圧動作モードの解除に伴い、上記演算部に給電部が供給する電圧を回復した後に、上記電圧検出部の電圧検出値を回復させることを特徴とする低電圧動作モードを備える演算部への給電方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002289862A JP3738245B2 (ja) | 2002-10-02 | 2002-10-02 | 低電圧動作モードを備える演算部の電源及び上記演算部への給電制御方法 |
| US10/674,397 US7512821B2 (en) | 2002-10-02 | 2003-10-01 | Power supply system and method for supplying power to CPU providing power saving mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002289862A JP3738245B2 (ja) | 2002-10-02 | 2002-10-02 | 低電圧動作モードを備える演算部の電源及び上記演算部への給電制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004126922A true JP2004126922A (ja) | 2004-04-22 |
| JP3738245B2 JP3738245B2 (ja) | 2006-01-25 |
Family
ID=32281910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002289862A Expired - Fee Related JP3738245B2 (ja) | 2002-10-02 | 2002-10-02 | 低電圧動作モードを備える演算部の電源及び上記演算部への給電制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7512821B2 (ja) |
| JP (1) | JP3738245B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007306648A (ja) * | 2006-05-09 | 2007-11-22 | Rohm Co Ltd | 低電圧誤動作防止回路、方法ならびにそれを利用した電源回路および電子機器 |
| JP2007306646A (ja) * | 2006-05-09 | 2007-11-22 | Rohm Co Ltd | 起動回路、方法ならびにそれを用いた低電圧誤動作防止回路、電源回路および電子機器 |
| US10022897B2 (en) | 2012-11-05 | 2018-07-17 | Omron Corporation | Transfer molding method, die structure, transfer molding device, and optical member |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007035904B4 (de) * | 2007-07-31 | 2009-09-17 | Continental Automotive Gmbh | Benutzeridentifizierungsvorrichtung |
| TWI341965B (en) * | 2007-10-23 | 2011-05-11 | Richtek Technology Corp | Voltage regulator and method for generating indicator signal in voltage regulator |
| TWI470416B (zh) * | 2012-08-31 | 2015-01-21 | Wistron Corp | 電源切換系統及其方法 |
| JP6492969B2 (ja) * | 2015-05-25 | 2019-04-03 | 富士通株式会社 | 位相ロックループ回路制御装置及び位相ロックループ回路の制御方法 |
| CN108736691B (zh) * | 2017-04-24 | 2023-03-14 | 中兴通讯股份有限公司 | 一种开关电源的长时复位电路和长时复位方法 |
| CN109004922B (zh) * | 2018-06-26 | 2022-03-04 | 珠海市杰理科技股份有限公司 | 复位电路 |
| DE112019005829T5 (de) | 2018-11-21 | 2021-07-29 | Rohm Co. Ltd. | Leistungsverwaltungsschaltung und elektronische Vorrichtung |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127262A (ja) * | 1982-01-25 | 1983-07-29 | Toshiba Corp | マイクロコンピユ−タ |
| JPS6337775A (ja) | 1986-07-31 | 1988-02-18 | Miyahara Denshi Sangyo Kk | フアクシミリの画像検出方式 |
| JPH01143285A (ja) | 1987-11-28 | 1989-06-05 | Mitsubishi Electric Corp | 半導体超格子の無秩序化方法及び半導体レーザ装置 |
| US5203000A (en) * | 1988-12-09 | 1993-04-13 | Dallas Semiconductor Corp. | Power-up reset conditioned on direction of voltage change |
| JPH03158911A (ja) | 1989-11-17 | 1991-07-08 | Seiko Instr Inc | ボルテージ・レギュレーター |
| US5237698A (en) * | 1991-12-03 | 1993-08-17 | Rohm Co., Ltd. | Microcomputer |
| JP3148443B2 (ja) | 1993-02-15 | 2001-03-19 | シャープ株式会社 | 直流安定化電源装置 |
| JPH07160666A (ja) * | 1993-12-10 | 1995-06-23 | Zexel Corp | マイクロコンピュータのリセット装置 |
| JPH07170730A (ja) | 1993-12-15 | 1995-07-04 | Matsushita Electric Ind Co Ltd | 直流ー直流変換器 |
| US5481299A (en) * | 1994-05-16 | 1996-01-02 | Coffey; Lawrence G. | Power saving device for video screen |
| JPH10337007A (ja) | 1997-06-03 | 1998-12-18 | Murata Mfg Co Ltd | Ｄｃ−ｄｃコンバータ装置 |
| US6178516B1 (en) * | 1999-06-11 | 2001-01-23 | Mattel, Inc. | Electronic apparatus having a low voltage auto-reset circuit |
| US6772356B1 (en) * | 2000-04-05 | 2004-08-03 | Advanced Micro Devices, Inc. | System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor |
| JP2003330549A (ja) * | 2002-05-10 | 2003-11-21 | Hitachi Ltd | 半導体集積回路、電源回路及び情報記録媒体 |
-
2002
- 2002-10-02 JP JP2002289862A patent/JP3738245B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-01 US US10/674,397 patent/US7512821B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007306648A (ja) * | 2006-05-09 | 2007-11-22 | Rohm Co Ltd | 低電圧誤動作防止回路、方法ならびにそれを利用した電源回路および電子機器 |
| JP2007306646A (ja) * | 2006-05-09 | 2007-11-22 | Rohm Co Ltd | 起動回路、方法ならびにそれを用いた低電圧誤動作防止回路、電源回路および電子機器 |
| US7486064B2 (en) | 2006-05-09 | 2009-02-03 | Rohm Co., Ltd. | Under voltage lock out circuit and method |
| US7768247B2 (en) | 2006-05-09 | 2010-08-03 | Rohm Co., Ltd. | Under voltage lock out circuit and method |
| US7876144B2 (en) | 2006-05-09 | 2011-01-25 | Rohm Co., Ltd. | Start-up circuit and start-up method |
| US10022897B2 (en) | 2012-11-05 | 2018-07-17 | Omron Corporation | Transfer molding method, die structure, transfer molding device, and optical member |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040098632A1 (en) | 2004-05-20 |
| JP3738245B2 (ja) | 2006-01-25 |
| US7512821B2 (en) | 2009-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2076951B1 (en) | System and method for detection multiple current limits | |
| JP4720704B2 (ja) | 電源切換回路 | |
| JP2001245437A (ja) | 放電制御回路 | |
| JP3274935B2 (ja) | マイクロコンピュータ | |
| US20100004936A1 (en) | Audio output apparatus capable of suppressing pop noise | |
| JP3738245B2 (ja) | 低電圧動作モードを備える演算部の電源及び上記演算部への給電制御方法 | |
| TW201034337A (en) | Battery charging system and method | |
| KR100672989B1 (ko) | 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법 | |
| JPH10215518A (ja) | 電源監視ｉｃ及び電池パック | |
| JP2005086933A (ja) | 携帯端末 | |
| JP2003008410A (ja) | 遅延回路 | |
| JPS586964B2 (ja) | 電源制御方式 | |
| JP4316362B2 (ja) | 電源回路 | |
| JP2003271251A (ja) | ボルテージレギュレータ | |
| JP2005045873A (ja) | 電源装置 | |
| JP2001296928A (ja) | 電源回路 | |
| JP4522738B2 (ja) | パワーオンリセット装置及び電子機器 | |
| JP6795759B2 (ja) | リセット回路 | |
| JP6992125B2 (ja) | 判定装置、時計及び判定方法 | |
| EP1429442A2 (en) | Circuit for preventing unintentional power off of mobile terminal and method therefor | |
| CN112910065B (zh) | 充电电路、电气设备及充电器 | |
| KR200238177Y1 (ko) | 캠코더 배터리의 효율향상 및 수명연장을 위한 장치 | |
| JP5233503B2 (ja) | 二次電池の充電回路、その充電制御方法及びその充電回路を備えた電源回路 | |
| JP3239459B2 (ja) | 電源電圧監視回路 | |
| JP3056616B2 (ja) | 誤動作防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050711 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051031 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |