JP3274935B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP3274935B2 JP3274935B2 JP16017094A JP16017094A JP3274935B2 JP 3274935 B2 JP3274935 B2 JP 3274935B2 JP 16017094 A JP16017094 A JP 16017094A JP 16017094 A JP16017094 A JP 16017094A JP 3274935 B2 JP3274935 B2 JP 3274935B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- microcomputer
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電源の瞬断が生じるた
びにリセットされることがないマイクロコンピュータに
関するものである。
びにリセットされることがないマイクロコンピュータに
関するものである。
【０００２】
【従来の技術】近年、電池を搭載し、搭載した電池で駆
動される、ヘッドホーンステレオ又は携帯電話機等の携
帯電気機器が普及してきている。このような携帯電気機
器は、人が持ち運びながら使用するため、その使用中に
強い振動や衝撃が加わった場合には、搭載した電池と電
池接続端子との間で接触不良が生じて携帯電気機器に内
蔵しているマイクロコンピュータの電源が瞬間的に切離
される、所謂、電源の瞬断が発生する虞れがある。
動される、ヘッドホーンステレオ又は携帯電話機等の携
帯電気機器が普及してきている。このような携帯電気機
器は、人が持ち運びながら使用するため、その使用中に
強い振動や衝撃が加わった場合には、搭載した電池と電
池接続端子との間で接触不良が生じて携帯電気機器に内
蔵しているマイクロコンピュータの電源が瞬間的に切離
される、所謂、電源の瞬断が発生する虞れがある。
【０００３】図18はこのような電源の瞬断が発生した場
合のマイクロコンピュータの電源電圧の変化を示すグラ
フであり、縦軸を電源電圧とし、横軸を時間としてい
る。いま、時点ｔ0 で電源の瞬断が発生すると、その時
点からマイクロコンピュータの電源電圧が低下してい
く。そして時点ｔ1 で瞬断が解消すると、その時点ｔ1
で電源電圧は電源の瞬断が発生する前の電圧に急速に回
復することになる。そのため電源電圧がマイクロコンピ
ュータの最低動作電圧Ｖmin 以下に低下した場合にはマ
イクロコンピュータのプログラム動作が暴走する。
合のマイクロコンピュータの電源電圧の変化を示すグラ
フであり、縦軸を電源電圧とし、横軸を時間としてい
る。いま、時点ｔ0 で電源の瞬断が発生すると、その時
点からマイクロコンピュータの電源電圧が低下してい
く。そして時点ｔ1 で瞬断が解消すると、その時点ｔ1
で電源電圧は電源の瞬断が発生する前の電圧に急速に回
復することになる。そのため電源電圧がマイクロコンピ
ュータの最低動作電圧Ｖmin 以下に低下した場合にはマ
イクロコンピュータのプログラム動作が暴走する。
【０００４】そこで、通常はマイクロコンピュータの電
源回路にコンデンサと抵抗とを組合せたフィルタを接続
して、電源の瞬断が生じた場合でもマイクロコンピュー
タの電源電圧が、僅かな時間ではマイクロコンピュータ
の最低動作電圧Ｖmin 以下には低下しないようにしてい
る。しかし、フィルタの能力を超えた場合には、マイク
ロコンピュータの電源電圧は最低動作電圧以下になって
プログラム動作が暴走する場合が起こり得る。このよう
なプログラム動作の暴走を回避するために、ウオッチド
ッグタイマを内蔵して、マイクロコンピュータのプログ
ラム動作の暴走を検出するようにしている。
源回路にコンデンサと抵抗とを組合せたフィルタを接続
して、電源の瞬断が生じた場合でもマイクロコンピュー
タの電源電圧が、僅かな時間ではマイクロコンピュータ
の最低動作電圧Ｖmin 以下には低下しないようにしてい
る。しかし、フィルタの能力を超えた場合には、マイク
ロコンピュータの電源電圧は最低動作電圧以下になって
プログラム動作が暴走する場合が起こり得る。このよう
なプログラム動作の暴走を回避するために、ウオッチド
ッグタイマを内蔵して、マイクロコンピュータのプログ
ラム動作の暴走を検出するようにしている。
【０００５】また、従来のこの種のマイクロコンピュー
タは図19に示すブロック図のように構成されているもの
がある。マイクロコンピュータ１には電圧検出回路1a
と、CPU 1bと、RAM 又はROM 等の周辺モジュール1cとが
内蔵されている。マイクロコンピュータ１に設けた電源
端子1dは、電圧検出回路1aと接続されている。CPU 1b及
び周辺モジュール1cには、それらを駆動するクロックCL
K が入力されている。電圧検出回路1aが電源電圧の低下
を検出した場合は、リセット信号RST を出力するように
しており、そのリセット信号RST はCPU 1b及び周辺モジ
ュール1cのリセット端子へ入力されている。
タは図19に示すブロック図のように構成されているもの
がある。マイクロコンピュータ１には電圧検出回路1a
と、CPU 1bと、RAM 又はROM 等の周辺モジュール1cとが
内蔵されている。マイクロコンピュータ１に設けた電源
端子1dは、電圧検出回路1aと接続されている。CPU 1b及
び周辺モジュール1cには、それらを駆動するクロックCL
K が入力されている。電圧検出回路1aが電源電圧の低下
を検出した場合は、リセット信号RST を出力するように
しており、そのリセット信号RST はCPU 1b及び周辺モジ
ュール1cのリセット端子へ入力されている。
【０００６】このマイクロコンピュータ１は、電源電圧
の低下を検出するとリセット信号RST を出力して、クロ
ックCLK の供給を停止させてCPU 1b及び周辺モジュール
1cの動作を停止させるとともに、リセット信号RST によ
りCPU 1b及び周辺モジュール1cをリセットして、初期動
作状態にする。それにより電源電圧の低下によるマイク
ロコンピュータ１の誤動作を防止する。
の低下を検出するとリセット信号RST を出力して、クロ
ックCLK の供給を停止させてCPU 1b及び周辺モジュール
1cの動作を停止させるとともに、リセット信号RST によ
りCPU 1b及び周辺モジュール1cをリセットして、初期動
作状態にする。それにより電源電圧の低下によるマイク
ロコンピュータ１の誤動作を防止する。
【０００７】
【発明が解決しようとする課題】しかし乍ら、従来のマ
イクロコンピュータは、前述したように電圧検出回路が
電源電圧の低下を検出した場合には、その都度、CPU 及
び周辺モジュールのプログラム動作を停止させるととも
に、CPU 及び周辺モジュールをリセットする。そのため
電源電圧が回復したときにはCPU 及び周辺モジュールが
初期状態からプログラム動作を再度実行するという不都
合がある。
イクロコンピュータは、前述したように電圧検出回路が
電源電圧の低下を検出した場合には、その都度、CPU 及
び周辺モジュールのプログラム動作を停止させるととも
に、CPU 及び周辺モジュールをリセットする。そのため
電源電圧が回復したときにはCPU 及び周辺モジュールが
初期状態からプログラム動作を再度実行するという不都
合がある。
【０００８】本発明は斯かる問題に鑑み、マイクロコン
ピュータの電源電圧が基準電圧より低下し、短時間に回
復した場合には、プログラム動作を初期状態から再度実
行させずに、プログラム動作を一時的な中断状態になし
得るマイクロコンピュータを提供することを目的とす
る。
ピュータの電源電圧が基準電圧より低下し、短時間に回
復した場合には、プログラム動作を初期状態から再度実
行させずに、プログラム動作を一時的な中断状態になし
得るマイクロコンピュータを提供することを目的とす
る。
【０００９】
【課題を解決するための手段】第１発明に係るマイクロ
コンピュータは、第１電源に接続された第１抵抗と、第
２電源に接続された第２抵抗と、第１抵抗及び第２抵抗
を択一的に選択する選択回路と、該選択回路が選択した
抵抗が接続されるコンデンサとを備える。
コンピュータは、第１電源に接続された第１抵抗と、第
２電源に接続された第２抵抗と、第１抵抗及び第２抵抗
を択一的に選択する選択回路と、該選択回路が選択した
抵抗が接続されるコンデンサとを備える。
【００１０】第２発明に係るマイクロコンピュータは、
第２電源と接続された抵抗と、第１電源及び前記抵抗を
択一的に選択する選択回路と、該選択回路が選択した第
１電源又は抵抗が接続されるコンデンサとを備える。
第２電源と接続された抵抗と、第１電源及び前記抵抗を
択一的に選択する選択回路と、該選択回路が選択した第
１電源又は抵抗が接続されるコンデンサとを備える。
【００１１】第３発明に係るマイクロコンピュータは、
第１電源と接続された第１抵抗と、第２電源と接続され
た第２抵抗と、第２抵抗と接続されたコンデンサと、該
コンデンサを前記第１抵抗と接続する回路に介装された
開閉回路とを備える。
第１電源と接続された第１抵抗と、第２電源と接続され
た第２抵抗と、第２抵抗と接続されたコンデンサと、該
コンデンサを前記第１抵抗と接続する回路に介装された
開閉回路とを備える。
【００１２】
【作用】第１発明では、電圧検出回路が第１電源の電圧
低下を検出すると、その検出出力によりクロックの供給
が遮断される。また選択回路が第２抵抗を選択し、第２
抵抗を介して第２電源とコンデンサとが接続される。そ
して、第２抵抗とコンデンサとによる時定数でコンデン
サが放電させられ、放電が終了するとリセット信号が生
成されてプログラム動作がリセットされる。
低下を検出すると、その検出出力によりクロックの供給
が遮断される。また選択回路が第２抵抗を選択し、第２
抵抗を介して第２電源とコンデンサとが接続される。そ
して、第２抵抗とコンデンサとによる時定数でコンデン
サが放電させられ、放電が終了するとリセット信号が生
成されてプログラム動作がリセットされる。
【００１３】電圧検出回路が、第１電源の電圧が回復し
たことを検出すると、その検出出力によりクロックの供
給が開始される。また選択回路が第１抵抗を選択し、第
１抵抗を介して第１電源とコンデンサとが接続される。
そして第１抵抗とコンデンサとによる時定数でコンデン
サが充電され、充電が終了するとリセット信号が生成さ
れなくなり、プログラム動作のリセットが解除される。
これにより第１電源の瞬断が生じるたびにプログラム動
作がリセットされることがない。
たことを検出すると、その検出出力によりクロックの供
給が開始される。また選択回路が第１抵抗を選択し、第
１抵抗を介して第１電源とコンデンサとが接続される。
そして第１抵抗とコンデンサとによる時定数でコンデン
サが充電され、充電が終了するとリセット信号が生成さ
れなくなり、プログラム動作のリセットが解除される。
これにより第１電源の瞬断が生じるたびにプログラム動
作がリセットされることがない。
【００１４】第２発明では、電圧検出回路が第１電源の
電圧低下を検出すると、その検出出力によりクロックの
供給が遮断される。また選択回路が第２抵抗を選択し、
第２抵抗を介して第２電源とコンデンサとが接続され
る。そして、第２抵抗とコンデンサとによる時定数でコ
ンデンサが放電させられ、放電が終了するとリセット信
号が生成されてプログラム動作がリセットされる。
電圧低下を検出すると、その検出出力によりクロックの
供給が遮断される。また選択回路が第２抵抗を選択し、
第２抵抗を介して第２電源とコンデンサとが接続され
る。そして、第２抵抗とコンデンサとによる時定数でコ
ンデンサが放電させられ、放電が終了するとリセット信
号が生成されてプログラム動作がリセットされる。
【００１５】電圧検出回路が、第１電源の電圧が回復し
たことを検出すると、その検出出力によりクロックの供
給が開始される。また選択回路が第１電源を選択し、第
１電源とコンデンサとが接続されて、時定数を与えずコ
ンデンサが充電される。充電が終了するとリセット信号
が生成されなくなり、プログラム動作のリセットが解除
される。これにより、第１電源の瞬断が生じるたびにプ
ログラム動作がリセットされることがない。また、第１
電源の電圧が回復すると時定数を与えず直ちにリセット
信号が生成されなくなる。
たことを検出すると、その検出出力によりクロックの供
給が開始される。また選択回路が第１電源を選択し、第
１電源とコンデンサとが接続されて、時定数を与えずコ
ンデンサが充電される。充電が終了するとリセット信号
が生成されなくなり、プログラム動作のリセットが解除
される。これにより、第１電源の瞬断が生じるたびにプ
ログラム動作がリセットされることがない。また、第１
電源の電圧が回復すると時定数を与えず直ちにリセット
信号が生成されなくなる。
【００１６】第３発明では、電圧検出回路が、第１電源
の電圧低下を検出すると、その検出出力によりクロック
の供給が遮断される。また開閉回路が開路して、第１電
源とコンデンサとが切り離される。そして第２抵抗とコ
ンデンサとの時定数でコンデンサが放電させられ、放電
が終了するとリセット信号が生成され、プログラム動作
がリセットされる。
の電圧低下を検出すると、その検出出力によりクロック
の供給が遮断される。また開閉回路が開路して、第１電
源とコンデンサとが切り離される。そして第２抵抗とコ
ンデンサとの時定数でコンデンサが放電させられ、放電
が終了するとリセット信号が生成され、プログラム動作
がリセットされる。
【００１７】電圧検出回路が、第１電源の電圧が回復し
たことを検出すると、その検出出力によりクロックの供
給が開始される。また開閉回路が閉路し、第１抵抗を介
して第１電源とコンデンサとが接続される。そして第１
電源の電圧が、第１抵抗と第２抵抗とで分圧された電圧
によりコンデンサが充電される。充電が終了すると、リ
セット信号が生成されなくなり、プログラム動作のリセ
ットが解除される。これにより、第１電源の瞬断が生じ
るたびにプログラム動作がリセットされることがない。
たことを検出すると、その検出出力によりクロックの供
給が開始される。また開閉回路が閉路し、第１抵抗を介
して第１電源とコンデンサとが接続される。そして第１
電源の電圧が、第１抵抗と第２抵抗とで分圧された電圧
によりコンデンサが充電される。充電が終了すると、リ
セット信号が生成されなくなり、プログラム動作のリセ
ットが解除される。これにより、第１電源の瞬断が生じ
るたびにプログラム動作がリセットされることがない。
【００１８】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係るマイクロコンピュータの第
１実施例の構成を示すブロック図である。発振子OSC を
接続している発振子接続端子2a,2b と接続された発振回
路２から出力されるクロックは、AND 回路３の一入力端
子へ入力される。電源Ｖ D の電圧の低下を検出する電圧
検出回路４の検出出力たる電圧低下検出信号ＳDはAND
回路３の他入力端子へ入力され、また切換信号として選
択回路７へ入力される。AND 回路３から出力されるクロ
ックCLK はCPU ５及びRAM 又はROM あるいはデジタル／
アナログコンバータ等からなる周辺モジュール６へ供給
される。
述する。図１は本発明に係るマイクロコンピュータの第
１実施例の構成を示すブロック図である。発振子OSC を
接続している発振子接続端子2a,2b と接続された発振回
路２から出力されるクロックは、AND 回路３の一入力端
子へ入力される。電源Ｖ D の電圧の低下を検出する電圧
検出回路４の検出出力たる電圧低下検出信号ＳDはAND
回路３の他入力端子へ入力され、また切換信号として選
択回路７へ入力される。AND 回路３から出力されるクロ
ックCLK はCPU ５及びRAM 又はROM あるいはデジタル／
アナログコンバータ等からなる周辺モジュール６へ供給
される。
【００１９】電源ＶD の電圧は抵抗Ｒ1 を介して選択回
路７の一側端子7aへ与えられ、接地電源ＶS の電圧は抵
抗Ｒ2 を介して選択回路７の他側端子7bへ与えられる。
選択回路７が抵抗Ｒ1 又は抵抗Ｒ2 、即ち一側端子7a又
は他側端子7bを選択した電圧は、一側端子を接地してい
るコンデンサ８及びシュミット回路９へ与えられる。シ
ュミット回路９が出力するリセット信号RST はCPU ５及
び周辺モジュール６のリセット端子へ入力される。
路７の一側端子7aへ与えられ、接地電源ＶS の電圧は抵
抗Ｒ2 を介して選択回路７の他側端子7bへ与えられる。
選択回路７が抵抗Ｒ1 又は抵抗Ｒ2 、即ち一側端子7a又
は他側端子7bを選択した電圧は、一側端子を接地してい
るコンデンサ８及びシュミット回路９へ与えられる。シ
ュミット回路９が出力するリセット信号RST はCPU ５及
び周辺モジュール６のリセット端子へ入力される。
【００２０】図２は電圧検出回路４の構成の一例を示す
ブロック図である。電源ＶD と接地電源ＶS との間に
は、Ｐチャネルトランジスタ4aとＮチャネルトランジス
タ4bとの直列回路が介装され、Ｎチャネルトランジスタ
4bのゲートには電源ＶD の電圧が入力され、抵抗負荷と
して動作させるようになっている。Ｐチャネルトランジ
スタ4aのゲートはＰチャネルトランジスタ4aとＮチャネ
ルトランジスタ4bとの接続部と接続される。また、電源
ＶD と接地電源ＶS との間にはＰチャネルトランジスタ
4cとＮチャネルトランジスタ4dとの直列回路が介装さ
れ、Ｐチャネルトランジスタ4cのゲートは接地され、抵
抗負荷として動作させるようになっている。
ブロック図である。電源ＶD と接地電源ＶS との間に
は、Ｐチャネルトランジスタ4aとＮチャネルトランジス
タ4bとの直列回路が介装され、Ｎチャネルトランジスタ
4bのゲートには電源ＶD の電圧が入力され、抵抗負荷と
して動作させるようになっている。Ｐチャネルトランジ
スタ4aのゲートはＰチャネルトランジスタ4aとＮチャネ
ルトランジスタ4bとの接続部と接続される。また、電源
ＶD と接地電源ＶS との間にはＰチャネルトランジスタ
4cとＮチャネルトランジスタ4dとの直列回路が介装さ
れ、Ｐチャネルトランジスタ4cのゲートは接地され、抵
抗負荷として動作させるようになっている。
【００２１】Ｎチャネルトランジスタ4dのゲートには、
Ｐチャネルトランジスタ4aとＮチャネルトランジスタ4b
との接続部の電位が入力される。Ｐチャネルトランジス
タ4cとＮチャネルトランジスタ4dとの接続部の電位は、
インバータ4eへ入力される。インバータ4eから電圧低下
検出信号ＳD が出力される。
Ｐチャネルトランジスタ4aとＮチャネルトランジスタ4b
との接続部の電位が入力される。Ｐチャネルトランジス
タ4cとＮチャネルトランジスタ4dとの接続部の電位は、
インバータ4eへ入力される。インバータ4eから電圧低下
検出信号ＳD が出力される。
【００２２】この電圧検出回路４は、そのＰチャネルト
ランジスタ4a、Ｎチャネルトランジスタ4bの出力が、電
源ＶD の電圧−ＶtP（Ｐチャネルトランジスタ4aのしき
い値電圧Ｖth）となる。この出力がＮチャネルトランジ
スタ4dへ入力されるため、Ｎチャネルトランジスタ4dは
電源ＶD の電圧−ＶtP＞Ｖtn（Ｎチャネルトランジスタ
4dのしきい値電圧Ｖth）のときにオンし、Ｌレベルを出
力する。即ち電源ＶDの電圧＞ＶtP＋ＶtnのときＬレベ
ルを出力し、電圧低下検出信号ＳD はＨレベルとなる。
また電源ＶD の電圧が所定電圧以下に低下した場合は、
Ｎチャネルトランジスタ4dがオフして、インバータ4eか
ら出力される電圧低下検出信号ＳD はＬレベルになる。
ランジスタ4a、Ｎチャネルトランジスタ4bの出力が、電
源ＶD の電圧−ＶtP（Ｐチャネルトランジスタ4aのしき
い値電圧Ｖth）となる。この出力がＮチャネルトランジ
スタ4dへ入力されるため、Ｎチャネルトランジスタ4dは
電源ＶD の電圧−ＶtP＞Ｖtn（Ｎチャネルトランジスタ
4dのしきい値電圧Ｖth）のときにオンし、Ｌレベルを出
力する。即ち電源ＶDの電圧＞ＶtP＋ＶtnのときＬレベ
ルを出力し、電圧低下検出信号ＳD はＨレベルとなる。
また電源ＶD の電圧が所定電圧以下に低下した場合は、
Ｎチャネルトランジスタ4dがオフして、インバータ4eか
ら出力される電圧低下検出信号ＳD はＬレベルになる。
【００２３】図３は選択回路７の構成を示すブロック図
である。一側端子7aに入力された電圧は、トランスファ
ゲート7cの入力側へ入力され、他側端子7bに入力された
電圧はトランスファゲート7dの入力側へ入力される。ト
ランスファゲート7c及びトランスファゲート7dの出力側
は共通に接続され、出力側に出力された電圧はシュミッ
ト回路９ (図１参照) の入力側へ与えられる。電圧検出
回路４が出力する電圧低下検出信号ＳD は、トランスフ
ァゲート7c,7d を夫々構成しているＮチャネル，Ｐチャ
ネルトランジスタ7cN ，7dP のゲートへ入力され、また
インバータ7eを介してトランスファゲート7c,7d を夫々
構成しているＰチャネル，Ｎチャネルトランジスタ7
cP ，7dN のゲートへ入力される。
である。一側端子7aに入力された電圧は、トランスファ
ゲート7cの入力側へ入力され、他側端子7bに入力された
電圧はトランスファゲート7dの入力側へ入力される。ト
ランスファゲート7c及びトランスファゲート7dの出力側
は共通に接続され、出力側に出力された電圧はシュミッ
ト回路９ (図１参照) の入力側へ与えられる。電圧検出
回路４が出力する電圧低下検出信号ＳD は、トランスフ
ァゲート7c,7d を夫々構成しているＮチャネル，Ｐチャ
ネルトランジスタ7cN ，7dP のゲートへ入力され、また
インバータ7eを介してトランスファゲート7c,7d を夫々
構成しているＰチャネル，Ｎチャネルトランジスタ7
cP ，7dN のゲートへ入力される。
【００２４】この選択回路７は電圧検出回路４からＨレ
ベルの電圧低下検出信号ＳD が入力された場合には、ト
ランスファゲート7cがオンし、一側端子7aに入力された
電圧を選択して出力する。またＬレベルの電圧低下検出
信号ＳD が入力された場合には、トランスファゲート7d
がオンし、他側端子7bに入力された電圧を選択して出力
する。
ベルの電圧低下検出信号ＳD が入力された場合には、ト
ランスファゲート7cがオンし、一側端子7aに入力された
電圧を選択して出力する。またＬレベルの電圧低下検出
信号ＳD が入力された場合には、トランスファゲート7d
がオンし、他側端子7bに入力された電圧を選択して出力
する。
【００２５】次にこのように構成したマイクロコンピュ
ータの動作を電源電圧の変化を示す図４とともに説明す
る。いま、マイクロコンピュータに電源ＶD の電圧が供
給されると発振回路２が発振動作を開始し、発振回路２
からクロックを出力してAND回路３の一入力端子へ入力
する。そして電源ＶD の電圧が所定電圧以上にある場合
は、電圧検出回路４からＨレベルの電圧低下検出信号Ｓ
D が出力される。それによりAND 回路３の論理が成立し
てAND 回路３からクロックCLK が出力されてCPU ５及び
周辺モジュール６へ供給されて、それらを駆動する。
ータの動作を電源電圧の変化を示す図４とともに説明す
る。いま、マイクロコンピュータに電源ＶD の電圧が供
給されると発振回路２が発振動作を開始し、発振回路２
からクロックを出力してAND回路３の一入力端子へ入力
する。そして電源ＶD の電圧が所定電圧以上にある場合
は、電圧検出回路４からＨレベルの電圧低下検出信号Ｓ
D が出力される。それによりAND 回路３の論理が成立し
てAND 回路３からクロックCLK が出力されてCPU ５及び
周辺モジュール６へ供給されて、それらを駆動する。
【００２６】また選択回路７は、Ｈレベルの電圧低下検
出信号ＳD により抵抗Ｒ1 が接続された一側端子7aの電
圧を選択して、コンデンサ８は抵抗Ｒ1 を介して電源Ｖ
D の電圧により充電され、コンデンサの電圧ＶC がシュ
ミット回路９へ入力されて、シュミット回路９からイン
アクティブ状態のＨレベルのリセット信号RST が出力さ
れる。そしてこのリセット信号RST はCPU ５及び周辺モ
ジュール６のリセット端子へ入力され、CPU ５及び周辺
モジュール６のリセットを解除した状態となり、所定の
プログラム動作をする。
出信号ＳD により抵抗Ｒ1 が接続された一側端子7aの電
圧を選択して、コンデンサ８は抵抗Ｒ1 を介して電源Ｖ
D の電圧により充電され、コンデンサの電圧ＶC がシュ
ミット回路９へ入力されて、シュミット回路９からイン
アクティブ状態のＨレベルのリセット信号RST が出力さ
れる。そしてこのリセット信号RST はCPU ５及び周辺モ
ジュール６のリセット端子へ入力され、CPU ５及び周辺
モジュール６のリセットを解除した状態となり、所定の
プログラム動作をする。
【００２７】ところで、携帯用電気機器の使用中におけ
る振動、衝撃等によりマイクロコンピュータの電源が瞬
断し、図４(a) に示すように期間ｔ1 では電源ＶD の電
圧ＶA が低下して、基準電圧ＶB 以下になると、電圧検
出回路４が出力する電圧低下検出信号ＳD はＨレベルか
らＬレベルに反転する。それによりAND 回路３の論理が
不成立になってAND 回路３からCPU ５及び周辺モジュー
ル６へのクロックCLKの供給が図４(c) に示す如く停止
し、CPU ５及び周辺モジュール６の動作が停止する。
る振動、衝撃等によりマイクロコンピュータの電源が瞬
断し、図４(a) に示すように期間ｔ1 では電源ＶD の電
圧ＶA が低下して、基準電圧ＶB 以下になると、電圧検
出回路４が出力する電圧低下検出信号ＳD はＨレベルか
らＬレベルに反転する。それによりAND 回路３の論理が
不成立になってAND 回路３からCPU ５及び周辺モジュー
ル６へのクロックCLKの供給が図４(c) に示す如く停止
し、CPU ５及び周辺モジュール６の動作が停止する。
【００２８】また選択回路７は、電圧低下検出信号ＳD
がＬレベルに反転したことにより抵抗Ｒ2 が接続された
他側端子7bの電圧を選択する。それによりコンデンサ８
が抵抗Ｒ2 を介して放電し、コンデンサ８の端子電圧Ｖ
C が低下し始めるが、抵抗Ｒ2 とコンデンサ８とからな
る遅延回路により、抵抗Ｒ2 とコンデンサ８との積で定
まる遅延時間ｔd が経過した後に放電が終了して、シュ
ミット回路９の入力側がＬレベルになり、シュミット回
路９からアクティブな状態のＬレベルのリセット信号RS
T を出力する。
がＬレベルに反転したことにより抵抗Ｒ2 が接続された
他側端子7bの電圧を選択する。それによりコンデンサ８
が抵抗Ｒ2 を介して放電し、コンデンサ８の端子電圧Ｖ
C が低下し始めるが、抵抗Ｒ2 とコンデンサ８とからな
る遅延回路により、抵抗Ｒ2 とコンデンサ８との積で定
まる遅延時間ｔd が経過した後に放電が終了して、シュ
ミット回路９の入力側がＬレベルになり、シュミット回
路９からアクティブな状態のＬレベルのリセット信号RS
T を出力する。
【００２９】しかし、期間ｔ1 は遅延時間ｔd より短い
場合は、コンデンサ８の端子電圧ＶC は図４(b) に示す
ようにシュミット回路９のＨ側（正側）のしきい値電圧
より高い値であり、リセット信号RST はＨレベルを保持
していて、CPU ５及び周辺モジュール６がリセットされ
ることがなく、電源ＶD の電圧ＶA は回復してクロック
CLK の供給を再開する。そして図４(a) に示すように電
源ＶD の電圧ＶA が基準電圧ＶB 以上にある場合には、
図４(c) に示すようにクロックCLK をCPU ５及び周辺モ
ジュール６へ供給し、基準電圧ＶB 以下になると、クロ
ックCLK の供給を停止することになる。
場合は、コンデンサ８の端子電圧ＶC は図４(b) に示す
ようにシュミット回路９のＨ側（正側）のしきい値電圧
より高い値であり、リセット信号RST はＨレベルを保持
していて、CPU ５及び周辺モジュール６がリセットされ
ることがなく、電源ＶD の電圧ＶA は回復してクロック
CLK の供給を再開する。そして図４(a) に示すように電
源ＶD の電圧ＶA が基準電圧ＶB 以上にある場合には、
図４(c) に示すようにクロックCLK をCPU ５及び周辺モ
ジュール６へ供給し、基準電圧ＶB 以下になると、クロ
ックCLK の供給を停止することになる。
【００３０】一般にマイクロコンピュータは電源ＶD の
電圧変動に対して図５に示すような特性を有する。電源
ＶD の電圧ＶA が低下すると動作周波数が低下してCPU
５及び周辺モジュール６の動作速度が遅くなるが、発振
回路２からは水晶発振子又はセラミック発振子による一
定周波数のクロックCLK が供給される。例えばマイクロ
コンピュータが８MHz のクロックCLK で動作している場
合、電源ＶD の電圧ＶA が３Ｖ以下に低下すると、マイ
クロコンピュータの動作限界を越えて、誤動作し、また
はプログラム動作が暴走する。
電圧変動に対して図５に示すような特性を有する。電源
ＶD の電圧ＶA が低下すると動作周波数が低下してCPU
５及び周辺モジュール６の動作速度が遅くなるが、発振
回路２からは水晶発振子又はセラミック発振子による一
定周波数のクロックCLK が供給される。例えばマイクロ
コンピュータが８MHz のクロックCLK で動作している場
合、電源ＶD の電圧ＶA が３Ｖ以下に低下すると、マイ
クロコンピュータの動作限界を越えて、誤動作し、また
はプログラム動作が暴走する。
【００３１】したがって、図５に示すような特性のマイ
クロコンピュータを８MHz のクロックで動作させ、電源
ＶD の電圧ＶA を例えば５Ｖで使用する場合、基準電圧
ＶBを３Ｖ以上、５Ｖ以下の中間値、例えば 3.5Ｖに定
めると、電源ＶD が瞬断し、電源ＶD の電圧ＶA が 3.5
Ｖ以下にあったとき、電圧検出回路４から電圧低下検出
信号ＳD が出力されてクロックCLK の供給を停止する。
クロックCLK の供給停止は、動作周波数が０Hzとなるた
め、マイクロコンピュータにとって最もマージンが高い
動作領域となり、電源ＶD の電圧ＶA が例えば２Ｖ程度
まで低下しても誤動作又はプログラム動作が暴走するこ
とがない。そして、電源ＶD の電圧が再び 3.5Ｖ以上に
なり、電圧検出回路４の電圧低下検出信号ＳD がＨレベ
ルになると、クロックCLK の供給が再開されて、マイク
ロコンピュータは動作を開始する。このように電源の瞬
断時間が短い場合は、マイクロコンピュータのクロック
CLK の供給を一時停止させて、誤動作又はプログラム動
作の暴走を防止する。
クロコンピュータを８MHz のクロックで動作させ、電源
ＶD の電圧ＶA を例えば５Ｖで使用する場合、基準電圧
ＶBを３Ｖ以上、５Ｖ以下の中間値、例えば 3.5Ｖに定
めると、電源ＶD が瞬断し、電源ＶD の電圧ＶA が 3.5
Ｖ以下にあったとき、電圧検出回路４から電圧低下検出
信号ＳD が出力されてクロックCLK の供給を停止する。
クロックCLK の供給停止は、動作周波数が０Hzとなるた
め、マイクロコンピュータにとって最もマージンが高い
動作領域となり、電源ＶD の電圧ＶA が例えば２Ｖ程度
まで低下しても誤動作又はプログラム動作が暴走するこ
とがない。そして、電源ＶD の電圧が再び 3.5Ｖ以上に
なり、電圧検出回路４の電圧低下検出信号ＳD がＨレベ
ルになると、クロックCLK の供給が再開されて、マイク
ロコンピュータは動作を開始する。このように電源の瞬
断時間が短い場合は、マイクロコンピュータのクロック
CLK の供給を一時停止させて、誤動作又はプログラム動
作の暴走を防止する。
【００３２】次に電源ＶD が瞬断している間が遅延時間
ｔd より長い場合について図４を用いて説明する。図４
(a) に示すように期間ｔ2 で電源ＶD が瞬断した場合、
期間ｔ1 の場合と同様に、電源ＶD の電圧ＶA が基準電
圧ＶB 以下になると電圧検出回路４からＬレベルの電圧
低下検出信号ＳD を出力して、AND 回路３からのクロッ
クCLK の供給を停止する。また選択回路７により他側端
子7bの電圧が選択されてコンデンサ８の端子電圧ＶC が
低下し始めて、シュミット回路９の入力側はＬレベルに
近づくことになる。ここで、電源ＶD の電圧ＶA が基準
電圧ＶB 以下に低下している時間が、遅延時間ｔd 以上
になると、遅延時間ｔd が経過したときにシュミット回
路９の入力側がＬレベルになって、シュミット回路９か
らＬレベルのリセット信号RST を出力する。これによ
り、電源ＶD の瞬断が生じている時間が長い場合は、ク
ロックCLK の供給を停止させ、その後CPU ５及び周辺モ
ジュール６をリセットしてプログラム動作の暴走を防止
する。
ｔd より長い場合について図４を用いて説明する。図４
(a) に示すように期間ｔ2 で電源ＶD が瞬断した場合、
期間ｔ1 の場合と同様に、電源ＶD の電圧ＶA が基準電
圧ＶB 以下になると電圧検出回路４からＬレベルの電圧
低下検出信号ＳD を出力して、AND 回路３からのクロッ
クCLK の供給を停止する。また選択回路７により他側端
子7bの電圧が選択されてコンデンサ８の端子電圧ＶC が
低下し始めて、シュミット回路９の入力側はＬレベルに
近づくことになる。ここで、電源ＶD の電圧ＶA が基準
電圧ＶB 以下に低下している時間が、遅延時間ｔd 以上
になると、遅延時間ｔd が経過したときにシュミット回
路９の入力側がＬレベルになって、シュミット回路９か
らＬレベルのリセット信号RST を出力する。これによ
り、電源ＶD の瞬断が生じている時間が長い場合は、ク
ロックCLK の供給を停止させ、その後CPU ５及び周辺モ
ジュール６をリセットしてプログラム動作の暴走を防止
する。
【００３３】その後、電源ＶD の瞬断が解消し、電源Ｖ
D の電圧が基準電圧ＶB 以上に回復すると、電圧低下検
出信号ＳD がＨレベルに反転し、その時点よりAND 回路
３からのクロックCLK の供給を再開する。また電圧低下
検出信号ＳD がＨレベルになったことにより選択回路７
により一側端子7aの電圧を選択して、抵抗Ｒ1 を介して
電源ＶD の電圧によりコンデンサ８を充電して、抵抗Ｒ
1 とコンデンサ８との積による遅延時間ｔP が経過した
後に、シュミット回路９が出力するリセット信号RST が
Ｈレベルになって、CPU ５及び周辺モジュール６のリセ
ットを解除し、マイクロコンピュータは再びプログラム
動作を開始する。
D の電圧が基準電圧ＶB 以上に回復すると、電圧低下検
出信号ＳD がＨレベルに反転し、その時点よりAND 回路
３からのクロックCLK の供給を再開する。また電圧低下
検出信号ＳD がＨレベルになったことにより選択回路７
により一側端子7aの電圧を選択して、抵抗Ｒ1 を介して
電源ＶD の電圧によりコンデンサ８を充電して、抵抗Ｒ
1 とコンデンサ８との積による遅延時間ｔP が経過した
後に、シュミット回路９が出力するリセット信号RST が
Ｈレベルになって、CPU ５及び周辺モジュール６のリセ
ットを解除し、マイクロコンピュータは再びプログラム
動作を開始する。
【００３４】ここで、抵抗Ｒ1 は必ず用いる必要はない
が、抵抗Ｒ1 を用いた場合は、電圧低下検出信号ＳD が
Ｈレベルに反転した時点からリセット信号RST がＨレベ
ルに反転するまでの時間を選定することができる。それ
により、マイクロコンピュータのリセットを解除する時
点を選定できる。
が、抵抗Ｒ1 を用いた場合は、電圧低下検出信号ＳD が
Ｈレベルに反転した時点からリセット信号RST がＨレベ
ルに反転するまでの時間を選定することができる。それ
により、マイクロコンピュータのリセットを解除する時
点を選定できる。
【００３５】次に電源ＶD の投入時の動作を説明する。
電源ＶD の投入時には、コンデンサ８は充電されていな
いため、シュミット回路９の入力側の電圧は０Ｖ (Ｌレ
ベル) となっている。また電圧検出回路４が出力する電
圧低下検出信号ＳD はＬレベルであり、選択回路７によ
り他側端子7bの電圧が選択される。そのためリセット信
号RST はＬレベルのアクティブの状態でマイクロコンピ
ュータはリセットされる。そして電源ＶD の電圧が上昇
し、基準電圧ＶB 以上になると電圧低下検出信号ＳD は
Ｈレベルとなり、AND 回路３からクロックCLK を出力し
て、CPU ５及び周辺モジュール６へ供給する。
電源ＶD の投入時には、コンデンサ８は充電されていな
いため、シュミット回路９の入力側の電圧は０Ｖ (Ｌレ
ベル) となっている。また電圧検出回路４が出力する電
圧低下検出信号ＳD はＬレベルであり、選択回路７によ
り他側端子7bの電圧が選択される。そのためリセット信
号RST はＬレベルのアクティブの状態でマイクロコンピ
ュータはリセットされる。そして電源ＶD の電圧が上昇
し、基準電圧ＶB 以上になると電圧低下検出信号ＳD は
Ｈレベルとなり、AND 回路３からクロックCLK を出力し
て、CPU ５及び周辺モジュール６へ供給する。
【００３６】その後、抵抗Ｒ1 とコンデンサ８との積に
よる遅延時間ｔP が経過したときに、コンデンサ８の充
電が完了して、その端子電圧ＶC がＨレベルになってリ
セット信号RST がＨレベルに反転し、マイクロコンピュ
ータのリセットが解除されて、マイクロコンピュータは
プログラム動作を開始する。
よる遅延時間ｔP が経過したときに、コンデンサ８の充
電が完了して、その端子電圧ＶC がＨレベルになってリ
セット信号RST がＨレベルに反転し、マイクロコンピュ
ータのリセットが解除されて、マイクロコンピュータは
プログラム動作を開始する。
【００３７】このようにして電源投入時には、自動的に
マイクロコンピュータをリセットさせる。またマイクロ
コンピュータのプログラム動作中に電源が瞬断したとき
はクロックの供給を中止して、マイクロコンピュータの
動作を停止させ、その誤動作を防止する。更に瞬断時間
が長く継続して周辺モジュールにおける記憶内容が消失
する虞れがある場合は、マイクロコンピュータをリセッ
トして、初期動作状態から、マイクロコンピュータのプ
ログラム動作を再開することができる。
マイクロコンピュータをリセットさせる。またマイクロ
コンピュータのプログラム動作中に電源が瞬断したとき
はクロックの供給を中止して、マイクロコンピュータの
動作を停止させ、その誤動作を防止する。更に瞬断時間
が長く継続して周辺モジュールにおける記憶内容が消失
する虞れがある場合は、マイクロコンピュータをリセッ
トして、初期動作状態から、マイクロコンピュータのプ
ログラム動作を再開することができる。
【００３８】図６は本発明に係るマイクロコンピュータ
の第２実施例の構成を示すブロック図である。選択回路
７とシュミット回路９との接続中間点を、マイクロコン
ピュータの外部に設けたコンデンサ接続端子10と接続し
ている。コンデンサ接続端子10と接地電源ＶS との間に
コンデンサ８を介装させている。それ以外の構成は、図
１に示すマイクロコンピュータと同様となっており、同
一構成部分には同一符号を付している。
の第２実施例の構成を示すブロック図である。選択回路
７とシュミット回路９との接続中間点を、マイクロコン
ピュータの外部に設けたコンデンサ接続端子10と接続し
ている。コンデンサ接続端子10と接地電源ＶS との間に
コンデンサ８を介装させている。それ以外の構成は、図
１に示すマイクロコンピュータと同様となっており、同
一構成部分には同一符号を付している。
【００３９】このマイクロコンピュータは図１に示した
マイクロコンピュータと同様の動作をする。そして、こ
のようにコンデンサ接続端子10を設けた場合にはマイク
ロコンピュータの使用者がマイクロコンピュータを組込
む回路の電源フィルタの特性等に適合するように前述し
た遅延時間ｔd ，ｔP を選定して、選定した容量のコン
デンサをコンデンサ接続端子10に接続することができ
る。
マイクロコンピュータと同様の動作をする。そして、こ
のようにコンデンサ接続端子10を設けた場合にはマイク
ロコンピュータの使用者がマイクロコンピュータを組込
む回路の電源フィルタの特性等に適合するように前述し
た遅延時間ｔd ，ｔP を選定して、選定した容量のコン
デンサをコンデンサ接続端子10に接続することができ
る。
【００４０】この遅延時間ｔd ，ｔP を選定する考え方
を図７により説明する。マイクロコンピュータを組込む
回路の電源回路特性、即ち、電源が瞬断した場合に、マ
イクロコンピュータに供給される電圧の低下特性が例え
ば図７に示すような特性である場合、通常、電源の電圧
が５Ｖを中心にして４〜６Ｖの電圧範囲でマイクロコン
ピュータが使用されているとすると、電圧検出回路４は
４Ｖ以下でマイクロコンピュータが問題なく動作する電
圧以上の値、即ち基準電圧ＶB を3.5Ｖにする。そして
クロックCLK の供給を停止している状態から、マイクロ
コンピュータの動作が問題なく復帰できる最適動作電圧
ＶMIN を２Ｖとし、マイクロコンピュータを組込んだ回
路の電源が、基準電圧ＶB から最低動作電圧ＶMINまで
降下するまでの時間がｔF 秒である場合は、マイクロコ
ンピュータの使用者は遅延時間ｔd がｔF 秒以下になる
様に抵抗Ｒ2 に対するコンデンサ８の容量を選定すれば
よい。
を図７により説明する。マイクロコンピュータを組込む
回路の電源回路特性、即ち、電源が瞬断した場合に、マ
イクロコンピュータに供給される電圧の低下特性が例え
ば図７に示すような特性である場合、通常、電源の電圧
が５Ｖを中心にして４〜６Ｖの電圧範囲でマイクロコン
ピュータが使用されているとすると、電圧検出回路４は
４Ｖ以下でマイクロコンピュータが問題なく動作する電
圧以上の値、即ち基準電圧ＶB を3.5Ｖにする。そして
クロックCLK の供給を停止している状態から、マイクロ
コンピュータの動作が問題なく復帰できる最適動作電圧
ＶMIN を２Ｖとし、マイクロコンピュータを組込んだ回
路の電源が、基準電圧ＶB から最低動作電圧ＶMINまで
降下するまでの時間がｔF 秒である場合は、マイクロコ
ンピュータの使用者は遅延時間ｔd がｔF 秒以下になる
様に抵抗Ｒ2 に対するコンデンサ８の容量を選定すれば
よい。
【００４１】これにより、マイクロコンピュータを組込
む回路の電源の電圧低下特性が異なる場合でも、夫々の
回路に応じた遅延時間を得ることができる。図８は本発
明に係るマイクロコンピュータの第３実施例の構成を示
すブロック図である。抵抗Ｒ1 とシュミット回路９とを
接続する回路途中にトランスファゲートからなる開閉回
路11が介装される。開閉回路11とシュミット回路９との
接続中間点は抵抗Ｒ2 と接続され、コンデンサ８を介し
て接地電源ＶS と接続される。それ以外の構成は図１に
示すマイクロコンピュータと同様であり、同一構成部分
は同一符号を付している。
む回路の電源の電圧低下特性が異なる場合でも、夫々の
回路に応じた遅延時間を得ることができる。図８は本発
明に係るマイクロコンピュータの第３実施例の構成を示
すブロック図である。抵抗Ｒ1 とシュミット回路９とを
接続する回路途中にトランスファゲートからなる開閉回
路11が介装される。開閉回路11とシュミット回路９との
接続中間点は抵抗Ｒ2 と接続され、コンデンサ８を介し
て接地電源ＶS と接続される。それ以外の構成は図１に
示すマイクロコンピュータと同様であり、同一構成部分
は同一符号を付している。
【００４２】次にこのマイクロコンピュータの動作を、
電源が瞬断したときのマイクロコンピュータの電源電圧
の変化を示す図９とともに説明する。ここではマイクロ
コンピュータを使用している回路の電源電圧特性が、電
源ＶD の瞬断でその電圧ＶAが急速に低下する場合につ
いて説明する。
電源が瞬断したときのマイクロコンピュータの電源電圧
の変化を示す図９とともに説明する。ここではマイクロ
コンピュータを使用している回路の電源電圧特性が、電
源ＶD の瞬断でその電圧ＶAが急速に低下する場合につ
いて説明する。
【００４３】図９に示すように電源ＶD の電圧ＶA が急
速に低下して基準電圧ＶB 以下になって、CPU ５及び周
辺モジュール６へクロックCLK の供給が停止された後、
更にマイクロコンピュータの最低動作電圧ＶLIM 以下に
なった状態が所定時間続いた場合には、電源ＶD の電圧
ＶA が回復してもマイクロコンピュータは正常な動作に
復帰できなくなる。そこで、電源ＶD の電圧ＶA が基準
電圧ＶB より低下すると、電圧検出回路４からＬレベル
の電圧低下検出信号ＶD が出力されて開閉回路11が開路
される。
速に低下して基準電圧ＶB 以下になって、CPU ５及び周
辺モジュール６へクロックCLK の供給が停止された後、
更にマイクロコンピュータの最低動作電圧ＶLIM 以下に
なった状態が所定時間続いた場合には、電源ＶD の電圧
ＶA が回復してもマイクロコンピュータは正常な動作に
復帰できなくなる。そこで、電源ＶD の電圧ＶA が基準
電圧ＶB より低下すると、電圧検出回路４からＬレベル
の電圧低下検出信号ＶD が出力されて開閉回路11が開路
される。
【００４４】そうするとコンデンサ８が抵抗Ｒ2 を介し
て放電し、所定の遅延時間が経過して放電が終了すると
シュミット回路９の入力側がＬレベルになってシュミッ
ト回路９からＬレベルのリセット信号RST が出力されて
CPU ５及び周辺モジュール６がリセットされる。その
後、電源ＶD の瞬断が解消し電圧低下検出信号ＳD がＨ
レベルになると開閉回路11が閉路される。それにより電
源ＶD の電圧ＶA が抵抗Ｒ1 と抵抗Ｒ2 とにより分圧し
た電圧でコンデンサ８が充電されてシュミット回路９の
入力側がＨレベルになり、Ｈレベルのリセット信号RST
が出力されて、CPU ５及び周辺モジュール６のリセット
が解除される。なお、開閉回路11を閉路したときのコン
デンサ８の端子電圧ＶC は、 ＶC ＝ＶA ×Ｒ2 ／（Ｒ1 ＋Ｒ2 ） …(1) となる。
て放電し、所定の遅延時間が経過して放電が終了すると
シュミット回路９の入力側がＬレベルになってシュミッ
ト回路９からＬレベルのリセット信号RST が出力されて
CPU ５及び周辺モジュール６がリセットされる。その
後、電源ＶD の瞬断が解消し電圧低下検出信号ＳD がＨ
レベルになると開閉回路11が閉路される。それにより電
源ＶD の電圧ＶA が抵抗Ｒ1 と抵抗Ｒ2 とにより分圧し
た電圧でコンデンサ８が充電されてシュミット回路９の
入力側がＨレベルになり、Ｈレベルのリセット信号RST
が出力されて、CPU ５及び周辺モジュール６のリセット
が解除される。なお、開閉回路11を閉路したときのコン
デンサ８の端子電圧ＶC は、 ＶC ＝ＶA ×Ｒ2 ／（Ｒ1 ＋Ｒ2 ） …(1) となる。
【００４５】このように、抵抗Ｒ2 とシュミット回路９
とを接続する回路途中には、図１に示したようにトラン
スファゲートからなる選択回路を介装させずに、抵抗Ｒ
2 のみを介してコンデンサ８が放電する。しかし、図１
に示すマイクロコンピュータでは、電源電圧が急速に低
下した場合には、コンデンサ８を放電させるトランスフ
ァゲートのオン抵抗が急速に高くなるためコンデンサ８
が放電し難くなり、シュミット回路９の入力側の電位が
Ｌレベルになり難くなる虞れがあるが、コンデンサ８の
放電回路にトランスファゲートを介装していなければ、
電源電圧が急速に低下しても、シュミット回路９の入力
側の電位が確実にＬレベルになり、CPU５及び周辺モジ
ュール６を確実にリセットできる。
とを接続する回路途中には、図１に示したようにトラン
スファゲートからなる選択回路を介装させずに、抵抗Ｒ
2 のみを介してコンデンサ８が放電する。しかし、図１
に示すマイクロコンピュータでは、電源電圧が急速に低
下した場合には、コンデンサ８を放電させるトランスフ
ァゲートのオン抵抗が急速に高くなるためコンデンサ８
が放電し難くなり、シュミット回路９の入力側の電位が
Ｌレベルになり難くなる虞れがあるが、コンデンサ８の
放電回路にトランスファゲートを介装していなければ、
電源電圧が急速に低下しても、シュミット回路９の入力
側の電位が確実にＬレベルになり、CPU５及び周辺モジ
ュール６を確実にリセットできる。
【００４６】図10は本発明に係るマイクロコンピュータ
の第４実施例の構成を示すブロック図である。シュミッ
ト回路９が出力するリセット信号RST はAND 回路12の一
入力端子へ入力される。マイクロコンピュータには外部
からリセット信号が入力されるリセット端子13が設けら
れており、リセット信号13に入力されたリセット信号は
AND 回路12の他入力端子へ入力される。AND 回路12から
出力されるリセット信号RST はCPU ５及び周辺モジュー
ル６のリセット端子へ入力される。それ以外の構成は図
１に示したマイクロコンピュータと同様となっており、
同一構成部分には同一符号を付している。
の第４実施例の構成を示すブロック図である。シュミッ
ト回路９が出力するリセット信号RST はAND 回路12の一
入力端子へ入力される。マイクロコンピュータには外部
からリセット信号が入力されるリセット端子13が設けら
れており、リセット信号13に入力されたリセット信号は
AND 回路12の他入力端子へ入力される。AND 回路12から
出力されるリセット信号RST はCPU ５及び周辺モジュー
ル６のリセット端子へ入力される。それ以外の構成は図
１に示したマイクロコンピュータと同様となっており、
同一構成部分には同一符号を付している。
【００４７】次にこのマイクロコンピュータの動作を説
明する。このマイクロコンピュータは図１に示すマイク
ロコンピュータと同様に動作する。しかし、リセット端
子13を設けているので、このマイクロコンピュータを組
込んだ回路において、例えばリセットボタンを操作した
ときのリセット信号をリセット端子13へ入力することが
でき、リセット操作によりＬレベルのリセット信号をリ
セット端子13へ入力すると、AND 回路12からＬレベルの
リセット信号が出力されて、CPU ５及び周辺モジュール
６をリセットできる。
明する。このマイクロコンピュータは図１に示すマイク
ロコンピュータと同様に動作する。しかし、リセット端
子13を設けているので、このマイクロコンピュータを組
込んだ回路において、例えばリセットボタンを操作した
ときのリセット信号をリセット端子13へ入力することが
でき、リセット操作によりＬレベルのリセット信号をリ
セット端子13へ入力すると、AND 回路12からＬレベルの
リセット信号が出力されて、CPU ５及び周辺モジュール
６をリセットできる。
【００４８】図11は本発明に係るマイクロコンピュータ
の第５実施例の構成を示すブロック図である。電圧低下
検出機能をイネーブル、ディセーブルにするための選択
端子14を設けている。電圧検出回路４が出力する電圧低
下検出信号ＳD はOR回路15の一入力端子へ入力され、そ
の他入力端子には選択端子14からの信号が入力される。
OR回路15の出力信号はAND 回路３の他入力端子へ入力さ
れ、切換信号として選択回路７へ入力される。それ以外
の構成は図１に示したマイクロコンピュータと同様であ
り、同一構成部分には同一符号を付している。
の第５実施例の構成を示すブロック図である。電圧低下
検出機能をイネーブル、ディセーブルにするための選択
端子14を設けている。電圧検出回路４が出力する電圧低
下検出信号ＳD はOR回路15の一入力端子へ入力され、そ
の他入力端子には選択端子14からの信号が入力される。
OR回路15の出力信号はAND 回路３の他入力端子へ入力さ
れ、切換信号として選択回路７へ入力される。それ以外
の構成は図１に示したマイクロコンピュータと同様であ
り、同一構成部分には同一符号を付している。
【００４９】次にこのマイクロコンピュータの動作を説
明する。このマイクロコンピュータは図１に示すマイク
ロコンピュータと同様に動作する。そして、選択端子14
へＨレベルの信号を入力した場合には、その信号がOR回
路15を介してAND 回路３及び選択回路７へ入力されて、
AND 回路３からのクロックCLK の供給を継続させ得て、
電源の瞬断によりCPU ５及び周辺モジュール６の動作を
停止させることがない。また選択回路７により一側端子
7aが選択されたままになり、シュミット回路９からＬレ
ベルのリセット信号RST を出力せず、CPU ５及び周辺モ
ジュール６をリセットさせない。そのため、マイクロコ
ンピュータを組込んだ回路の動作に対応して、電源が瞬
断した場合にCPU ５及び周辺モジュール６の動作を停止
させるか、動作を継続させるかを選択することができ
る。
明する。このマイクロコンピュータは図１に示すマイク
ロコンピュータと同様に動作する。そして、選択端子14
へＨレベルの信号を入力した場合には、その信号がOR回
路15を介してAND 回路３及び選択回路７へ入力されて、
AND 回路３からのクロックCLK の供給を継続させ得て、
電源の瞬断によりCPU ５及び周辺モジュール６の動作を
停止させることがない。また選択回路７により一側端子
7aが選択されたままになり、シュミット回路９からＬレ
ベルのリセット信号RST を出力せず、CPU ５及び周辺モ
ジュール６をリセットさせない。そのため、マイクロコ
ンピュータを組込んだ回路の動作に対応して、電源が瞬
断した場合にCPU ５及び周辺モジュール６の動作を停止
させるか、動作を継続させるかを選択することができ
る。
【００５０】したがって、マイクロコンピュータを組込
んだ、例えば時間的な精度が要求される回路では、クロ
ックの供給が停止され、CPU ５及び周辺モジュール６が
リセットされた後に復帰するとマイクロコンピュータ内
のタイマの値が変わってしまって問題が生じることがあ
る。このような回路ではCPU ５及び周辺モジュール６の
動作を停止させず、電源が瞬断してもマイクロコンピュ
ータの動作による時間的な精度を確保することができ
る。なお、このマイクロコンピュータはCPU ５及び周辺
モジュール６のリセットをも禁止するため、図10に示す
ようにリセット端子13を設けて、リセット端子13と併用
するのが望ましい。
んだ、例えば時間的な精度が要求される回路では、クロ
ックの供給が停止され、CPU ５及び周辺モジュール６が
リセットされた後に復帰するとマイクロコンピュータ内
のタイマの値が変わってしまって問題が生じることがあ
る。このような回路ではCPU ５及び周辺モジュール６の
動作を停止させず、電源が瞬断してもマイクロコンピュ
ータの動作による時間的な精度を確保することができ
る。なお、このマイクロコンピュータはCPU ５及び周辺
モジュール６のリセットをも禁止するため、図10に示す
ようにリセット端子13を設けて、リセット端子13と併用
するのが望ましい。
【００５１】図12は本発明に係るマイクロコンピュータ
の第６実施例の構成を示すブロック図である。電圧検出
回路による、CPU ５、周辺モジュール６へのクロック入
断機能をイネーブル、ディセーブルにするための信号を
入力する選択端子17を設けている。電圧検出回路４が出
力する電圧低下検出信号ＳD はOR回路16の一入力端子へ
入力され、また切換信号として選択回路７へ入力され
る。OR回路16の他入力端子には選択端子17からの信号が
入力され、その出力信号はAND 回路３の他入力端子へ入
力される。それ以外の構成は図１に示すマイクロコンピ
ュータと同様であり、同一構成部分には同一符号を付し
ている。
の第６実施例の構成を示すブロック図である。電圧検出
回路による、CPU ５、周辺モジュール６へのクロック入
断機能をイネーブル、ディセーブルにするための信号を
入力する選択端子17を設けている。電圧検出回路４が出
力する電圧低下検出信号ＳD はOR回路16の一入力端子へ
入力され、また切換信号として選択回路７へ入力され
る。OR回路16の他入力端子には選択端子17からの信号が
入力され、その出力信号はAND 回路３の他入力端子へ入
力される。それ以外の構成は図１に示すマイクロコンピ
ュータと同様であり、同一構成部分には同一符号を付し
ている。
【００５２】次にこのマイクロコンピュータの動作を説
明する。このマイクロコンピュータは、選択端子17へク
ロック入断機能をイネーブル、ディセーブルにするＨレ
ベルの信号を入力しない場合は図１に示したマイクロコ
ンピュータと同様の動作をする。しかし、電源の瞬断時
に選択端子17へＨレベルのクロック入断機能をイネーブ
ル、ディセーブルにする信号を入力すると、その信号は
OR回路16を介してAND回路３へ入力されて、電源の瞬断
によりAND 回路３からCPU ５及び周辺モジュール６へ供
給されるクロックCLK が遮断されず、供給し続けてCPU
５及び周辺モジュール６は動作し続ける。そして電圧検
出回路４から電圧低下検出信号ＳD が出力されると、選
択回路７は他側端子7bを選択し、シュミット回路９から
リセット信号RST が出力されてCPU ５及び周辺モジュー
ル６をリセットさせることができる。
明する。このマイクロコンピュータは、選択端子17へク
ロック入断機能をイネーブル、ディセーブルにするＨレ
ベルの信号を入力しない場合は図１に示したマイクロコ
ンピュータと同様の動作をする。しかし、電源の瞬断時
に選択端子17へＨレベルのクロック入断機能をイネーブ
ル、ディセーブルにする信号を入力すると、その信号は
OR回路16を介してAND回路３へ入力されて、電源の瞬断
によりAND 回路３からCPU ５及び周辺モジュール６へ供
給されるクロックCLK が遮断されず、供給し続けてCPU
５及び周辺モジュール６は動作し続ける。そして電圧検
出回路４から電圧低下検出信号ＳD が出力されると、選
択回路７は他側端子7bを選択し、シュミット回路９から
リセット信号RST が出力されてCPU ５及び周辺モジュー
ル６をリセットさせることができる。
【００５３】図13は本発明に係るマイクロコンピュータ
の第７実施例の構成を示すブロック図である。電圧低下
検出機能をイネーブル、ディセーブルにするためのデー
タを格納する選択レジスタ20を設けている。電圧検出回
路４が出力する電圧低下検出信号ＳD はOR回路15の一入
力端子へ入力され、その他入力端子には選択レジスタ20
の内容が入力される。それ以外の構成は図11に示すマイ
クロコンピュータと同様となっており、同一構成部分に
は同一符号を付している。
の第７実施例の構成を示すブロック図である。電圧低下
検出機能をイネーブル、ディセーブルにするためのデー
タを格納する選択レジスタ20を設けている。電圧検出回
路４が出力する電圧低下検出信号ＳD はOR回路15の一入
力端子へ入力され、その他入力端子には選択レジスタ20
の内容が入力される。それ以外の構成は図11に示すマイ
クロコンピュータと同様となっており、同一構成部分に
は同一符号を付している。
【００５４】次にこのマイクロコンピュータの動作を説
明する。このマイクロコンピュータは選択レジスタ20に
データを書込むことにより、図11に示すマイクロコンピ
ュータの選択端子14に信号を入力した場合と同様の動作
をする。なお、図10に示すリセット端子13を、リセット
信号RST のデータが書込まれる選択レジスタとして図10
及び図13に示す構成を組合せてクロックCLK を供給する
データが書込まれる選択レジスタと、リセット信号RST
を出力するデータが書込まれる選択レジスタとを夫々設
けて、夫々にデータを書込むこともできる。
明する。このマイクロコンピュータは選択レジスタ20に
データを書込むことにより、図11に示すマイクロコンピ
ュータの選択端子14に信号を入力した場合と同様の動作
をする。なお、図10に示すリセット端子13を、リセット
信号RST のデータが書込まれる選択レジスタとして図10
及び図13に示す構成を組合せてクロックCLK を供給する
データが書込まれる選択レジスタと、リセット信号RST
を出力するデータが書込まれる選択レジスタとを夫々設
けて、夫々にデータを書込むこともできる。
【００５５】またこれまでの実施例では選択端子及び選
択レジスタは、いずれも１つである場合について説明し
たが、２つの選択端子又は２つの選択レジスタを設けて
クロックCLK と、リセット信号RST とを独立して制御す
ることも可能である。
択レジスタは、いずれも１つである場合について説明し
たが、２つの選択端子又は２つの選択レジスタを設けて
クロックCLK と、リセット信号RST とを独立して制御す
ることも可能である。
【００５６】図14は本発明に係るマイクロコンピュータ
の第８実施例の構成を示すブロック図である。電圧検出
回路４から出力される電圧低下検出信号ＳD は、Ｄフリ
ップフロップ21の入力端子Ｄへ入力される。Ｄフリップ
フロップ21のトリガ端子Ｔには発振回路２が出力するク
ロックCLK が入力される。Ｄフリップフロップ21の出力
端子Ｑから出力される信号ＳQ はAND 回路３の他入力端
子へ入力され、切換信号として選択回路７へ入力され
る。それ以外の構成は図１に示すマイクロコンピュータ
と同様となっており、同一構成部分には同一符号を付し
ている。
の第８実施例の構成を示すブロック図である。電圧検出
回路４から出力される電圧低下検出信号ＳD は、Ｄフリ
ップフロップ21の入力端子Ｄへ入力される。Ｄフリップ
フロップ21のトリガ端子Ｔには発振回路２が出力するク
ロックCLK が入力される。Ｄフリップフロップ21の出力
端子Ｑから出力される信号ＳQ はAND 回路３の他入力端
子へ入力され、切換信号として選択回路７へ入力され
る。それ以外の構成は図１に示すマイクロコンピュータ
と同様となっており、同一構成部分には同一符号を付し
ている。
【００５７】次にこのマイクロコンピュータの動作を、
各部信号のタイミングチャートを示す図15とともに説明
する。いま、電源ＶD が瞬断していない場合は、図15
(a) に示すクロックCLK が発振回路２から出力され、電
圧検出回路４からＨレベルの電圧低下検出信号ＳD が出
力され、Ｄフリップフロップ21の出力端子Ｑから図15
(c) に示すＨレベルの信号ＳQ が出力される。そしてAN
D 回路３から図15(d) に示すクロックCLK が出力されて
CPU ５及び周辺モジュール６が動作する。
各部信号のタイミングチャートを示す図15とともに説明
する。いま、電源ＶD が瞬断していない場合は、図15
(a) に示すクロックCLK が発振回路２から出力され、電
圧検出回路４からＨレベルの電圧低下検出信号ＳD が出
力され、Ｄフリップフロップ21の出力端子Ｑから図15
(c) に示すＨレベルの信号ＳQ が出力される。そしてAN
D 回路３から図15(d) に示すクロックCLK が出力されて
CPU ５及び周辺モジュール６が動作する。
【００５８】また、信号ＳQ により選択回路７は一側端
子7aを選択し、コンデンサ８の端子電圧ＶC がＨレベル
になって、シュミット回路９からＨレベルのリセット信
号RST が出力され、CPU ５及び周辺モジュール６はリセ
ットされることがない。したがって、電源ＶD が瞬断し
ていない場合は、CPU ５及び周辺モジュール６の動作は
図１に示すマイクロコンピュータの動作と同様である。
子7aを選択し、コンデンサ８の端子電圧ＶC がＨレベル
になって、シュミット回路９からＨレベルのリセット信
号RST が出力され、CPU ５及び周辺モジュール６はリセ
ットされることがない。したがって、電源ＶD が瞬断し
ていない場合は、CPU ５及び周辺モジュール６の動作は
図１に示すマイクロコンピュータの動作と同様である。
【００５９】ところで、電源ＶD が瞬断して電圧検出回
路４の電圧低下検出信号ＳD がＬレベルに反転すると、
その後、発振回路２が出力したクロックCLK が図15(a)
に示すように立下る時点ｔ3 でＤフリップフロップ21の
出力端子Ｑから図15(c) に示すようにＬレベルに反転し
た信号Ｓa が出力される。それによりAND 回路３から図
15(d) に示すようにクロックCLK の出力が遮断され、CP
U ５及び周辺モジュール６の動作が停止する。
路４の電圧低下検出信号ＳD がＬレベルに反転すると、
その後、発振回路２が出力したクロックCLK が図15(a)
に示すように立下る時点ｔ3 でＤフリップフロップ21の
出力端子Ｑから図15(c) に示すようにＬレベルに反転し
た信号Ｓa が出力される。それによりAND 回路３から図
15(d) に示すようにクロックCLK の出力が遮断され、CP
U ５及び周辺モジュール６の動作が停止する。
【００６０】また電圧低下検出信号ＳD がＬレベルにな
ったことにより選択回路７は他側端子7bを選択し、コン
デンサ８の端子電圧ＶC が低下を始めてＬレベルになっ
たとき、シュミット回路９からＬレベルのリセット信号
RST が出力されてCPU ５及び周辺モジュール６がリセッ
トされる。
ったことにより選択回路７は他側端子7bを選択し、コン
デンサ８の端子電圧ＶC が低下を始めてＬレベルになっ
たとき、シュミット回路９からＬレベルのリセット信号
RST が出力されてCPU ５及び周辺モジュール６がリセッ
トされる。
【００６１】このように電圧低下検出信号ＳD と、発振
回路２が出力するクロックCLK とを同期させていない場
合には、発振回路２が出力する図15(a) に示すクロック
CLKに対して非同期で電圧低下検出信号ＳD がＬレベル
になると、つまり、図15(a)に示す如くクロックCLK が
立上っているときに、図15(b) に示すように電圧低下検
出信号ＳD が立下ると、AND 回路３からは、図15(e) に
示すように図15(a) に示すクロックCLK に同期して立上
り、電圧低下検出信号ＳD の立下りに同期して立下る時
間幅が短いハザードHNが発生することになる。
回路２が出力するクロックCLK とを同期させていない場
合には、発振回路２が出力する図15(a) に示すクロック
CLKに対して非同期で電圧低下検出信号ＳD がＬレベル
になると、つまり、図15(a)に示す如くクロックCLK が
立上っているときに、図15(b) に示すように電圧低下検
出信号ＳD が立下ると、AND 回路３からは、図15(e) に
示すように図15(a) に示すクロックCLK に同期して立上
り、電圧低下検出信号ＳD の立下りに同期して立下る時
間幅が短いハザードHNが発生することになる。
【００６２】しかし前述したようにＤフリップフロップ
21の出力端子Ｑから出力される図15(c) に示す信号ＳQ
と、発振回路２が出力する図15(a) に示すクロックCLK
とが同期していれば、図15(d) に示すように、クロック
CLK が立下った時点ｔ0 でAND 回路３からのクロックCL
K の供給が遮断されて、ハザードHNが発生しない。その
ため、ハザードの非発生によりCPU ５及び周辺モジュー
ル６を、周波数が高いクロックと同様に動作させること
がなく、プログラム動作の暴走が生じない。
21の出力端子Ｑから出力される図15(c) に示す信号ＳQ
と、発振回路２が出力する図15(a) に示すクロックCLK
とが同期していれば、図15(d) に示すように、クロック
CLK が立下った時点ｔ0 でAND 回路３からのクロックCL
K の供給が遮断されて、ハザードHNが発生しない。その
ため、ハザードの非発生によりCPU ５及び周辺モジュー
ル６を、周波数が高いクロックと同様に動作させること
がなく、プログラム動作の暴走が生じない。
【００６３】この実施例ではＤフリップフロップ21によ
り発振回路２が出力するクロックCLK と、電圧低下検出
信号ＳD とを同期させたが、Ｄフリップフロップ21の使
用は例示であり、同様のラッチ機能を有するものであれ
ばよく、Ｄフリップフロップ21に限定するものではな
い。また、このように同期させた電圧低下検出信号ＳD
を選択回路７へも入力しているが、選択回路７へは発振
回路２が出力するクロックCLK と同期していない電圧低
下検出信号ＳD を入力してもよい。
り発振回路２が出力するクロックCLK と、電圧低下検出
信号ＳD とを同期させたが、Ｄフリップフロップ21の使
用は例示であり、同様のラッチ機能を有するものであれ
ばよく、Ｄフリップフロップ21に限定するものではな
い。また、このように同期させた電圧低下検出信号ＳD
を選択回路７へも入力しているが、選択回路７へは発振
回路２が出力するクロックCLK と同期していない電圧低
下検出信号ＳD を入力してもよい。
【００６４】図16は本発明に係るマイクロコンピュータ
の第９実施例の構成を示すブロック図である。電圧検出
回路４から出力される電圧低下検出信号ＳD は、RSフリ
ップフロップ22のセット端子Ｓへ入力され、そのリセッ
ト端子Ｒにはシュミット回路９から出力されるリセット
信号RST が入力される。RSフリップフロップ22の出力端
子Ｑの信号はフラグとしてCPU ５により読出されるよう
に構成される。それ以外の構成は図１に示すマイクロコ
ンピュータと同様であり、同一構成部分には同一符号を
付している。
の第９実施例の構成を示すブロック図である。電圧検出
回路４から出力される電圧低下検出信号ＳD は、RSフリ
ップフロップ22のセット端子Ｓへ入力され、そのリセッ
ト端子Ｒにはシュミット回路９から出力されるリセット
信号RST が入力される。RSフリップフロップ22の出力端
子Ｑの信号はフラグとしてCPU ５により読出されるよう
に構成される。それ以外の構成は図１に示すマイクロコ
ンピュータと同様であり、同一構成部分には同一符号を
付している。
【００６５】次にこのマイクロコンピュータの動作を説
明する。このマイクロコンピュータも図１に示すマイク
ロコンピュータと同様の動作をする。電源ＶD が瞬断
し、電圧検出回路４からＬレベルの電圧低下検出信号Ｓ
D が出力されると、AND 回路３からCPU ５及び周辺モジ
ュール６へのクロックCLK の供給が遮断され、CPU ５及
び周辺モジュール６の動作が停止する。また、RSフリッ
プフロップ22がセットされる。更にリセット信号RST が
リセットされる。したがって、CPU ５により定期的にRS
フリップフロップ22の内容を読出すことにより、電源投
入後又は電源の瞬断によりCPU ５及び周辺モジュール６
がリセットされた後に、電源が瞬断して、クロックCLK
の供給を一時的に遮断していたことを認識することがで
きる。
明する。このマイクロコンピュータも図１に示すマイク
ロコンピュータと同様の動作をする。電源ＶD が瞬断
し、電圧検出回路４からＬレベルの電圧低下検出信号Ｓ
D が出力されると、AND 回路３からCPU ５及び周辺モジ
ュール６へのクロックCLK の供給が遮断され、CPU ５及
び周辺モジュール６の動作が停止する。また、RSフリッ
プフロップ22がセットされる。更にリセット信号RST が
リセットされる。したがって、CPU ５により定期的にRS
フリップフロップ22の内容を読出すことにより、電源投
入後又は電源の瞬断によりCPU ５及び周辺モジュール６
がリセットされた後に、電源が瞬断して、クロックCLK
の供給を一時的に遮断していたことを認識することがで
きる。
【００６６】本実施例では、RSフリップフロップ22の出
力端子Ｑの信号をフラグへ入力して読出すように構成し
たが、RSフリップフロップに限定されるものではない。
またマイクロコンピュータを組込んだ回路によってはフ
ラグとするよりも、割込み要求信号を発生させ、瞬断直
後からプログラムを切換えるようにした方が望ましい場
合があり、この場合も同様に実現することができる。
力端子Ｑの信号をフラグへ入力して読出すように構成し
たが、RSフリップフロップに限定されるものではない。
またマイクロコンピュータを組込んだ回路によってはフ
ラグとするよりも、割込み要求信号を発生させ、瞬断直
後からプログラムを切換えるようにした方が望ましい場
合があり、この場合も同様に実現することができる。
【００６７】図17は本発明に係るマイクロコンピュータ
の第10実施例の構成を示すブロック図である。発振子OS
C が接続されている発振回路２から出力されるクロック
CLK は、AND回路３の一入力端子及びＤフリップフロッ
プ21のトリガ端子Ｔへ入力される。電源ＶD の電圧低下
を検出する電圧検出回路４から出力される電圧低下検出
信号ＳD はＤフリップフロップ21の入力端子Ｄへ入力さ
れる。Ｄフリップフロップ21の出力端子Ｑの出力信号は
OR回路23の一入力端子及びAND 回路24の一入力端子へ入
力される。選択端子14に入力された信号はOR回路23の他
入力端子及びAND 回路24の他入力端子へ入力され、また
OR回路25の一入力端子へ入力される。OR回路23の出力信
号はAND 回路３の他入力端子へ入力される。AND 回路３
から出力されるクロックCLK はCPU ５及びROM 又はRAM
等からなる周辺モジュール６へ入力される。
の第10実施例の構成を示すブロック図である。発振子OS
C が接続されている発振回路２から出力されるクロック
CLK は、AND回路３の一入力端子及びＤフリップフロッ
プ21のトリガ端子Ｔへ入力される。電源ＶD の電圧低下
を検出する電圧検出回路４から出力される電圧低下検出
信号ＳD はＤフリップフロップ21の入力端子Ｄへ入力さ
れる。Ｄフリップフロップ21の出力端子Ｑの出力信号は
OR回路23の一入力端子及びAND 回路24の一入力端子へ入
力される。選択端子14に入力された信号はOR回路23の他
入力端子及びAND 回路24の他入力端子へ入力され、また
OR回路25の一入力端子へ入力される。OR回路23の出力信
号はAND 回路３の他入力端子へ入力される。AND 回路３
から出力されるクロックCLK はCPU ５及びROM 又はRAM
等からなる周辺モジュール６へ入力される。
【００６８】AND 回路24の出力信号は開閉信号として開
閉回路11へ入力される。電源ＶD の電圧は抵抗Ｒ1 と開
閉回路11とを介してシュミット回路９へ入力され、抵抗
Ｒ1と開閉回路11とコンデンサ接続端子10とを介してコ
ンデンサ８の一端子へ与えられる。コンデンサ８の他端
子は接地電源ＶS と接続される。接地電源ＶS は抵抗Ｒ
2 を介してシュミット回路９の入力側と接続される。シ
ュミット回路９から出力されるリセット信号RST はOR回
路25の他入力端子へ入力される。OR回路25の出力信号は
AND 回路12の一入力端子へ入力され、その他入力端子に
はリセット端子13へ入力されたリセット信号が入力され
る。OR回路12から出力されるリセット信号RST はCPU ５
及び周辺モジュール６のリセット端子へ与えられる。
閉回路11へ入力される。電源ＶD の電圧は抵抗Ｒ1 と開
閉回路11とを介してシュミット回路９へ入力され、抵抗
Ｒ1と開閉回路11とコンデンサ接続端子10とを介してコ
ンデンサ８の一端子へ与えられる。コンデンサ８の他端
子は接地電源ＶS と接続される。接地電源ＶS は抵抗Ｒ
2 を介してシュミット回路９の入力側と接続される。シ
ュミット回路９から出力されるリセット信号RST はOR回
路25の他入力端子へ入力される。OR回路25の出力信号は
AND 回路12の一入力端子へ入力され、その他入力端子に
はリセット端子13へ入力されたリセット信号が入力され
る。OR回路12から出力されるリセット信号RST はCPU ５
及び周辺モジュール６のリセット端子へ与えられる。
【００６９】次にこのマイクロコンピュータの動作を説
明する。ここで、選択端子14がＬレベルの場合について
説明する。いま、電源ＶD の瞬断がなく、電源ＶD の電
圧が低下していない場合は、電圧低下検出信号ＳD がＨ
レベルになり、Ｄフリップフロップ21の出力端子Ｑの出
力信号ＳQ がＨレベルになる。この信号ＳQ がOR回路23
を介してAND 回路３へ入力され、AND 回路３からクロッ
クCLK が出力されてCPU ５及び周辺モジュール６が動作
する。また信号ＳQ がＨレベルのためAND 回路24の出力
信号がＨレベルとなり、開閉回路11が閉路してコンデン
サ８が充電され、シュミット回路９の入力側がＨレベル
となり、シュミット回路９からＨレベルのリセット信号
RST が出力され、このリセット信号RST がOR回路25を介
してAND回路12へ入力され、AND 回路12からＨレベルの
リセット信号RST が出力されてCPU ５及び周辺モジュー
ル６をリセットさせない。
明する。ここで、選択端子14がＬレベルの場合について
説明する。いま、電源ＶD の瞬断がなく、電源ＶD の電
圧が低下していない場合は、電圧低下検出信号ＳD がＨ
レベルになり、Ｄフリップフロップ21の出力端子Ｑの出
力信号ＳQ がＨレベルになる。この信号ＳQ がOR回路23
を介してAND 回路３へ入力され、AND 回路３からクロッ
クCLK が出力されてCPU ５及び周辺モジュール６が動作
する。また信号ＳQ がＨレベルのためAND 回路24の出力
信号がＨレベルとなり、開閉回路11が閉路してコンデン
サ８が充電され、シュミット回路９の入力側がＨレベル
となり、シュミット回路９からＨレベルのリセット信号
RST が出力され、このリセット信号RST がOR回路25を介
してAND回路12へ入力され、AND 回路12からＨレベルの
リセット信号RST が出力されてCPU ５及び周辺モジュー
ル６をリセットさせない。
【００７０】また、電源ＶD の瞬断によりＬレベルの電
圧低下検出信号ＳD が出力されると、Ｄフリップフロッ
プ21の出力端子ＱがＬレベルになり、AND 回路３からク
ロックCLK が出力されなくなり、CPU ５及び周辺モジュ
ール６の動作が停止する。Ｄフリップフロップ21の出力
端子Ｑから出力される信号ＳQ がＬレベルになったこと
によりAND 回路24の出力信号がＬレベルになって開閉回
路11が開路し、コンデンサ８が放電してシュミット回路
９の入力側がＬレベルになる。そしてシュミット回路９
からＬレベルのリセット信号RST が出力されて、OR回路
25を介してAND回路12へ入力され、AND 回路12からＬレ
ベルのリセット信号RST が出力されて、CPU ５及び周辺
モジュール６がリセットされる。
圧低下検出信号ＳD が出力されると、Ｄフリップフロッ
プ21の出力端子ＱがＬレベルになり、AND 回路３からク
ロックCLK が出力されなくなり、CPU ５及び周辺モジュ
ール６の動作が停止する。Ｄフリップフロップ21の出力
端子Ｑから出力される信号ＳQ がＬレベルになったこと
によりAND 回路24の出力信号がＬレベルになって開閉回
路11が開路し、コンデンサ８が放電してシュミット回路
９の入力側がＬレベルになる。そしてシュミット回路９
からＬレベルのリセット信号RST が出力されて、OR回路
25を介してAND回路12へ入力され、AND 回路12からＬレ
ベルのリセット信号RST が出力されて、CPU ５及び周辺
モジュール６がリセットされる。
【００７１】このようにＤフリップフロップ21の出力端
子Ｑから出力されるＬレベルの信号ＳQ は、発振回路２
から出力されるクロックCLK に同期して出力されて、AN
D 回路３からクロックCLK の出力を遮断したときに、前
述したようにハザードが発生しない。また選択端子14が
Ｈレベルの場合について説明する。選択端子14へＨレベ
ルの信号が入力されると、電源の瞬断により電圧低下検
出信号ＳD がＬレベルになっても、AND 回路３からはク
ロックCLK を供給し続け、一方、AND 回路24の出力信号
がＬレベルになって開閉回路11が開路してＶD →Ｒ1 →
Ｒ2 →ＶS の順に流れる電流を遮断する。一方、シュミ
ット回路９の出力はＬレベルとなるが、OR回路25の他入
力端子には選択端子14のＨレベルの信号が入力されてい
るために、リセット信号RST がＨレベルとなりリセット
されることがない。
子Ｑから出力されるＬレベルの信号ＳQ は、発振回路２
から出力されるクロックCLK に同期して出力されて、AN
D 回路３からクロックCLK の出力を遮断したときに、前
述したようにハザードが発生しない。また選択端子14が
Ｈレベルの場合について説明する。選択端子14へＨレベ
ルの信号が入力されると、電源の瞬断により電圧低下検
出信号ＳD がＬレベルになっても、AND 回路３からはク
ロックCLK を供給し続け、一方、AND 回路24の出力信号
がＬレベルになって開閉回路11が開路してＶD →Ｒ1 →
Ｒ2 →ＶS の順に流れる電流を遮断する。一方、シュミ
ット回路９の出力はＬレベルとなるが、OR回路25の他入
力端子には選択端子14のＨレベルの信号が入力されてい
るために、リセット信号RST がＨレベルとなりリセット
されることがない。
【００７２】また、リセット端子13へＬレベルの信号を
入力した場合は、シュミット回路９の出力レベルに関係
なくＬレベルのリセット信号RST が出力されてCPU ５及
び周辺モジュール６がリセットされる。
入力した場合は、シュミット回路９の出力レベルに関係
なくＬレベルのリセット信号RST が出力されてCPU ５及
び周辺モジュール６がリセットされる。
【００７３】なお、抵抗Ｒ2 とシュミット回路９とが接
続される回路途中には、電源ＶD の電圧低下によりオン
抵抗が高くなるトランスファゲートによる開閉回路が介
装されていないため、シュミット回路９の入力側を確実
にＬレベルにでき、リセット回路の動作マージンを大き
くできる。また、基準電圧ＶB からマイクロコンピュー
タの動作限界電圧ＶLIM に至るまでの時間より短い時間
に対応するようコンデンサの容量を選定して、クロック
の供給を一時的に遮断することができ、そのコンデンサ
を、マイクロコンピュータの使用者側でコンデンサ接続
端子10を用いて接続することができる。
続される回路途中には、電源ＶD の電圧低下によりオン
抵抗が高くなるトランスファゲートによる開閉回路が介
装されていないため、シュミット回路９の入力側を確実
にＬレベルにでき、リセット回路の動作マージンを大き
くできる。また、基準電圧ＶB からマイクロコンピュー
タの動作限界電圧ＶLIM に至るまでの時間より短い時間
に対応するようコンデンサの容量を選定して、クロック
の供給を一時的に遮断することができ、そのコンデンサ
を、マイクロコンピュータの使用者側でコンデンサ接続
端子10を用いて接続することができる。
【００７４】電圧低下検出信号ＳD が出力された場合、
AND 回路３から出力されているクロックCLK を、電圧低
下検出信号ＳD に同期して遮断させるから、AND 回路３
からハザードが出力されてプログラム動作が暴走するこ
とがない。
AND 回路３から出力されているクロックCLK を、電圧低
下検出信号ＳD に同期して遮断させるから、AND 回路３
からハザードが出力されてプログラム動作が暴走するこ
とがない。
【００７５】選択端子14へＬレベルの信号を入力した場
合、電圧低下検出信号ＳD に基づいてクロックCLK 及び
リセット信号RST の出力、非出力を制御でき、選択端子
14へＨレベルき信号を入力した場合は、電源が瞬断して
も選択端子14へ入力した信号に基づいてクロックCLK の
供給を継続させることができる。また選択端子14へ入力
した信号に基づいてクロックCLK の供給を継続させる場
合は、AND 回路24の出力がＬレベルとなって開閉回路11
が開路し、抵抗Ｒ1 , Ｒ2 を通って電源ＶD から電流が
流れず消費電流を低減できる。そして、この場合はリセ
ット端子13へリセット信号を入力すればCPU ５及び周辺
モジュール６をリセットできる。なお、本実施例では図
１に示したマイクロコンピュータに、コンデンサ接続端
子10、リセット端子13、選択端子14、選択端子17、選択
レジスタ20、Ｄフリップフロップ21、又はRSフリップフ
ロップを備えたが、図８に示すマイクロコンピュータに
も同様に備えて、同様の効果を得ることができるのは勿
論である。
合、電圧低下検出信号ＳD に基づいてクロックCLK 及び
リセット信号RST の出力、非出力を制御でき、選択端子
14へＨレベルき信号を入力した場合は、電源が瞬断して
も選択端子14へ入力した信号に基づいてクロックCLK の
供給を継続させることができる。また選択端子14へ入力
した信号に基づいてクロックCLK の供給を継続させる場
合は、AND 回路24の出力がＬレベルとなって開閉回路11
が開路し、抵抗Ｒ1 , Ｒ2 を通って電源ＶD から電流が
流れず消費電流を低減できる。そして、この場合はリセ
ット端子13へリセット信号を入力すればCPU ５及び周辺
モジュール６をリセットできる。なお、本実施例では図
１に示したマイクロコンピュータに、コンデンサ接続端
子10、リセット端子13、選択端子14、選択端子17、選択
レジスタ20、Ｄフリップフロップ21、又はRSフリップフ
ロップを備えたが、図８に示すマイクロコンピュータに
も同様に備えて、同様の効果を得ることができるのは勿
論である。
【００７６】また選択回路及び開閉回路にトランスファ
ゲートを用いたが、これは例示であり、トランスファゲ
ートに限定するものではない。更に、シュミット回路の
入力側の電位を遅延させる回路を、抵抗及びコンデンサ
により構成したが、駆動能力が小さいトランジスタを用
いて構成することもできる。また選択回路部分も含む遅
延回路を用いて構成することもできる。
ゲートを用いたが、これは例示であり、トランスファゲ
ートに限定するものではない。更に、シュミット回路の
入力側の電位を遅延させる回路を、抵抗及びコンデンサ
により構成したが、駆動能力が小さいトランジスタを用
いて構成することもできる。また選択回路部分も含む遅
延回路を用いて構成することもできる。
【００７７】更にまた、コンデンサの端子電圧の電圧波
形の鈍りが大きいため、それによるノイズでリセット信
号が誤出力されないように、コンデンサの端子電圧をシ
ュミット回路へ入力しているが、シュミット回路に限定
されるものではない。更には発振回路に接続されている
接続端子を用いて発振子を外部接続するようにしている
が、外部接続にしない場合でも同様の効果が得られるの
は言うまでもない。
形の鈍りが大きいため、それによるノイズでリセット信
号が誤出力されないように、コンデンサの端子電圧をシ
ュミット回路へ入力しているが、シュミット回路に限定
されるものではない。更には発振回路に接続されている
接続端子を用いて発振子を外部接続するようにしている
が、外部接続にしない場合でも同様の効果が得られるの
は言うまでもない。
【００７８】
【発明の効果】以上詳述したように、第１発明に係るマ
イクロコンピュータは、第１電源の瞬断による電圧低下
時間が、第２抵抗とコンデンサとによる時定数より短い
場合はクロックの供給を遮断してプログラム動作を停止
させて、その誤動作を防止する。また、その時定数より
長い場合は、クロックの供給を遮断してプログラム動作
を停止させるとともに、リセット信号を生成してプログ
ラム動作をリセットさせ、第１電源の電圧が回復したと
きにプログラム動作を初期状態から行なわせて、プログ
ラムの誤動作を防止する。したがって、第１発明によれ
ば第１電源の瞬断が生じるたびにプログラム動作がリセ
ットされることがなく、それまでのプログラム動作に引
き続いてプログラム動作を実行するマイクロコンピュー
タを提供できる。
イクロコンピュータは、第１電源の瞬断による電圧低下
時間が、第２抵抗とコンデンサとによる時定数より短い
場合はクロックの供給を遮断してプログラム動作を停止
させて、その誤動作を防止する。また、その時定数より
長い場合は、クロックの供給を遮断してプログラム動作
を停止させるとともに、リセット信号を生成してプログ
ラム動作をリセットさせ、第１電源の電圧が回復したと
きにプログラム動作を初期状態から行なわせて、プログ
ラムの誤動作を防止する。したがって、第１発明によれ
ば第１電源の瞬断が生じるたびにプログラム動作がリセ
ットされることがなく、それまでのプログラム動作に引
き続いてプログラム動作を実行するマイクロコンピュー
タを提供できる。
【００７９】第２発明に係るマイクロコンピュータは、
第１電源の瞬断による電圧低下時間が、抵抗とコンデン
サとによる時定数より短い場合はクロックの供給を遮断
してプログラム動作を停止させて、その誤動作を防止す
る。また、その時定数より長い場合は、クロックの供給
を遮断してプログラム動作を停止させるとともに、リセ
ット信号を生成してプログラム動作をリセットさせ、第
１電源の電圧が回復したときにプログラム動作を初期状
態から行なわせて、プログラムの誤動作を防止する。ま
た第１電源の電圧が回復したときは、時定数を与えずに
コンデンサを充電して、直ちにリセットを解除する。し
たがって、第２発明によれば第１電源の瞬断が生じるた
びにプログラム動作がリセットされることがなく、それ
までのプログラム動作に引き続いてプログラム動作を実
行するマイクロコンピュータを提供できる。
第１電源の瞬断による電圧低下時間が、抵抗とコンデン
サとによる時定数より短い場合はクロックの供給を遮断
してプログラム動作を停止させて、その誤動作を防止す
る。また、その時定数より長い場合は、クロックの供給
を遮断してプログラム動作を停止させるとともに、リセ
ット信号を生成してプログラム動作をリセットさせ、第
１電源の電圧が回復したときにプログラム動作を初期状
態から行なわせて、プログラムの誤動作を防止する。ま
た第１電源の電圧が回復したときは、時定数を与えずに
コンデンサを充電して、直ちにリセットを解除する。し
たがって、第２発明によれば第１電源の瞬断が生じるた
びにプログラム動作がリセットされることがなく、それ
までのプログラム動作に引き続いてプログラム動作を実
行するマイクロコンピュータを提供できる。
【００８０】第３発明のマイクロコンピュータは、第１
電源の瞬断による電圧低下時間が、第２抵抗とコンデン
サとによる時定数より短い場合はクロックの供給を遮断
してプログラム動作を停止させ、その誤動作を防止す
る。また、その時定数より長い場合は、クロックの供給
を遮断してプログラム動作を停止させるとともに、リセ
ット信号を生成してプログラム動作をリセットさせ、第
１電源の電圧が回復したときにプログラム動作を初期状
態から行なわせて、プログラムの誤動作を防止する。ま
たコンデンサと第２抵抗とを接続する回路には開閉回路
が介装しないので、そのオン抵抗の影響がなく、第１電
源の電圧が低下してもコンデンサの放電が妨げられるの
を防止する。したがって、第３発明によれば第１電源の
瞬断が生じるたびにプログラム動作がリセットされるこ
とがなく、それまでのプログラム動作に引き続いてプロ
グラム動作を実行するマイクロコンピュータを提供でき
る。
電源の瞬断による電圧低下時間が、第２抵抗とコンデン
サとによる時定数より短い場合はクロックの供給を遮断
してプログラム動作を停止させ、その誤動作を防止す
る。また、その時定数より長い場合は、クロックの供給
を遮断してプログラム動作を停止させるとともに、リセ
ット信号を生成してプログラム動作をリセットさせ、第
１電源の電圧が回復したときにプログラム動作を初期状
態から行なわせて、プログラムの誤動作を防止する。ま
たコンデンサと第２抵抗とを接続する回路には開閉回路
が介装しないので、そのオン抵抗の影響がなく、第１電
源の電圧が低下してもコンデンサの放電が妨げられるの
を防止する。したがって、第３発明によれば第１電源の
瞬断が生じるたびにプログラム動作がリセットされるこ
とがなく、それまでのプログラム動作に引き続いてプロ
グラム動作を実行するマイクロコンピュータを提供でき
る。
【図１】 本発明に係るマイクロコンピュータの第１実
施例の構成を示すブロック図である。
施例の構成を示すブロック図である。
【図２】 電圧低下検出回路の構成を示すブロック図で
ある。
ある。
【図３】 選択回路の構成を示すブロック図である。
【図４】 電源の瞬断による電源電圧の変化を示す波形
図である。
図である。
【図５】 電源電圧と動作周波数との関係を示すグラフ
である。
である。
【図６】 本発明に係るマイクロコンピュータの第２実
施例の構成を示すブロック図である。
施例の構成を示すブロック図である。
【図７】 電源電圧の低下を示す特性図である。
【図８】 本発明に係るマイクロコンピュータの第３実
施例の構成を示すブロック図である。
施例の構成を示すブロック図である。
【図９】 電源電圧の低下を示す特性図である。
【図１０】 本発明に係るマイクロコンピュータの第４
実施例の構成を示すブロック図である。
実施例の構成を示すブロック図である。
【図１１】 本発明に係るマイクロコンピュータの第５
実施例の構成を示すブロック図である。
実施例の構成を示すブロック図である。
【図１２】 本発明に係るマイクロコンピュータの第６
実施例の構成を示すブロック図である。
実施例の構成を示すブロック図である。
【図１３】 本発明に係るマイクロコンピュータの第７
実施例の構成を示すブロック図である。
実施例の構成を示すブロック図である。
【図１４】 本発明に係るマイクロコンピュータの第８
実施例の構成を示すブロック図である。
実施例の構成を示すブロック図である。
【図１５】 各部信号のタイミングチャートである。
【図１６】 本発明に係るマイクロコンピュータの第９
実施例の構成を示すブロック図である。
実施例の構成を示すブロック図である。
【図１７】 本発明に係るマイクロコンピュータの第10
実施例の構成を示すブロック図である。
実施例の構成を示すブロック図である。
【図１８】 電源電圧の低下を示す波形図である。
【図１９】 従来のマイクロコンピュータの模式的構成
図である。
図である。
２ 発振回路、３ AND 回路、４ 電圧検出回路、５
CPU 、６ 周辺モジュール、７ 選択回路、８ コンデ
ンサ、10 コンデンサ接続端子、11 開閉回路、13 リ
セット端子、14 選択端子、20 選択レジスタ、21 Ｄ
フリップフロップ、22 RSフリップフロップ、Ｒ1 , Ｒ
2 抵抗、ＶD 電源。
CPU 、６ 周辺モジュール、７ 選択回路、８ コンデ
ンサ、10 コンデンサ接続端子、11 開閉回路、13 リ
セット端子、14 選択端子、20 選択レジスタ、21 Ｄ
フリップフロップ、22 RSフリップフロップ、Ｒ1 , Ｒ
2 抵抗、ＶD 電源。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−259121（ＪＰ，Ａ) 特開 昭55−146506（ＪＰ，Ａ) 特開 昭58−62718（ＪＰ，Ａ) 特開 平５−119871（ＪＰ，Ａ) 特開 平６−251170（ＪＰ，Ａ) 実開 昭61−143230（ＪＰ，Ｕ) 実開 昭62−192416（ＪＰ，Ｕ) 実開 昭62−199827（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822 G06F 15/78 510 H01L 27/04
Claims (11)
- 【請求項１】 第１電源の電圧低下を検出する電圧検出
回路を備え、該電圧検出回路の検出出力に基づいて、プ
ログラム動作をリセットするリセット信号を生成するマ
イクロコンピュータにおいて、 前記第１電源と接続されるべき第１抵抗と、第２電源と
接続されるべき第２抵抗と、第１抵抗及び第２抵抗を択
一的に選択する選択回路と、該選択回路が選択した第１
抵抗又は第２抵抗が接続されるコンデンサとを備え、前
記電圧検出回路の検出出力により選択回路の選択状態を
制御し、前記コンデンサの充電電圧に基づいてリセット
信号を生成すべく構成してあることを特徴とするマイク
ロコンピュータ。 - 【請求項２】 第１電源の電圧低下を検出する電圧検出
回路を備え、該電圧検出回路の検出出力に基づいて、プ
ログラム動作をリセットするリセット信号を生成するマ
イクロコンピュータにおいて、 第２電源と接続されるべき抵抗と、前記第１抵抗及び前
記抵抗を択一的に選択する選択回路と、該選択回路が選
択した第１電源又は抵抗が接続されるべきコンデンサと
を備え、前記電圧検出回路の検出出力により選択回路の
選択状態を制御し、前記コンデンサの充電電圧に基づい
てリセット信号を生成すべく構成してあることを特徴と
するマイクロコンピュータ。 - 【請求項３】 第１電源の電圧低下を検出する電圧検出
回路を備え、該電圧検出回路の検出出力に基づいて、プ
ログラム動作をリセットするリセット信号を生成するマ
イクロコンピュータにおいて、 前記第１電源と接続されるべき第１抵抗と、第２電源と
接続されるべき第２抵抗と、該第２抵抗と接続されたコ
ンデンサと、該コンデンサを前記第１抵抗と接続する回
路に介装された開閉回路とを備え、前記電圧検出回路の
検出出力により開閉回路の開閉状態を制御し、前記コン
デンサの充電電圧に基づいてリセット信号を生成すべく
構成してあることを特徴とするマイクロコンピュータ。 - 【請求項４】 コンデンサを接続すべきコンデンサ接続
端子を備えている請求項１、請求項２又は請求項３記載
のマイクロコンピュータ。 - 【請求項５】 リセット信号を入力すべきリセット端子
を備えている請求項１、請求項２又は請求項３記載のマ
イクロコンピュータ。 - 【請求項６】 電圧低下検出機能をイネーブル、ディセ
ーブルにする信号を入力すべき端子を備えている請求項
１、請求項２又は請求項３記載のマイクロコンピュー
タ。 - 【請求項７】 クロックの入断機能をイネーブル、ディ
セーブルにする信号を入力すべき端子を備えている請求
項１、請求項２又は請求項３記載のマイクロコンピュー
タ。 - 【請求項８】 電圧検出回路の検出出力をラッチするラ
ッチ手段を備え、該ラッチ手段の出力によりクロックの
入断を制御して、クロックに発生するハザードを防止す
べく構成してある請求項１、請求項２又は請求項３記載
のマイクロコンピュータ。 - 【請求項９】 電圧検出回路の検出出力をラッチするラ
ッチ手段を備え、該ラッチ手段の出力により、クロック
の一時停止を示す信号を出力すべく構成してある請求項
１、請求項２又は請求項３記載のマイクロコンピュー
タ。 - 【請求項１０】 クロックの供給を遮断し、リセット信
号が生成される前に、クロックの供給を再開した時点で
割込み信号を発生すべく構成してある請求項１、請求項
２又は請求項３記載のマイクロコンピュータ。 - 【請求項１１】 電圧検出回路の検出出力をラッチする
ラッチ手段と、クロックの入断機能をイネーブル、ディ
セーブルにする信号が入力される端子と、リセット信号
が入力されるリセット端子と、コンデンサを接続するた
めのコンデンサ接続端子とを備えている請求項１、請求
項２又は請求項３記載のマイクロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16017094A JP3274935B2 (ja) | 1994-07-12 | 1994-07-12 | マイクロコンピュータ |
| US08/498,814 US5721887A (en) | 1994-07-12 | 1995-07-06 | Microcomputer including a circuit for generating a reset signal when the supply voltage is below a threshold level |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16017094A JP3274935B2 (ja) | 1994-07-12 | 1994-07-12 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0832026A JPH0832026A (ja) | 1996-02-02 |
| JP3274935B2 true JP3274935B2 (ja) | 2002-04-15 |
Family
ID=15709371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16017094A Expired - Fee Related JP3274935B2 (ja) | 1994-07-12 | 1994-07-12 | マイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5721887A (ja) |
| JP (1) | JP3274935B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0787993A4 (en) * | 1995-08-21 | 1999-09-15 | Matsushita Electronics Corp | VOLTAGE DETECTION SYSTEM, RESET / RESET CIRCUIT, AND SEMICONDUCTOR DEVICE |
| KR100265704B1 (ko) | 1997-10-17 | 2000-09-15 | 윤종용 | 케이블 매니저 시스템 및 그것을 구비하는 컴퓨터 |
| US6259285B1 (en) * | 1997-12-05 | 2001-07-10 | Intel Corporation | Method and apparatus for detecting supply power loss |
| DE19828057A1 (de) * | 1998-06-24 | 1999-12-30 | Bosch Gmbh Robert | Vorrichtung und Verfahren zur Überwachung der Spannungsversorgung einer Kfz-Steuergerätanordnung |
| JP3981234B2 (ja) * | 2000-02-21 | 2007-09-26 | 松下電器産業株式会社 | マイクロコンピュータ |
| JP3646621B2 (ja) * | 2000-04-28 | 2005-05-11 | 株式会社デンソー | 複数電源回路を備えた電子制御装置 |
| TW512567B (en) * | 2001-11-04 | 2002-12-01 | Uis Abler Electronics Co Ltd | Electricity resonance protection module |
| CN100353631C (zh) * | 2002-02-10 | 2007-12-05 | 盈正豫顺电子股份有限公司 | 电力谐振保护装置 |
| DE10354215B4 (de) * | 2003-11-20 | 2010-02-25 | Infineon Technologies Ag | Taktregulierungsvorrichtung sowie Schaltungsanordnung |
| JP2006339800A (ja) | 2005-05-31 | 2006-12-14 | Toshiba Corp | 多重データを抽出するためのスライス装置 |
| DE102005038130B4 (de) * | 2005-08-11 | 2012-03-22 | Siemens Ag | Mikrochip zur Überwachung einer elektrischen Baugruppe |
| JP2007235708A (ja) | 2006-03-02 | 2007-09-13 | Funai Electric Co Ltd | スライスレベル調整装置およびこれを用いたｅｐｇデータ取得装置 |
| KR100793306B1 (ko) * | 2006-09-15 | 2008-01-10 | 삼성전자주식회사 | 휴대용단말기에 있어서 리세트 회로 및 방법 |
| US7930582B2 (en) * | 2006-11-22 | 2011-04-19 | Ricoh Company, Ltd. | Image processing apparatus and method of transmitting reference clock |
| JP2008288926A (ja) * | 2007-05-18 | 2008-11-27 | Murata Mach Ltd | 電子機器 |
| JP4524303B2 (ja) * | 2007-10-04 | 2010-08-18 | 富士通株式会社 | 共振点を動的に変更する半導体集積回路 |
| US8037340B2 (en) * | 2007-11-28 | 2011-10-11 | International Business Machines Corporation | Apparatus and method for micro performance tuning of a clocked digital system |
| JP6002455B2 (ja) * | 2012-06-07 | 2016-10-05 | 矢崎総業株式会社 | 制御装置 |
| TWI521534B (zh) * | 2013-10-09 | 2016-02-11 | 新唐科技股份有限公司 | 積體電路及其運作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3040326C1 (de) * | 1980-10-25 | 1981-10-08 | Eurosil GmbH, 8000 München | Mikroprozessor mit Ruecksetz-Schaltanordnung |
| US4701856A (en) * | 1985-03-12 | 1987-10-20 | Pitney Bowes Inc. | Reset delay circuit for an electronic postage meter |
| EP0746817B1 (en) * | 1991-11-12 | 2000-07-05 | Microchip Technology Inc. | Microcontroller power-up delay |
| JPH05282079A (ja) * | 1992-04-01 | 1993-10-29 | Nec Corp | 瞬断処理方法 |
| DE4314533C1 (de) * | 1993-05-03 | 1994-05-19 | Siemens Ag | Schaltungsanordnung zur Überwachung der Versorgungsspannung einer Prozessoreinheit |
-
1994
- 1994-07-12 JP JP16017094A patent/JP3274935B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-06 US US08/498,814 patent/US5721887A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0832026A (ja) | 1996-02-02 |
| US5721887A (en) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3274935B2 (ja) | マイクロコンピュータ | |
| EP0882258B1 (en) | Reset circuit for a battery-powered integrated circuit and method of resetting such integrated circuit | |
| JP2001245437A (ja) | 放電制御回路 | |
| EP0604044B1 (en) | Power supply loss sensor | |
| US7660975B2 (en) | Electronic apparatus and control method thereof | |
| US5243637A (en) | Apparatus and method for assuring stable clock generator during oscillator start-up | |
| CN112117799A (zh) | 一种电池保护电路、电池组件及电子装置 | |
| US5034624A (en) | Apparatus and method for assuring stable clock generator during oscillator start-up | |
| US6011429A (en) | Reference voltage generating device | |
| US6603285B2 (en) | Power circuit, power supply method, and electronic device | |
| JP3738245B2 (ja) | 低電圧動作モードを備える演算部の電源及び上記演算部への給電制御方法 | |
| US4328572A (en) | Voltage control system for electronic timepiece | |
| TWI396072B (zh) | 控制電泳顯示積體電路之控制模組與方法 | |
| JPWO2004027525A1 (ja) | 電子時計 | |
| WO1998020609A1 (en) | Low power wake-up system and method | |
| JPH09294332A (ja) | バッテリパックの低消費電力モード制御装置 | |
| JP3760744B2 (ja) | 定電圧出力装置 | |
| JP2722348B2 (ja) | 発振回路 | |
| JP2602824Y2 (ja) | マイクロコンピュータの電源回路 | |
| JP3239459B2 (ja) | 電源電圧監視回路 | |
| JP2585111B2 (ja) | パワーオンリセット回路 | |
| JP2003209461A (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置 | |
| GB2284322A (en) | Battery saving operation of a portable device | |
| JPH09319454A (ja) | マイクロコンピュータの発振制御回路 | |
| JP3177139B2 (ja) | 発振再起動制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |