JP2722348B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP2722348B2 JP2722348B2 JP21637688A JP21637688A JP2722348B2 JP 2722348 B2 JP2722348 B2 JP 2722348B2 JP 21637688 A JP21637688 A JP 21637688A JP 21637688 A JP21637688 A JP 21637688A JP 2722348 B2 JP2722348 B2 JP 2722348B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- oscillator
- voltage
- output
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、発振回路、特に、発振器の電源供給回路に
関するものである。
関するものである。
従来、例えば時計用等の微小のエネルギーで動作する
集積回路（IC）及び／または、それを使用するシステム
においては、本来の電源電圧をチャージポンプ等で降圧
して発振器の電源を作成していた。第３図に、従来のこ
の種の発振回路の発振器電源供給回路の一例を示す。
集積回路（IC）及び／または、それを使用するシステム
においては、本来の電源電圧をチャージポンプ等で降圧
して発振器の電源を作成していた。第３図に、従来のこ
の種の発振回路の発振器電源供給回路の一例を示す。
（構成／動作） 第３図において、３は水晶振動子、１は、発振器を構
成するインバータであり、以下、このインバータ１のよ
うに、上／下にそれぞれ電源/GNDを明示したインバータ
やバッファ等の各論理素子4,5等は、それぞれ図示され
た電源を供給され、その他の論理素子8,9,10,23等は、
それぞれ本来の電源Liを電源としている。この系におい
ては、上記本来の電源はリチューム電池とし、その電圧
をVLiで示す。この場合、発振動作を検知，及び／また
はパワーオン時を検知することにより、または外部から
のリセット信号等によって、チャージポンプ14の出力と
本来の電源を切換えることにより、スタート時に発振器
をアクティブにするための発振検知回路７が付加されて
いる。
成するインバータであり、以下、このインバータ１のよ
うに、上／下にそれぞれ電源/GNDを明示したインバータ
やバッファ等の各論理素子4,5等は、それぞれ図示され
た電源を供給され、その他の論理素子8,9,10,23等は、
それぞれ本来の電源Liを電源としている。この系におい
ては、上記本来の電源はリチューム電池とし、その電圧
をVLiで示す。この場合、発振動作を検知，及び／また
はパワーオン時を検知することにより、または外部から
のリセット信号等によって、チャージポンプ14の出力と
本来の電源を切換えることにより、スタート時に発振器
をアクティブにするための発振検知回路７が付加されて
いる。
ここで、電源投入時には発振器のインバータ１の出力
は動作せず、インバータ４の出力も動作しないので発振
検知回路７は論理出力がロー（“L"）レベルとなる。
は動作せず、インバータ４の出力も動作しないので発振
検知回路７は論理出力がロー（“L"）レベルとなる。
なお、この例では発振検知回路７は、入力クロックの
有無をチェックする方式等を想定しているが、いわゆる
PUC（パワーアップクリア）を用いて、クロックを計数
することによりセットする方式や、外部の回路（例えば
制御用中央処理装置（CPU）など）から制御される方式
等であってもよい。
有無をチェックする方式等を想定しているが、いわゆる
PUC（パワーアップクリア）を用いて、クロックを計数
することによりセットする方式や、外部の回路（例えば
制御用中央処理装置（CPU）など）から制御される方式
等であってもよい。
このとき、インバータ８の出力はハイ（“H"）レベ
ル、インバータ10の出力は“L"レベルとなるため、スイ
ッチングトランジスタ９はオフ、スイッチングトランジ
スタ11は“L"レベルとなり、発振器電圧VOSCには抵抗12
を通して本来の電池電圧VLiが加えられる。
ル、インバータ10の出力は“L"レベルとなるため、スイ
ッチングトランジスタ９はオフ、スイッチングトランジ
スタ11は“L"レベルとなり、発振器電圧VOSCには抵抗12
を通して本来の電池電圧VLiが加えられる。
これによって、発振用インバータ１は、水晶振動子３
によって発振する。したがって、インバータ４の出力も
発生し、カウンタ６で分圧された出力Ｑによって点線14
内のチャージポンプが動作する。このチャージポンプ14
の動作は、カウンタ６の出力Ｑが“H"レベルのとき、イ
ンバータ23の出力は“L"レベルであるから、各スイッチ
ングトランジスタ20,19,15がそれぞれオンして、各コン
デンサ18と21とは、電池電圧VLiとGNDとの間に直列に加
わり、また、この出力Ｑが“L"レベルのとき、各スイッ
チトランジスタ17,16,22がそれぞれオンするので各コン
デンサ18と21とは並列接続となる。
によって発振する。したがって、インバータ４の出力も
発生し、カウンタ６で分圧された出力Ｑによって点線14
内のチャージポンプが動作する。このチャージポンプ14
の動作は、カウンタ６の出力Ｑが“H"レベルのとき、イ
ンバータ23の出力は“L"レベルであるから、各スイッチ
ングトランジスタ20,19,15がそれぞれオンして、各コン
デンサ18と21とは、電池電圧VLiとGNDとの間に直列に加
わり、また、この出力Ｑが“L"レベルのとき、各スイッ
チトランジスタ17,16,22がそれぞれオンするので各コン
デンサ18と21とは並列接続となる。
これを繰返すと、各コンデンサ21と18とは の電圧値に充電され、 の電圧 を作る。
その後、発振検知回路７の出力が“H"レベルとなる
と、それぞれスイッチングトランジスタ９がオン，スイ
ッチングトランジスタ11がオフし、発振器電圧VOSCは になる。これによって、発振器１は電圧 で低エネルギーで動作を続ける。インバータ４は、電圧
値 の振幅の入力を、電圧VLiの振幅に変換するためのレベ
ルシフタを構成する。インバータ４の出力は、バッファ
としての論理素子５により他のすべての回路に与えられ
る。
と、それぞれスイッチングトランジスタ９がオン，スイ
ッチングトランジスタ11がオフし、発振器電圧VOSCは になる。これによって、発振器１は電圧 で低エネルギーで動作を続ける。インバータ４は、電圧
値 の振幅の入力を、電圧VLiの振幅に変換するためのレベ
ルシフタを構成する。インバータ４の出力は、バッファ
としての論理素子５により他のすべての回路に与えられ
る。
以上のような従来例においては、発振検知回路７の動
作が重要であるが、低エネルギーで確実に動作するもの
でなければならない。
作が重要であるが、低エネルギーで確実に動作するもの
でなければならない。
すなわち、発振を検知するための回路７は、通常動作
時の消費電力を極めて少くする必要があり、このため、
電源オンの検知による方式の場合には、所定の時間での
発振がスタートしない場合、電源立上り時以外で発振が
停止してしまった場合等に、確実な動作が期待できず、
また、外部からのリセット信号による方式の場合、必要
時にリセット信号が加わらないと正しい動作ができない
という問題点があった。
時の消費電力を極めて少くする必要があり、このため、
電源オンの検知による方式の場合には、所定の時間での
発振がスタートしない場合、電源立上り時以外で発振が
停止してしまった場合等に、確実な動作が期待できず、
また、外部からのリセット信号による方式の場合、必要
時にリセット信号が加わらないと正しい動作ができない
という問題点があった。
本発明は、以上のような従来例の問題点にかんがみて
なされたもので、上記のような場合にも確実な動作を行
うことができる、この種の発振回路の提供を目的として
いる。
なされたもので、上記のような場合にも確実な動作を行
うことができる、この種の発振回路の提供を目的として
いる。
このため、本発明においては、例えば前記リチューム
電池等の本来の第１の電源電圧を、発振器の出力により
分圧して作成した出力の第２の電源と、少なくともこの
出力電源と上記本来電源とを実効的に切換えて作成した
電圧出力を第３の電源とする前記発振器とを有すると共
に、この発振器電源と上記本来電源との間に直列抵抗器
またはそれと同等機能を有する素子のいずれかを接続す
るよう回路を構成することにより、前記目的を達成しよ
うとするものである。
電池等の本来の第１の電源電圧を、発振器の出力により
分圧して作成した出力の第２の電源と、少なくともこの
出力電源と上記本来電源とを実効的に切換えて作成した
電圧出力を第３の電源とする前記発振器とを有すると共
に、この発振器電源と上記本来電源との間に直列抵抗器
またはそれと同等機能を有する素子のいずれかを接続す
るよう回路を構成することにより、前記目的を達成しよ
うとするものである。
以上のような構成により、この種の発信回路の発振が
確実にスタートするようになり、スタート後の消費電力
の増大も少く、一方、後に発振が停止した場合でも自動
的に再スタートが可能となる。
確実にスタートするようになり、スタート後の消費電力
の増大も少く、一方、後に発振が停止した場合でも自動
的に再スタートが可能となる。
以下に、本発明を実施例に基づいて説明する。
（構成／動作） 第１図に、本発明に係る発振回路の一実施例の前記従
来例第３図相当図を示し、第３図におけると同一（相
当）構成要素は同一符号で表わし、個々の重複説明は省
略する。
来例第３図相当図を示し、第３図におけると同一（相
当）構成要素は同一符号で表わし、個々の重複説明は省
略する。
この実施例においては、第３図に示した発振検知回路
7,11の各スイッチングトランジスタ9,11等は必要なく、
抵抗器30が電池電圧VLiと発振器電圧VOSCとの間に直列
に接続されている。
7,11の各スイッチングトランジスタ9,11等は必要なく、
抵抗器30が電池電圧VLiと発振器電圧VOSCとの間に直列
に接続されている。
この抵抗器30は抵抗値が1MΩ〜30MΩ程度で一般的
は、インバータ１が電圧1/2VLiで動作する電流程度の電
流を流すような値とする。本回路においては、インバー
タ１が停止すると、カウンタ６の出力は“H"レベルまた
は“L"レベルに固定され、このため、各コンデンサ容量
18,21は直または並列に固定されて、チャージポンプ14
の出力は直流的にはインインビーダンスとなる。
は、インバータ１が電圧1/2VLiで動作する電流程度の電
流を流すような値とする。本回路においては、インバー
タ１が停止すると、カウンタ６の出力は“H"レベルまた
は“L"レベルに固定され、このため、各コンデンサ容量
18,21は直または並列に固定されて、チャージポンプ14
の出力は直流的にはインインビーダンスとなる。
したがって、発振器電圧VOSCは抵抗30によって充電さ
れて電圧VLiへと上昇する。これによって、インバータ
１が発振するとカンウタ６→チャージポンプ14と動作
し、抵抗12によってコンデンサ13を電圧 に固定する。
れて電圧VLiへと上昇する。これによって、インバータ
１が発振するとカンウタ６→チャージポンプ14と動作
し、抵抗12によってコンデンサ13を電圧 に固定する。
このとき、抵抗12とコンデンサ13との積（すなわち、
時定数）は、カウンタ６の出力Ｑの出力周期程度以上に
設定することによって、チャージポンプ14のスタート初
期に電圧 がOV〜VLiまでスイングされた結果により、発振器電圧V
OSCが大きく変動して発振が中断するのを防止すること
ができる。
時定数）は、カウンタ６の出力Ｑの出力周期程度以上に
設定することによって、チャージポンプ14のスタート初
期に電圧 がOV〜VLiまでスイングされた結果により、発振器電圧V
OSCが大きく変動して発振が中断するのを防止すること
ができる。
（作用） この実施例において、発振器に付加されている抵抗器
31は、インバータ１において、電源電圧が正規になって
いない場合、抵抗２によって入力値がそのまま出力値と
なったときに、この入出力特性のためにインバータがゲ
インの低い動作点になってしまうことにより発振がスタ
ートしない可能性を防止するのに有効である。
31は、インバータ１において、電源電圧が正規になって
いない場合、抵抗２によって入力値がそのまま出力値と
なったときに、この入出力特性のためにインバータがゲ
インの低い動作点になってしまうことにより発振がスタ
ートしない可能性を防止するのに有効である。
なお、抵抗31は、電池電圧VLiまたは発振器電圧VOSC
等に対して接続しても、同様に有効であるが、GNDもし
くは発振器電圧VOSCに対する場合の方が小さな抵抗値の
ものを使用できる。
等に対して接続しても、同様に有効であるが、GNDもし
くは発振器電圧VOSCに対する場合の方が小さな抵抗値の
ものを使用できる。
また、インバータ１の出力側に接続しても同様な効果
を期待できる。
を期待できる。
（他の実施例） 第２図は、他の実施例を示す第１図相当図で、前記従
来例第３図における発振検知回路７によるスタートシス
テムと、前記実施例第１図における抵抗器30との双方を
備えることによって、より確実にスタートするように回
路構成したものである。
来例第３図における発振検知回路７によるスタートシス
テムと、前記実施例第１図における抵抗器30との双方を
備えることによって、より確実にスタートするように回
路構成したものである。
なお、前記第１図，第２図の各実施例においては、30
は抵抗器としたが、これに代えて、例えば電池電圧VLi
の約1/2のツェナー電圧を持つツェナーダイオード等の
素子であっても、同様な効果が、得られることは自明で
ある。
は抵抗器としたが、これに代えて、例えば電池電圧VLi
の約1/2のツェナー電圧を持つツェナーダイオード等の
素子であっても、同様な効果が、得られることは自明で
ある。
以上、説明したように、本発明によれば、簡単かつ低
コストの方法で、この種の発振回路の発振が確実に動作
をスタートし、かつ、スタート後の消費電力の増大もほ
とんどなく、一方、後で発振が停止するような場合で
も、自動的に再スタートする電源供給回路を提供するこ
とができた。
コストの方法で、この種の発振回路の発振が確実に動作
をスタートし、かつ、スタート後の消費電力の増大もほ
とんどなく、一方、後で発振が停止するような場合で
も、自動的に再スタートする電源供給回路を提供するこ
とができた。
第１図は、本発明による発振回路の一実施例、第２図
は、第１図の他の実施例、第３図は、従来の発振回路の
一例を示す。 １……インバータ ３……水晶振動子 ６……カウンタ 14……チャージポンプ 30……抵抗器 VLi……電池電圧（第１の電源） Ｑ……カウンタ出力（第２の電源） VOSC……発振器電圧（第３の電源）
は、第１図の他の実施例、第３図は、従来の発振回路の
一例を示す。 １……インバータ ３……水晶振動子 ６……カウンタ 14……チャージポンプ 30……抵抗器 VLi……電池電圧（第１の電源） Ｑ……カウンタ出力（第２の電源） VOSC……発振器電圧（第３の電源）
Claims (1)
- 【請求項１】第１の電源と、該第１の電源の電圧を発振
器の出力により分圧して作成する第２の電源と、少なく
とも該第２の電源と前記第１の電源とを実効的に切換え
て作成した第３の電源を電源とする前記発振器とを有す
る発振回路において、前記第３の電源と第１の電源との
間に直列に、抵抗器またはそれと同等の機能を有する素
子のいずれかを接続したことを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21637688A JP2722348B2 (ja) | 1988-09-01 | 1988-09-01 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21637688A JP2722348B2 (ja) | 1988-09-01 | 1988-09-01 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0267002A JPH0267002A (ja) | 1990-03-07 |
| JP2722348B2 true JP2722348B2 (ja) | 1998-03-04 |
Family
ID=16687603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21637688A Expired - Lifetime JP2722348B2 (ja) | 1988-09-01 | 1988-09-01 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2722348B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3090097B2 (ja) * | 1997-06-30 | 2000-09-18 | 日本電気株式会社 | 昇圧回路及びその制御方法 |
-
1988
- 1988-09-01 JP JP21637688A patent/JP2722348B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0267002A (ja) | 1990-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3023238B2 (ja) | パワ−オンリセットシステムおよびこのパワ−オンリセットシステムを具備する半導体記憶装置 | |
| JPH0832026A (ja) | マイクロコンピュータ | |
| JPH0450629B2 (ja) | ||
| US20020145477A1 (en) | Power-consenving external clock for use | |
| JP2004260648A (ja) | パワーオンリセット回路 | |
| JP3801247B2 (ja) | 電気装置再起動回路 | |
| US6900701B2 (en) | Automatic detection, selection and configuration of clock oscillator circuitry | |
| JP2722348B2 (ja) | 発振回路 | |
| WO1998020609A1 (en) | Low power wake-up system and method | |
| JPH05259738A (ja) | 発振回路 | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| US6486717B2 (en) | Divider with cycle time correction | |
| US6888418B2 (en) | Control circuit and method for a crystal oscillator using a timer | |
| JPH0512756B2 (ja) | ||
| JPH05218834A (ja) | リセット回路 | |
| JPS6036644B2 (ja) | 発振回路 | |
| JPS6225794Y2 (ja) | ||
| JPS61121117A (ja) | メモリ−バツクアツプ制御装置 | |
| JPH0786786B2 (ja) | マイクロコンピュータクロック供給制御回路 | |
| JP2544224Y2 (ja) | マイクロコンピュータの時定数設定回路 | |
| JP3433716B2 (ja) | アナログ電子時計 | |
| JPH04171516A (ja) | リセット回路 | |
| JPS5943765B2 (ja) | 半導体集積回路 | |
| JP2515152B2 (ja) | 電子回路 | |
| JP2757478B2 (ja) | クロック回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 11 |