JP2757478B2 - クロック回路 - Google Patents
クロック回路Info
- Publication number
- JP2757478B2 JP2757478B2 JP1192273A JP19227389A JP2757478B2 JP 2757478 B2 JP2757478 B2 JP 2757478B2 JP 1192273 A JP1192273 A JP 1192273A JP 19227389 A JP19227389 A JP 19227389A JP 2757478 B2 JP2757478 B2 JP 2757478B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- oscillator
- voltage
- natural frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バッテリ・バックアップ機器等の２電源を
備えた装置における演算用クロック・パルスを発生する
クロック回路に関する。
備えた装置における演算用クロック・パルスを発生する
クロック回路に関する。
従来、この種のバッテリ・バックアップ機器を持った
装置においては、バックアップ・モード時の消費電流を
低く抑える目的で、バックアップ電源電圧は、常用の主
電源電圧より低電圧であることが一般的である。
装置においては、バックアップ・モード時の消費電流を
低く抑える目的で、バックアップ電源電圧は、常用の主
電源電圧より低電圧であることが一般的である。
従来のクロック回路の一例［第１の従来例という］の
回路構成を表すブロック図を第２図に示す。
回路構成を表すブロック図を第２図に示す。
装置内部にクロック・パルスとなる発振周波数電圧を
入力しその電圧位相を反転させて発振器（OSC）７に帰
還するインバータ９をそなえる。インバータ９の電源端
子（＋），（−）はおのおの主電源の（＋），（−）の
端子に接続し、インバータ９の出力端子は発振器７の発
振子71の一方の電極に接続して、その発振子71の他方の
電極からクロック（CLOCK）出力11を送出しており、発
振子71の両方の電極からはそれぞれコンデンサ72,73を
介して主電源（−）端子に接続するとともに、インバー
タ９の入・出力端子間に発振器負荷として抵抗（Ｒ）93
を接続している。
入力しその電圧位相を反転させて発振器（OSC）７に帰
還するインバータ９をそなえる。インバータ９の電源端
子（＋），（−）はおのおの主電源の（＋），（−）の
端子に接続し、インバータ９の出力端子は発振器７の発
振子71の一方の電極に接続して、その発振子71の他方の
電極からクロック（CLOCK）出力11を送出しており、発
振子71の両方の電極からはそれぞれコンデンサ72,73を
介して主電源（−）端子に接続するとともに、インバー
タ９の入・出力端子間に発振器負荷として抵抗（Ｒ）93
を接続している。
また、特開昭59−62933号公報［第２の従来例とい
う］，特開昭63−14215号公報［第３の従来例という］
などがみられる。これら第2,第３の従来例はいずれもマ
イクロ・コンピュータ内部に、周波数分周機能を持たせ
る手段である。
う］，特開昭63−14215号公報［第３の従来例という］
などがみられる。これら第2,第３の従来例はいずれもマ
イクロ・コンピュータ内部に、周波数分周機能を持たせ
る手段である。
ところが、第１の従来例ではCPU（中央処理装置）等
のシステム・クロックで動作する回路は、通常、主電源
１の電源電圧を下がると動作可能なクロック周波数が下
がるので、装置の最高動作周波数がバックアップ電源の
最低電圧で制限され、装置の動作速度を上げられないと
いう問題点があった。
のシステム・クロックで動作する回路は、通常、主電源
１の電源電圧を下がると動作可能なクロック周波数が下
がるので、装置の最高動作周波数がバックアップ電源の
最低電圧で制限され、装置の動作速度を上げられないと
いう問題点があった。
さらに、第2,第３の従来例では、周波数分周機能を持
たせるマイクロ・コンピピュータは一般的でなく、コス
ト的に甚だ不具合である。
たせるマイクロ・コンピピュータは一般的でなく、コス
ト的に甚だ不具合である。
ここにおいて本発明は、従来例の難点を全て克服した
手段であり、相異なる２つの発振子と、主電源の通電と
非通電とを検出する電源電圧検出回路と、この電源電圧
検出回路の出力で２つの発振子を切り替える回路とを追
加したクロック回路を提供することを、その目的とす
る。
手段であり、相異なる２つの発振子と、主電源の通電と
非通電とを検出する電源電圧検出回路と、この電源電圧
検出回路の出力で２つの発振子を切り替える回路とを追
加したクロック回路を提供することを、その目的とす
る。
上記目的を達成するために、本発明は、 主電源とそれよりも低い電圧の副電源の２つの電源か
らの入力端子を持つ装置にそなえるクロック・パルスを
発生する回路において、 主電源と副電源の各入力端子に、それぞれの電圧の印
加方向のダイオードを介しそれら出力端子を共通接続し
て、高圧優先の装置内部での回路電源端子の正極とし、 主電源の入力端子からの主電源の電圧の有無を検出
し、主電源の電圧の有あるいは無に対応した信号を送出
する電源検出回路と、 固有振動数の高い発振子の両電極からそれぞれコンデ
ンサを介して装置内部での回路電源端子の負極へ接続し
た第１の発振器と、 固有振動数の低い発振子の両電極からそれぞれコンデ
ンサを介して装置内部での回路電源端子の負極へ接続し
た第２の発振器と、 固有振動数の高い発振子の一方の電極と固有振動数の
低い発振子の一方の電極を共通接続して、第１あるいは
第２の発振器からの発振電圧を入力し、その電圧位相を
反転して切り替え回路へ出力するインバータと、 インバータからの出力を入力し、電源検出回路からの
主電源の電圧の有あるいは無に対応した信号を導入し、
そのに信号に基づき出力端子を切り替える切り替え回路
と、 切り替え回路の対応する出力端子に固有振動数の高い
発振子の他方の電極あるいは固有振動数の低い発振子の
他方の電極を接続する手段と、 インバータの入力端子と出力端子間に設けた負荷抵抗
と、 電源検出回路とインバータと切り替え回路の電源
（＋），（−）端子に回路電源端子の正極，負極を接続
する手段と、 固有振動数の高い発振子の一方の電極と固有振動数の
低い発振子の一方の電極を共通接続した接続点からクロ
ックを出力する手段と、 を具備することを特徴とするクロック回路であり、 さらには、主電源は出力電圧が４〜６ボルトの電池で
あり、 副電源として出力電圧が約３ボルトであるリチュウム電
池とする 前項記載のクロック回路である。
らの入力端子を持つ装置にそなえるクロック・パルスを
発生する回路において、 主電源と副電源の各入力端子に、それぞれの電圧の印
加方向のダイオードを介しそれら出力端子を共通接続し
て、高圧優先の装置内部での回路電源端子の正極とし、 主電源の入力端子からの主電源の電圧の有無を検出
し、主電源の電圧の有あるいは無に対応した信号を送出
する電源検出回路と、 固有振動数の高い発振子の両電極からそれぞれコンデ
ンサを介して装置内部での回路電源端子の負極へ接続し
た第１の発振器と、 固有振動数の低い発振子の両電極からそれぞれコンデ
ンサを介して装置内部での回路電源端子の負極へ接続し
た第２の発振器と、 固有振動数の高い発振子の一方の電極と固有振動数の
低い発振子の一方の電極を共通接続して、第１あるいは
第２の発振器からの発振電圧を入力し、その電圧位相を
反転して切り替え回路へ出力するインバータと、 インバータからの出力を入力し、電源検出回路からの
主電源の電圧の有あるいは無に対応した信号を導入し、
そのに信号に基づき出力端子を切り替える切り替え回路
と、 切り替え回路の対応する出力端子に固有振動数の高い
発振子の他方の電極あるいは固有振動数の低い発振子の
他方の電極を接続する手段と、 インバータの入力端子と出力端子間に設けた負荷抵抗
と、 電源検出回路とインバータと切り替え回路の電源
（＋），（−）端子に回路電源端子の正極，負極を接続
する手段と、 固有振動数の高い発振子の一方の電極と固有振動数の
低い発振子の一方の電極を共通接続した接続点からクロ
ックを出力する手段と、 を具備することを特徴とするクロック回路であり、 さらには、主電源は出力電圧が４〜６ボルトの電池で
あり、 副電源として出力電圧が約３ボルトであるリチュウム電
池とする 前項記載のクロック回路である。
上記のように構成された本発明は、 バックアップ時のクロック周波数を低く抑えたまま、
消費電流を極めて小さく抑制し、従来のバックアップ時
に比較して、主電源通電時のクロック周波数を上げるこ
とができ、従って全体として装置の動作速度を上げるこ
とが可能となる。
消費電流を極めて小さく抑制し、従来のバックアップ時
に比較して、主電源通電時のクロック周波数を上げるこ
とができ、従って全体として装置の動作速度を上げるこ
とが可能となる。
本発明の一実施例における回路構成を表すブロック図
を第１図に示す。
を第１図に示す。
全ての図面において、同一符号は同一部材を表す。
主電源［例えば、直流電源電圧（Vcc）４〜6Voltで、
汎用的には5Voltである。］１の正極（＋）端子からダ
イオード４順方向入力端子及び電源検出回路５の電圧検
出入力端子へ接続する。
汎用的には5Voltである。］１の正極（＋）端子からダ
イオード４順方向入力端子及び電源検出回路５の電圧検
出入力端子へ接続する。
また、副電源［例えば、長期間取り替え無用で最低１
年以上は寿命が保てるリチュウム電池等を採用し、その
出力電圧は約3Voltである。］２の正極（＋）端子から
ダイオード３順方向入力端子へ接続し、ダイオード3,4
の出力端子を共通接続し、その共通接続点は両者の出力
電圧のいわゆる高電圧優先回路を形成して、主電源１が
零のときは副電源２の電圧を表し、主電源１が正常のと
きはその電圧を示す。
年以上は寿命が保てるリチュウム電池等を採用し、その
出力電圧は約3Voltである。］２の正極（＋）端子から
ダイオード３順方向入力端子へ接続し、ダイオード3,4
の出力端子を共通接続し、その共通接続点は両者の出力
電圧のいわゆる高電圧優先回路を形成して、主電源１が
零のときは副電源２の電圧を表し、主電源１が正常のと
きはその電圧を示す。
この主電源１と副電源２の合成したどちらか高い方の
電圧が、図示していないがマイクロ・コンピュータなど
の回路電源とするところから、これを回路電源と定義す
る。
電圧が、図示していないがマイクロ・コンピュータなど
の回路電源とするところから、これを回路電源と定義す
る。
電源検出回路５には、回路電源の正極，負極が電源検
出回路５の電源端子（＋），（−）にそれぞれ接続さ
れ、先の主電源１からの電圧有無検出入力に対応する出
力端子からON信号が切り替え回路６へ与えられる 切り替え回路６は電源検出回路５からのON信号の有無
により切片61を出力端子ＡあるいはＢに切り替える。も
っともこの切り替え回路６の作動用電源も、回路電源の
正極，負極が切り替え回路６の電源端子（＋），（−）
にそれぞれ接続されて、与えられる。
出回路５の電源端子（＋），（−）にそれぞれ接続さ
れ、先の主電源１からの電圧有無検出入力に対応する出
力端子からON信号が切り替え回路６へ与えられる 切り替え回路６は電源検出回路５からのON信号の有無
により切片61を出力端子ＡあるいはＢに切り替える。も
っともこの切り替え回路６の作動用電源も、回路電源の
正極，負極が切り替え回路６の電源端子（＋），（−）
にそれぞれ接続されて、与えられる。
切り替え回路６の出力端子Ａには発振器７を接続し、
切り替え回路６の出力端子Ｂには発振器８を接続する。
切り替え回路６の出力端子Ｂには発振器８を接続する。
発振器７において、この発振子71の固有振動数は比較
的に高くしてあり、発振子71を挟む両電極にはそれぞれ
コンデンサ72,73が並列接続して回路電源の負極に接続
する。
的に高くしてあり、発振子71を挟む両電極にはそれぞれ
コンデンサ72,73が並列接続して回路電源の負極に接続
する。
発振器８において、この発振子81の固有振動数は比較
的に低くしてあり、発振子81を挟む両電極にはそれぞれ
コンデンサ82,83が並列接続して回路電源の負極に接続
する。
的に低くしてあり、発振子81を挟む両電極にはそれぞれ
コンデンサ82,83が並列接続して回路電源の負極に接続
する。
そして、発振器7,8のコンデンサ73,83側を共通接続
し、これをクロック（CLOCK）出力11の出力端子とす
る。
し、これをクロック（CLOCK）出力11の出力端子とす
る。
この出力端子からインバー９の入力端子へ接続し、そ
の出力端子から切り替え回路６の入力端子（共通）へ接
続する。また、インバー９の作動用電源も、回路電源の
正極，負極がインバー９の電源端子（＋），（−）にそ
れぞれ接続されて、与えられる。
の出力端子から切り替え回路６の入力端子（共通）へ接
続する。また、インバー９の作動用電源も、回路電源の
正極，負極がインバー９の電源端子（＋），（−）にそ
れぞれ接続されて、与えられる。
また、発振器7,8の負荷として、抵抗（Ｒ）93をイン
バー９の入・出力端子間に接続する。
バー９の入・出力端子間に接続する。
このようなクロック回路からのクロック出力11を通常
のマイクロコンピュータの演算用クロックに適用した場
合、主電源１は５ボルト・発振器７の発振周波数は12〜
16MHz,副電源２は３ボルトとしている。
のマイクロコンピュータの演算用クロックに適用した場
合、主電源１は５ボルト・発振器７の発振周波数は12〜
16MHz,副電源２は３ボルトとしている。
通常、主電源１の電源電圧が下がると、マイクロコン
ピュータなどの回路の動作可能周波数は下がり、例えば
５ボルトから、３ボルトで5MHz,2.5ボルトで3MHzと低下
する。また、回路電源の電源電圧による消費電流の変化
はほぼ10〜20％/Voltぐらいであるから、電源電圧が高
いと消費電流が増大するという不具合な状態を呈する。
ピュータなどの回路の動作可能周波数は下がり、例えば
５ボルトから、３ボルトで5MHz,2.5ボルトで3MHzと低下
する。また、回路電源の電源電圧による消費電流の変化
はほぼ10〜20％/Voltぐらいであるから、電源電圧が高
いと消費電流が増大するという不具合な状態を呈する。
そこで、副電源２［いわゆるバックアップ用の電池］
にはリチュウム電池等が適切である。つまり、この種の
電池は長期間取替えたくないので、バックアップ時間と
しては最低１年以上は保持させる必要があり、リチュウ
ム電池等がこれに対応できる。
にはリチュウム電池等が適切である。つまり、この種の
電池は長期間取替えたくないので、バックアップ時間と
しては最低１年以上は保持させる必要があり、リチュウ
ム電池等がこれに対応できる。
本発明は、副電源２は３ボルトで、発振器８の発振周
波数が12〜16MHzよりは少し低い周波数を発振するよう
にしてあるが、その消費電流は著しく減少する。
波数が12〜16MHzよりは少し低い周波数を発振するよう
にしてあるが、その消費電流は著しく減少する。
すなわち、本発明は次のとおりである。
従来回路で主電源１の他にバッテリ等の副電源［図示
省略］を備え、バッテリバックアップ機能を持った装置
では、バックアップ時の消費電流を低く抑えるため副電
源電圧は主電源電圧より低いことが一般的である。しか
し、一般に電源電圧がさがると動作可能なクロック周波
数が下がるので、装置の動作周波数を決める第２図の発
振器（OSC）７の発振周波数は、副電源２の最低電圧で
制限される。
省略］を備え、バッテリバックアップ機能を持った装置
では、バックアップ時の消費電流を低く抑えるため副電
源電圧は主電源電圧より低いことが一般的である。しか
し、一般に電源電圧がさがると動作可能なクロック周波
数が下がるので、装置の動作周波数を決める第２図の発
振器（OSC）７の発振周波数は、副電源２の最低電圧で
制限される。
本発明では、このような問題を解決する手段として、
例えば第１図の一実施例のようなクロック回路を構成す
る。
例えば第１図の一実施例のようなクロック回路を構成す
る。
電源検出回路は主電源１の通電と非通電とを検出する
回路であり、通電時にON＝１となる。
回路であり、通電時にON＝１となる。
切り替え回路６はアナログスイッチ等で構成される回
路で、主電源１の通電時、すなわちON＝１の時、発振子
71の発振器７を選択し、主電源１の非通電時、すなわち
ON＝０の時、発振子81の発振器８を選択するものであ
る。
路で、主電源１の通電時、すなわちON＝１の時、発振子
71の発振器７を選択し、主電源１の非通電時、すなわち
ON＝０の時、発振子81の発振器８を選択するものであ
る。
このようなクロック回路を構成することで、バックア
ップ時には、発振子81の発振器８による低周波発振，主
電源１の通電時には発振子71の発振器７による高周波発
振というように、クロック周波数の異なるクロック回路
が実現できる。
ップ時には、発振子81の発振器８による低周波発振，主
電源１の通電時には発振子71の発振器７による高周波発
振というように、クロック周波数の異なるクロック回路
が実現できる。
本発明では、発振周波数の異なる発振子をクロック停
止時（バックアップモード，スリーブ時）に切り替える
もので、一般的なマイコンに適用可能である。
止時（バックアップモード，スリーブ時）に切り替える
もので、一般的なマイコンに適用可能である。
以上述べたよう本発明によれば、バックアップ時に、
消費電流を低く抑える低周波発振を行い、主電源通電時
には装置の動作速度を上げる高周波発振を行うといっ
た、２種類のクロック周波数を発生するクロック回路が
容易に実現でき、装置の高性能化が可能であり、このク
ロック回路からのクロック出力を導入する演算回路に対
する信頼性が一段と向上するという、特段の効果を奏す
ることができる。
消費電流を低く抑える低周波発振を行い、主電源通電時
には装置の動作速度を上げる高周波発振を行うといっ
た、２種類のクロック周波数を発生するクロック回路が
容易に実現でき、装置の高性能化が可能であり、このク
ロック回路からのクロック出力を導入する演算回路に対
する信頼性が一段と向上するという、特段の効果を奏す
ることができる。
【図面の簡単な説明】 第１図は本発明の一実施例の回路構成を示すブロック
図、第２図は従来例の説明図である。 １…主電源（＋）、２…副電源（＋）、10…主・副電源
（−）、3,4…ダイオード、５…電源検出回路、６…切
り替え回路、７…第１の発振器、71…発振子、72,73…
コンデンサ、８…第２の発振器、81…発振子、82,83…
コンデンサ、９…インバータ、91,92…インバータの電
源端子（＋），（−）、93…抵抗。
図、第２図は従来例の説明図である。 １…主電源（＋）、２…副電源（＋）、10…主・副電源
（−）、3,4…ダイオード、５…電源検出回路、６…切
り替え回路、７…第１の発振器、71…発振子、72,73…
コンデンサ、８…第２の発振器、81…発振子、82,83…
コンデンサ、９…インバータ、91,92…インバータの電
源端子（＋），（−）、93…抵抗。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 1/08 H03K 3/02
Claims (2)
- 【請求項１】主電源とそれよりも低い電圧の副電源の２
つの電源からの入力端子を持つ装置にそなえるクロック
・パルスを発生する回路において、 主電源と副電源の各入力端子に、それぞれの電圧の印加
方向のダイオードを介しそれらの出力端子を共通接続し
て、高圧優先の装置内部での回路電源端子の正極とし、 主電源の入力端子からの主電源の電圧の有無を検出し、
主電源の電圧の有あるいは無に対応した信号を送出する
電源検出回路と、 固有振動数の高い発振子の両電極からそれぞれコンデン
サを介して装置内部での回路電源端子の負極へ接続した
第１の発振器と、 固有振動数の低い発振子の両電極からそれぞれコンデン
サを介して装置内部での回路電源端子の負極へ接続した
第２の発振器と、 固有振動数の高い発振子の一方の電極と固有振動数の低
い発振子の一方の電極を共通接続して、第１あるいは第
２の発振器からの発振電圧を入力、その電圧位相を反転
して切り替え回路へ出力するインバータと、 インバータからの出力を入力し、電源検出回路からの主
電源の電圧の有あるいは無に対応した信号を導入し、そ
のに信号に基づき出力端子を切り替える切り替え回路
と、 切り替え回路の対応する出力端子に固有振動数の高い発
振子の他方の電極あるいは固有振動数の低い発振子の他
方の電極を接続する手段と、 インバータの入力端子と出力端子間に設けた負荷抵抗
と、 電源検出回路とインバータと切り替え回路の電源
（＋），（−）端子に回路電源端子の正極，負極を接続
する手段と、 固有振動数の高い発振子の一方の電極と固有振動数の低
い発振子の一方の電極を共通接続した接続点からクロッ
クを出力する手段と、 を具備することを特徴とするクロック回路。 - 【請求項２】主電源は出力電圧が４〜６ボルトの電池で
あり、 副電源として出力電圧が約３ボルトであるリチュウム電
池とする 請求項１記載のクロック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192273A JP2757478B2 (ja) | 1989-07-25 | 1989-07-25 | クロック回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192273A JP2757478B2 (ja) | 1989-07-25 | 1989-07-25 | クロック回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0357006A JPH0357006A (ja) | 1991-03-12 |
| JP2757478B2 true JP2757478B2 (ja) | 1998-05-25 |
Family
ID=16288534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1192273A Expired - Fee Related JP2757478B2 (ja) | 1989-07-25 | 1989-07-25 | クロック回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757478B2 (ja) |
-
1989
- 1989-07-25 JP JP1192273A patent/JP2757478B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0357006A (ja) | 1991-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| JP2757478B2 (ja) | クロック回路 | |
| US5552751A (en) | Low voltage, low power oscillator having voltage level shifting circuit | |
| JPS61140204A (ja) | Ｃｍｏｓ水晶発振回路 | |
| JPH0564429A (ja) | 半導体装置及び電子機器 | |
| US6911873B2 (en) | Detection circuit and method for an oscillator | |
| US6888418B2 (en) | Control circuit and method for a crystal oscillator using a timer | |
| JP3185531B2 (ja) | 周波数切換型発振器 | |
| JP2712746B2 (ja) | 発振回路 | |
| JP2611542B2 (ja) | 可変分周回路 | |
| JPH0488869A (ja) | 電源電圧供給回路 | |
| JPH06204748A (ja) | Ｃｍｏｓ水晶発振器 | |
| JPH051129Y2 (ja) | ||
| JP3358379B2 (ja) | Ｃｍｏｓ圧電発振回路 | |
| JP2768013B2 (ja) | 分周器 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JPH0851380A (ja) | 局部発振回路 | |
| JPH06274240A (ja) | クロック信号供給回路 | |
| JPS60144015A (ja) | クロツクパルス発振装置 | |
| JPH0223703A (ja) | 発振制御回路 | |
| JPH0821815B2 (ja) | 信号発生装置 | |
| JP2002252968A (ja) | スイッチトキャパシタ電源装置 | |
| JPH0887344A (ja) | クロック発生装置 | |
| JPS62225004A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |