JP2002252968A

JP2002252968A - スイッチトキャパシタ電源装置

Info

Publication number: JP2002252968A
Application number: JP2001049683A
Authority: JP
Inventors: Isao Nishino; 功西野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-02-26
Filing date: 2001-02-26
Publication date: 2002-09-06

Abstract

(57)【要約】【課題】電源投入時に負荷電流の影響を受けない安定
な動作を行うスイッチトキャパシタ電源装置を実現す
る。【解決手段】トランジスタ１１５、１１６によるカレ
ントミラー回路にスタートアップダイオードとスタート
アップ電流検出回路の両方の機能をもたせ、スイッチト
キャパシタ電源回路１０６のスタートアップ時に、負荷
電流を制限してスタートアップ時に負荷電流の影響をな
くし、スイッチトキャパシタ電源回路１０６の内蔵発振
器を安定して発振させるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、スイッチトキャ
パシタ方式あるいは、チャージポンプ方式と呼ばれるＤ
Ｃ−ＤＣ変換電源装置の入力電圧印加時の動作安定化に
関するものである。

【０００２】

【従来の技術】図８は従来のスイッチトキャパシタ電源
装置を示す構成図である。図において、１０１はスイッ
チトキャパシタ電源装置の入力電圧端子、１０２、１０
６はＩＣ化された２倍昇圧用スイッチトキャパシタ電源
回路、１０３、１０７はスタートアップダイオードとし
て働くダイオード、１０４、１０８はフライングキャパ
シタとして働くコンデンサ、１０５はコンデンサ、１０
９はコンデンサ、１１０はトランジスタ、１１１はオペ
アンプ、１１２、１１３は抵抗、１１４は負荷である。

【０００３】スイッチトキャパシタ電源回路１０２、１
０６は図９に示すように入出力を入換えると、入力の１
／２の電圧を生成することができる。このため、スイッ
チング用の内蔵発振器（ＯＳＣとして示す）の電源は図
８の内部回路に示すように２倍昇圧用としての出力側か
らとるようになっている。もし、２倍昇圧用としての入
力側からとれば、１／２電圧生成用として使用した時、
内蔵発振器の電源電圧も入力電圧の１／２となり、最低
動作入力電圧が、２倍昇圧用として使用した場合の２倍
となってしまう。

【０００４】入力電圧端子１０１に入力された電圧は、
スイッチトキャパシタ電源回路１０２、ダイオード１０
３、コンデンサ１０４，１０５からなる２倍昇圧回路に
てほぼ２倍の電圧に昇圧される。ここでダイオード１０
３は、入力電圧端子１０１に電圧が入力された時、この
電圧をスイッチトキャパシタ電源回路１０２の出力端子
に加え、内蔵発振器を動作させる役目を行う。これによ
り２倍昇圧動作が開始され、スイッチトキャパシタ電源
回路１０２の出力電圧が立ちあがり、入力電圧端子１０
１に入力された電圧に略等しくなった時点でダイオード
１０３には電流がながれなくなり、内蔵発振器はスイッ
チトキャパシタ電源回路１０２によって生成された電圧
により動作する。いわゆるスタートアップ動作である。
スタートアップ後は２倍昇圧動作により出力電圧は入力
電圧の約２倍となる。

【０００５】スイッチトキャパシタ電源回路１０２の出
力は、図８の接続のように次段のスイッチトキャパシタ
電源回路１０６の入力に加えられる。スイッチトキャパ
シタ電源回路１０６の入力電圧としては、入力電圧端子
の負側がスイッチトキャパシタ電源回路１０２の入力電
圧端子１０１に接続されているのでスイッチトキャパシ
タ電源回路１０２の入力電圧とほぼ同じである。これが
スイッチトキャパシタ電源回路１０２の場合と同様に２
倍昇圧され出力されるが、コンデンサ１０９の負側が入
力電圧端子１０１に接続されているので、スイッチトキ
ャパシタ電源回路１０６の出力電圧はほぼ入力電圧端子
１０１の入力電圧のほぼ３倍となる。

【０００６】スイッチトキャパシタ電源回路１０６の出
力は、トランジスタ１１０、オペアンプ１１１、抵抗１
１２，１１３から構成されるレギュレータ回路に入力さ
れる。負荷１１４への出力電圧は抵抗１１２、１１３に
より分圧され、オペアンプ１１１の−入力へ入力され
る。オペアンプ１１１の＋入力には入力電圧端子１０１
への入力電圧が入力されている。従って、このレギュレ
ータ回路は、抵抗１１２、１１３により分圧して入力電
圧端子１０１への入力電圧と等しくなる電圧を負荷１１
４への出力電圧として出力する。

【０００７】このようなスイッチトキャパシタ電源装置
において、当然ながら負荷１１４への電流によるスイッ
チトキャパシタ電源回路１０２、１０６の出力電圧低下
は免れない。

【０００８】図１０は他の従来のスイッチトキャパシタ
電源装置を示す構成図である。図において、１３１、１
３２は内蔵発振器の電源を入力側からとる方式のスイッ
チトキャパシタ電源回路、１３３はトランジスタ、１３
４はオペアンプ、１３５，１３６は抵抗、１３７は負荷
である。

【０００９】図１０に示す従来例では、内蔵発振器の電
源を入力側からとる方式のスイッチトキャパシタ電源回
路を使用しているのでスタートアップの必要はなく、ス
タートアップ用の部品も必要ない。トランジスタ１３
３、オペアンプ１３４、抵抗１３５，１３６からなるレ
ギュレータ回路を構成し、図８に示す前述の従来例や本
従来例のスイッチトキャパシタ電源回路１３２に接続さ
れるレギュレータと同一構成であり、スイッチトキャパ
シタ電源回路１３１の出力を入力とし、負荷１３７が接
続される。

【００１０】さて、スイッチトキャパシタ電源回路１３
１にはレギュレータ回路を介し、負荷１３７が接続され
ているので、スイッチトキャパシタ電源回路１３１の出
力は負荷電流の影響を受け低下する。

【００１１】

【発明が解決しようとする課題】図８に示す従来例で
は、スイッチトキャパシタ電源装置が電源ＯＮ時（入力
電圧端子１０１へ電圧印加時）の動作において、ダイオ
ード１０３，１０７を介し負荷１１４へ電流が流れる。
スイッチトキャパシタ電源回路１０２がスタートアップ
後はダイオード１０７を介し負荷１１４へ電流が流れ
る。もし、この負荷１１４への電流によるスイッチトキ
ャパシタ電源回路１０２の出力電圧低下が大きく、スイ
ッチトキャパシタ電源回路１０６の内蔵発振器へダイオ
ード１０７を介しかかる電圧が最低動作電圧以下となっ
てしまった場合は、内蔵発振器は発振動作を行えず、ス
イッチトキャパシタ電源回路１０６はスイッチトキャパ
シタ動作を行えず、出力電圧はスイッチトキャパシタ電
源回路１０２の出力電圧からダイオード１０７の電圧降
下を減じた電圧となり、所望の電圧（入力電圧端子１０
１の入力電圧のほぼ３倍）に比べ、非常に低いものとな
り、本来の動作を行えない。

【００１２】また、そもそも入力電圧端子１０１の入力
電圧がスイッチトキャパシタ電源回路の内蔵発振器の最
低動作電圧に対し、余裕のない場合上記問題は一層深刻
である。従来の例ではこのような課題を有する。

【００１３】図１０に示す従来例では、スイッチトキャ
パシタ電源回路１３１の出力はスイッチトキャパシタ電
源回路１３２の入力であるので、もし、電源ｏｎ時負荷
１３７への電流によるスイッチトキャパシタ電源回路１
３１の出力電圧低下の影響でスイッチトキャパシタ電源
回路１３２への入力電圧が内蔵発振器の最低動作電圧よ
り低くなるとスイッチトキャパシタ電源回路１３２は動
作しなくなる。従って、スイッチトキャパシタ電源回路
１３２の出力に接続されたレギュレータや負荷１１４に
は電流供給できない。

【００１４】この発明は以上のような問題点を解決する
ためになされたもので、電源ｏｎ時にも安定した動作が
行えるスイッチトキャパシタ電源装置を提供することを
目的とする。

【００１５】

【課題を解決するための手段】この発明に係るスイッチ
トキャパシタ電源装置は、電源ｏｎ時スタートアップ回
路を流れる電流を検出し、電流検出時は、負荷へ電流が
流れないようにする手段を有するものである。

【００１６】また、スイッチトキャパシタ電源回路の出
力電圧が入力電圧より高くなるまでは負荷へ電流が流れ
ないようにする手段を有するものである。

【００１７】また、スイッチトキャパシタ電源回路の内
蔵発振器が動作していることをフライングキャパシタに
現れる発振波形を検出し、非検出時、負荷へ電流が流れ
ないようにする手段を有するものである。

【００１８】

【発明の実施の形態】以下、この発明に係るスイッチト
キャパシタ電源装置の実施の形態を図面に基づき具体的
に説明する。実施の形態１．図１は実施の形態１を示す図で、スイッ
チトキャパシタ電源装置を示す構成図である。図におい
て、１１５、１１６はトランジスタ、１１７、１１８は
抵抗、１１９はトランジスタ、１２０は抵抗である。そ
の他は図８と同じ。

【００１９】次に動作を説明する。トランジスタ１１５
のベースとコレクタは接続されており、エミッタ・ベー
ス間のダイオード特性を利用し図８の従来例に示すダイ
オード１０７の働き、すなわちスタートアップとして働
く。一方トランジスタ１１６のベースおよびエミッタは
それぞれトランジスタ１１５のベース、エミッタに接続
されている。従って、トランジスタ１１５、１１６はカ
レントミラー回路として働き、トランジスタ１１５を流
れる電流と同じ値の電流がトランジスタ１１６を流れ
る。これにより、電源ｏｎ時、スイッチトキャパシタ電
源回路１０６の内蔵発振器への電流がトランジスタ１１
５を流れている間、トランジスタ１１６にも同じ値の電
流が流れる。

【００２０】このトランジスタ１１６を流れる電流は抵
抗１１７、１１８による分圧回路を流れ、トランジスタ
１１９をｏｎとする。トランジスタ１１９のｏｎ動作に
より、オペアンプ１１１の＋入力の電圧はほぼ０とな
る。抵抗１２０はトランジスタ１１９のｏｎ動作によ
り、入力電圧端子１０１への入力電圧を直接グランドに
落とさないためにあり、オペアンプの入力インピーダン
スは通常非常に高く、従来例には抵抗１２０相当のもの
はなかったが問題にならない。オペアンプ１１１の＋入
力の電圧はほぼ０とすることにより、オペアンプ１１１
の出力もほぼ０となり、トランジスタ１１０はｏｆｆ状
態となり、出力は０となる。これにより負荷１１４には
電流が流れない。従って、スタートアップ時には、負荷
電流が流れず、スイッチトキャパシタ電源回路１０６の
内蔵発振器は安定に発振することができる。

【００２１】スイッチトキャパシタ電源回路１０６の内
蔵発振器が発振開始し、スイッチトキャパシタ動作によ
りスイッチトキャパシタ電源回路１０６の出力電圧が上
昇すると、トランジスタ１１５のエミッタ・ベース間は
逆バイアスとなり、電流が流れなくなる。すると、トラ
ンジスタ１１６も電流が流れなくなり、トランジスタ１
１９はｏｆｆとなる。これにより、オペアンプ１１１の
＋入力の電圧は正規の電圧となり、オペアンプ１１１、
抵抗１１２，１１３トランジスタ１１０からなるレギュ
レータが働き、負荷電流が流れる。負荷電流が流れるこ
とにより、スイッチトキャパシタ電源回路１０２、１０
６の出力電圧は低下するが、内蔵発振器の動作は通常ヒ
ステリシス特性をもつので、いったん発振すれば、ある
程度の電圧降下の影響は受けず、発振を持続する。これ
により、スイッチトキャパシタ電源装置は電源ｏｎ時に
も安定な動作を行う。

【００２２】図２には、図８の従来例による、負荷電流
の値に対する最低動作入力電圧（入力電圧端子１０１へ
の入力電圧）特性と、本実施の形態による最低動作入力
電圧をグラフとして示す。ただし、スイッチトキャパシ
タ電源回路は３段カスケードの構成で、４倍昇圧回路の
場合である。

【００２３】上述の実施の形態では、スイッチトキャパ
シタ電源装置が２段カスケードの構成で、電源ｏｎ時出
力に負荷が接続された第２段のスイッチトキャパシタ電
源回路のスタートアップ回路を流れる電流を検出し、電
流検出時は、負荷へ電流が流れないようにするものにつ
いて説明したが、２段カスケードに限らず何段でもよ
く、またそのうちの出力に負荷が接続されたスイッチト
キャパシタ電源回路は全て対象となるものである。

【００２４】上述の実施の形態によれば、スタートアッ
プ回路をカレントミラー回路とすることにより、電源ｏ
ｎ時すなわちスタートアップ状態を検出することがで
き、これにより負荷電流を制御することで負荷電流の影
響をなくし、スイッチトキャパシタ電源装置は電源ｏｎ
時にも安定な動作を行わせることができるという効果が
ある。

【００２５】実施の形態２．図３は実施の形態２を示す
図で、スイッチトキャパシタ電源装置を示す構成図であ
る。図において、１２１、１２２は抵抗、１２３，１２
４はトランジスタ、１２５はダイオードである。その他
は図８と同じ。

【００２６】次に動作について説明する。トランジスタ
１２３のエミッタはスイッチトキャパシタ電源回路１０
６の出力に、コレクタは抵抗１２１を介しスイッチトキ
ャパシタ電源回路１０６の入力に接続され、ベースはコ
レクタに接続されている。これによりトランジスタ１２
３はエミッタ・ベース間のダイオード特性を利用し、ス
イッチトキャパシタ電源回路１０６の出力電圧が、入力
電圧より低い時すなわちスタートアップ時は、トランジ
スタ１２３には電流は流れない。一方トランジスタ１２
４のベースはトランジスタ１２３のベースに接続され、
トランジスタ１２３、１２４からなる回路はカレントミ
ラー回路となっている。従って、トランジスタ１２４に
も電流は流れない。抵抗１２２には、入力電圧端子１０
１に入力された電圧から抵抗１２０、ダイオード１２５
を介して電流が流れる。これにより、オペアンプ１１１
の＋入力の電圧は、正規の電圧より低下する。抵抗１２
２の抵抗値を抵抗１２０の抵抗値に比べ小さくすること
により、オペアンプ１１１の＋入力の電圧の低下を大き
くし、入力電圧をほとんど０とすることができる。これ
により、実施の形態１と同様に負荷電流を０とすること
ができ、スイッチトキャパシタ電源回路１０６の内蔵発
振器は安定に発振することができる。

【００２７】次に、スイッチトキャパシタ電源回路１０
６の出力電圧が、入力電圧より高い時はスイッチトキャ
パシタ電源回路１０６の出力から入力に電流が流れ、ト
ランジスタ１２４にもトランジスタ１２３と同じ値の電
流が抵抗１２２を流れ、抵抗１２２に電圧を生じる。な
お、抵抗１２１は電流制限のためにある。抵抗１２２に
生じた電圧値をオペアンプ１１１に＋入力の正規の電圧
値より高くなるように抵抗１２２の値を決めれば、ダイ
オード１２５はｏｆｆとなり、オペアンプ１１１の＋入
力には正規の電圧がかかり、実施の形態１と同様の動作
を行い、スイッチトキャパシタ電源装置は電源ｏｎ時に
も安定な動作を行う。

【００２８】本実施の形態は、スタートアップダイオー
ドによる電圧降下を小さくし、さらに最低動作電圧を下
げたい場合にスタートアップダイオードにショットキー
バリアダイオードを使用し、スタートアップ回路として
カレントミラー回路が構成できない場合に有効である。

【００２９】上述の実施の形態では、スイッチトキャパ
シタ電源装置が２段カスケードの構成で、出力に負荷が
接続された第２段のスイッチトキャパシタ電源回路の出
力電圧が入力電圧より高くなるまでは負荷へ電流が流れ
ないようにするものについて説明したが、２段カスケー
ドに限らず何段でもよく、またそのうちの出力に負荷が
接続されたスイッチトキャパシタ電源回路の全てが対象
となるものである。

【００３０】上述の実施の形態によれば、カレントミラ
ー回路により、スイッチトキャパシタ電源回路が動作し
たかどうか検出することにより、負荷電流を制御し、電
源ｏｎ時すなわちスタートアップ時に負荷電流の影響を
なくし、スイッチトキャパシタ電源装置は電源ｏｎ時に
も安定な動作を行わせることができるという効果があ
る。

【００３１】実施の形態３．図４は実施の形態３を示す
図で、スイッチトキャパシタ電源装置を示す構成図であ
る。図において、１２６はコンデンサ、１２７，１２８
はダイオード、１２９はコンデンサ、１３０は抵抗であ
る。その他は図８と同じ。

【００３２】次に動作を説明する。スイッチトキャパシ
タ電源回路１０６に接続されたフライングキャパシタと
して働くコンデンサ１０８の一方の端子にはコンデンサ
１２６、ダイオード１２７，１２８、コンデンサ１２９
からなる倍電圧整流回路が接続される。電源ｏｎ時、ス
イッチトキャパシタ電源回路１０６の内蔵発振器が発振
してない時は、フライングキャパシタとして働くコンデ
ンサ１０８には発振波形が現れないので、倍電圧整流回
路には出力が現れず、抵抗１３０には入力電圧端子１０
１に入力された電圧から抵抗１２０、ダイオオード１２
５を介して電流が流れる。これにより、オペアンプ１１
１の＋入力の電圧は、正規の電圧より低下する。実施の
形態２と同様に抵抗１３０の抵抗値を抵抗１２０の抵抗
値に比べ小さくすることにより、オペアンプ１１１の＋
入力の電圧の低下を大きくし、入力電圧をほとんど０と
することができる。これにより、実施の形態１と同様に
負荷電流を０とすることができ、スイッチトキャパシタ
電源回路１０６の内蔵発振器は安定に発振することがで
きる。

【００３３】スイッチトキャパシタ電源回路１０６の内
蔵発振器が発振すると、フライングキャパシタとして働
くコンデンサ１０８には発振波形が現れ、倍電圧整流回
路には直流電圧が生じ、抵抗１３０に電圧を生じる。抵
抗１３０に生じた電圧値をオペアンプ１１１に＋入力の
正規の電圧値より高くなるように抵抗１２２の値を決め
れば、ダイオード１２５はｏｆｆとなり、オペアンプ１
１１の＋入力には正規の電圧がかかり、実施の形態１と
同様の動作を行い、スイッチトキャパシタ電源装置は電
源ｏｎ時にも安定な動作を行う。

【００３４】上述の実施の形態では、スイッチトキャパ
シタ電源装置が２段カスケードの構成で、出力に負荷が
接続された第２段のスイッチトキャパシタ電源回路のス
イッチトキャパシタ電源回路の内蔵発振器が動作してい
ることをフライングキャパシタに現れる発振波形を検出
し、非検出時、負荷へ電流が流れないようにする手段を
有するものについて説明したが、２段カスケードに限ら
ず何段でもよく、またそのうちの出力に負荷が接続され
たスイッチトキャパシタ電源回路の全てが対象となるも
のである。

【００３５】上述の実施の形態によれば、スイッチトキ
ャパシタ電源回路の内蔵発振器が動作したかどうかを検
出することにより、負荷電流を制御し、電源ｏｎ時すな
わちスタートアップ時に負荷電流の影響をなくし、スイ
ッチトキャパシタ電源装置は電源ｏｎ時にも安定な動作
を行わせることができるという効果がある。

【００３６】実施の形態４．図５は実施の形態４を示す
図で、スイッチトキャパシタ電源装置を示す構成図であ
る。図において、実施の形態２と同様に抵抗１２１，１
２２、トランジスタ１２３，１２４からなるカレントミ
ラー回路が、スイッチトキャパシタ電源回路１３２の入
出力間に接続されている。その他は図１０と同じ。

【００３７】電源ｏｎ時、負荷１３７への電流の影響で
スイッチトキャパシタ電源回路１３１の出力電圧が低下
し、スイッチトキャパシタ電源回路１３２の内蔵発振器
の最低動作電圧より低くなった場合、抵抗１２１，１２
２、トランジスタ１２３，１２４からなるカレントミラ
ー回路には電流が流れない。抵抗１２２には、入力電圧
端子１０１に入力された電圧から抵抗１３８、ダイオー
ド１３９を介して電流が流れる。これにより、オペアン
プ１３４の＋入力の電圧は、正規の電圧より低下する。
抵抗１２２の抵抗値を抵抗１３８の抵抗値に比べ小さく
することにより、オペアンプ１３４の＋入力の電圧の低
下を大きくし、入力電圧をほとんど０とすることができ
る。これにより、実施の形態１、２と同様に負荷電流を
０とすることができ、スイッチトキャパシタ電源回路１
３２の内蔵発振器は安定に発振することができる。

【００３８】次に、スイッチトキャパシタ電源回路１３
２の出力電圧が、入力電圧より高い時はスイッチトキャ
パシタ電源回路１３２の出力から入力に電流が流れ、ト
ランジスタ１２４にもトランジスタ１２３と同じ値の電
流が抵抗１２２を流れ、抵抗１２２に電圧を生じる。な
お、抵抗１２１は電流制限のためにある。抵抗１２２に
生じた電圧値をオペアンプ１３４に＋入力の正規の電圧
値より高くなるように抵抗１２２の値を決めれば、ダイ
オード１３９はｏｆｆとなり、オペアンプ１３４の＋入
力には正規の電圧がかかり、実施の形態１、２と同様の
動作を行い、スイッチトキャパシタ電源装置は電源ｏｎ
時にも安定な動作を行う。

【００３９】上述の実施の形態では、スイッチトキャパ
シタ電源装置が２段カスケードの構成で、第２段のスイ
ッチトキャパシタ電源回路の出力電圧が入力電圧より高
くなるまでは、第１段の負荷へ電流が流れないようにす
るものについて説明したが、２段カスケードに限らず何
段でもよく、またそのうちの出力に負荷が接続されたス
イッチトキャパシタ電源回路の全てが対象となるもので
ある。

【００４０】上述の実施の形態によれば、カレントミラ
ー回路により、スイッチトキャパシタ電源回路が動作し
たかどうか検出することにより、負荷電流を制御し、電
源ｏｎ時に負荷電流の影響をなくし、スイッチトキャパ
シタ電源装置は電源ｏｎ時にも安定な動作を行わせるこ
とができるという効果がある。

【００４１】実施の形態５．図６は実施の形態５を示す
図で、スイッチトキャパシタ電源装置を示す構成図であ
る。図において、実施の形態３と同様にスイッチトキャ
パシタ電源回路１３２のフライングキャパシタとして働
くコンデンサ１０８の一方の端子にはコンデンサ１２
６、ダイオード１２７，１２８、コンデンサ１２９から
なる倍電圧整流回路が接続される。その他は図１０と同
じ。

【００４２】従って、スイッチトキャパシタ電源回路１
３２の内蔵発振器が発振しない時は、実施の形態３、４
と同様にして、負荷１３７への負荷電流を０とすること
ができ、スイッチトキャパシタ電源回路１３２の内蔵発
振器は安定に発振することができる。

【００４３】スイッチトキャパシタ電源回路１３２の内
蔵発振器が発振すると、実施の形態３と同様の動作によ
り、実施の形態１、３と同様の動作を行い、スイッチト
キャパシタ電源装置は電源ｏｎ時にも安定な動作を行
う。

【００４４】上述の実施の形態では、スイッチトキャパ
シタ電源装置が２段カスケードの構成で、第２段のスイ
ッチトキャパシタ電源回路の内蔵発振器が動作している
ことをフライングキャパシタに現れる発振波形を検出
し、非検出時、負荷へ電流が流れないようにするものに
ついて説明したが、２段カスケードに限らず何段でもよ
く、またそのうちの出力に負荷が接続されたスイッチト
キャパシタ電源回路の全てが対象となるものである。

【００４５】上述の実施の形態によれば、スイッチトキ
ャパシタ電源回路の内蔵発振器が動作したかどうかを検
出することにより、負荷電流を制御し、電源ｏｎ時に負
荷電流の影響をなくし、スイッチトキャパシタ電源装置
は電源ｏｎ時にも安定な動作を行わせることができると
いう効果がある。

【００４６】実施の形態６．図７は実施の形態５を示す
図で、スイッチトキャパシタ電源装置を示す構成図であ
る。図において、１４０，１４１は抵抗、１４２はトラ
ンジスタである。その他は図１０と同じ。

【００４７】次に動作を説明する。実施の形態１と同様
に、トランジスタ１１５，１１６からなるカレントミラ
ー回路がスイッチトキャパシタ電源回路１３２の入出力
間に接続されている。電源ｏｎ時、負荷１３７への電流
の影響でスイッチトキャパシタ電源回路１３１の出力電
圧が低下し、スイッチトキャパシタ電源回路１３２の内
蔵発振器の最低動作電圧より低くなった場合、スイッチ
トキャパシタ電源回路１３２は動作せず、トランジスタ
１１５を介し、トランジスタ１１０、オペアンプ１１
１、抵抗１１２，１１３からなるレギュレータ回路を通
り、負荷１１４に電流が流れる。すると、実施の形態１
と同様にして、トランジスタ１１６にも電流が流れ、抵
抗１４０，１４１を流れる。これにより、トランジスタ
１４２はｏｎとなり、オペアンプ１３４の＋入力の電圧
をほぼ０とする。従って、実施の形態１と同様にオペア
ンプ１３４の出力もほぼ０となり、トランジスタ１３３
はｏｆｆ状態となり、出力は０となる。これにより負荷
１３７には電流が流れない。従って、スタートアップ時
には、負荷電流が流れず、スイッチトキャパシタ電源回
路１３２の内蔵発振器は安定に発振することができる。

【００４８】スイッチトキャパシタ電源回路１３２の内
蔵発振器が発振開始し、スイッチトキャパシタ動作によ
りスイッチトキャパシタ電源回路１３２の出力電圧が上
昇すると、トランジスタ１１５のエミッタ・ベース間は
逆バイアスとなり、電流が流れなくなる。すると、トラ
ンジスタ１１６も電流が流れなくなり、トランジスタ１
４２はｏｆｆとなる。これにより、オペアンプ１３４の
＋入力の電圧は正規の電圧となり、オペアンプ１３４、
抵抗１３５，１３６トランジスタ１３３からなるレギュ
レータが働き、負荷電流が負荷１３７を流れ、スイッチ
トキャパシタ電源装置は正規動作を行い、電源ｏｎ時に
も安定な動作を行う。

【００４９】上述の実施の形態では、スイッチトキャパ
シタ電源装置が２段カスケードの構成で、電源ｏｎ時第
２段のスイッチトキャパシタ電源回路の入出力間に接続
されたカレントミラー回路に流れる電流を検出し、電流
検出時は、第１段のスイッチトキャパシタ電源回路の負
荷へ電流が流れないようにするものについて説明した
が、２段カスケードに限らず何段でもよく、またそのう
ちの出力に負荷が接続されたスイッチトキャパシタ電源
回路は全て対象となるものである。

【００５０】上述の実施の形態によれば、カレントミラ
ー回路とすることにより、電源ｏｎ時の状態を検出する
ことができ、これにより負荷電流を制御することで負荷
電流の影響をなくし、スイッチトキャパシタ電源装置は
電源ｏｎ時にも安定な動作を行わせることができるとい
う効果がある。

【００５１】

【発明の効果】以上のようにこの発明によれば、スター
トアップ回路をカレントミラー回路とすることにより、
電源ｏｎ時すなわちスタートアップ状態を検出すること
ができ、これにより負荷電流を制御することで負荷電流
の影響をなくし、スイッチトキャパシタ電源装置は電源
ｏｎ時にも安定な動作を行わせることができるという効
果がある。

【００５２】また、更に、カレントミラー回路により、
スイッチトキャパシタ電源回路が動作したかどうか検出
することにより、負荷電流を制御し、電源ｏｎ時すなわ
ちスタートアップ時に負荷電流の影響をなくし、スイッ
チトキャパシタ電源装置は電源ｏｎ時にも安定な動作を
行わせることができるという効果がある。

【００５３】また、更に、スイッチトキャパシタ電源回
路の内蔵発振器が動作したかどうかを検出することによ
り、負荷電流を制御し、電源ｏｎ時すなわちスタートア
ップ時に負荷電流の影響をなくし、スイッチトキャパシ
タ電源装置は電源ｏｎ時にも安定な動作を行わせること
ができるという効果がある。

【図面の簡単な説明】

【図１】実施の形態１を示す図で、スイッチトキャパ
シタ電源装置を示す構成図である。

【図２】実施の形態１を示す図で、動作を示すグラフ
である。

【図３】実施の形態２を示す図で、スイッチトキャパ
シタ電源装置を示す構成図である。

【図４】実施の形態３を示す図で、スイッチトキャパ
シタ電源装置を示す構成図である。

【図５】実施の形態４を示す図で、スイッチトキャパ
シタ電源装置を示す構成図である。

【図６】実施の形態５を示す図で、スイッチトキャパ
シタ電源装置を示す構成図である。

【図７】実施の形態６を示す図で、スイッチトキャパ
シタ電源装置を示す構成図である。

【図８】従来のスイッチトキャパシタ電源装置を示す
構成図である。例を示す構成図である。

【図９】従来のスイッチトキャパシタ電源回路を示す
構成図である。

【図１０】他の従来のスイッチトキャパシタ電源装置
を示す構成図である。

【符号の説明】

１０１入力電圧端子、１０２スイッチトキャパシタ
電源回路、１０３ダイオード、１０４コンデンサ、
１０５コンデンサ、１０６スイッチトキャパシタ電
源回路、１０７ダイオード、１０８コンデンサ、１
０９コンデンサ、１１０トランジスタ、１１１オ
ペアンプ、１１２抵抗、１１３抵抗、１１４負
荷、１１５トランジスタ、１１６トランジスタ、１
１７抵抗、１１８抵抗、１１９トランジスタ、１
２０抵抗、１２１抵抗、１２２抵抗、１２３トラ
ンジスタ、１２４トランジスタ、１２５ダイオー
ド、１２６コンデンサ、１２７ダイオード、１２８
ダイオード、１２９コンデンサ、１３０抵抗、１
３１スイッチトキャパシタ電源回路、１３２スイッ
チトキャパシタ電源回路、１３３トランジスタ、１３
４オペアンプ、１３５抵抗、１３６抵抗、１３７
負荷、１３８抵抗、１３９ダイオード、１４０
抵抗１４１抵抗、１４２トランジスタ。

Claims

【特許請求の範囲】

【請求項１】内蔵発信器の電源を出力側からとる方式
のスイッチトキャパシタ電源装置において、１個乃至カ
スケードに接続されたスイッチトキャパシタ電源回路の
うち出力に負荷が接続されたスイッチトキャパシタ電源
回路の出力と負荷間に接続されたスイッチ手段と、前記
出力に負荷が接続されたスイッチトキャパシタ電源回路
を除くスイッチトキャパシタ電源回路の各々の入出力間
に、入力側がアノード、出力側がカソードとなるように
接続されたダイオードと、前記出力に負荷が接続された
スイッチトキャパシタ電源回路の入出力間に入力側がエ
ミッタ、出力側がコレクタが接続され、ベースとコレク
タが接続された第１のトランジスタと、前記第１のトラ
ンジスタのベースにベースが接続され、エミッタは前記
第１のトランジスタのエミッタに接続された第２のトラ
ンジスタを備え、前記第２のトランジスタのコレクタ電
流が流れている時は、前記スイッチ手段により負荷への
電流を制限することを特徴とするスイッチトキャパシタ
電源装置。
【請求項２】内蔵発信器の電源を出力側からとる方式
のスイッチトキャパシタ電源装置において、１個乃至カ
スケードに接続されたスイッチトキャパシタ電源回路の
うち出力に負荷が接続されたスイッチトキャパシタ電源
回路の出力と負荷間に接続されたスイッチ手段と、前記
１個乃至カスケードに接続されたスイッチトキャパシタ
電源回路の各々の入出力間に、入力側がアノード、出力
側がカソードとなるように接続されたダイオードと、前
記出力に負荷が接続されたスイッチトキャパシタ電源回
路の入力に片方の端子が接続された抵抗と、前記出力に
負荷が接続されたスイッチトキャパシタ電源回路の出力
にエミッタが接続され、コレクタは前記抵抗のもう一方
の端子に接続され、コレクタとベースが接続された第１
のトランジスタと、前記第１のトランジスタのベースに
ベースが接続され、エミッタは前記第１のトランジスタ
のエミッタに接続された第２のトランジスタを備え、前
記第２のトランジスタのコレクタ電流が流れていない時
は、前記スイッチ手段により負荷への電流を制限するこ
とを特徴とするスイッチトキャパシタ電源装置。
【請求項３】内蔵発信器の電源を出力側からとる方式
のスイッチトキャパシタ電源装置において、１個乃至カ
スケードに接続されたスイッチトキャパシタ電源回路の
うち出力に負荷が接続されたスイッチトキャパシタ電源
回路の出力と負荷間に接続されたスイッチ手段と、前記
１個乃至カスケードに接続されたスイッチトキャパシタ
電源回路の各々の入出力間に、入力側がアノード、出力
側がカソードとなるように接続されたダイオードと、前
記出力に負荷が接続されたスイッチトキャパシタ電源回
路のフライングキャパシタのいずれかの端子にあらわれ
るスイッチング波形を検出するスイッチング波形検出手
段を備え、前記スイッチング波形検出手段によりスイッ
チング波形が検出されなかった時、前記スイッチ手段に
より負荷への電流を制限することを特徴とするスイッチ
トキャパシタ電源装置。
【請求項４】内蔵発信器の電源を入力側からとる方式
のスイッチトキャパシタ電源装置において、１個乃至カ
スケードに接続されたスイッチトキャパシタ電源回路の
うち出力に負荷が接続されたスイッチトキャパシタ電源
回路の出力と負荷間に接続されたスイッチ手段と、前記
出力に負荷が接続されたスイッチトキャパシタ電源回路
の次段のスイッチトキャパシタ電源回路の入力に片方の
端子が接続された抵抗と、前記出力に負荷が接続された
スイッチトキャパシタ電源回路の次段のスイッチトキャ
パシタ電源回路の出力にエミッタが接続され、コレクタ
は前記抵抗のもう一方の端子に接続され、コレクタとベ
ースが接続された第１のトランジスタと、前記第１のト
ランジスタのベースにベースが接続され、エミッタは前
記第１のトランジスタのエミッタに接続された第２のト
ランジスタを備え、前記第２のトランジスタのコレクタ
電流が流れていない時は、前記スイッチ手段により負荷
への電流を制限することを特徴とするスイッチトキャパ
シタ電源装置。
【請求項５】内蔵発信器の電源を入力側からとる方式
のスイッチトキャパシタ電源装置において、１個乃至カ
スケードに接続されたスイッチトキャパシタ電源回路の
うち出力に負荷が接続されたスイッチトキャパシタ電源
回路の出力と負荷間に接続されたスイッチ手段と、前記
出力に負荷が接続されたスイッチトキャパシタ電源回路
の次段のスイッチトキャパシタ電源回路のフライングキ
ャパシタのいずれかの端子にあらわれるスイッチング波
形を検出するスイッチング波形検出手段を備え、前記ス
イッチング波形検出手段によりスイッチング波形が検出
されなかった時、前記スイッチ手段により負荷への電流
を制限することを特徴とするスイッチトキャパシタ電源
装置。
【請求項６】内蔵発信器の電源を入力側からとる方式
のスイッチトキャパシタ電源装置において、１個乃至カ
スケードに接続されたスイッチトキャパシタ電源回路の
うち出力に負荷が接続されたスイッチトキャパシタ電源
回路の出力と負荷間に接続されたスイッチ手段と、前記
出力に負荷が接続されたスイッチトキャパシタ電源回路
の次段のスイッチトキャパシタ電源回路の入力に片方の
端子が接続された抵抗と、前記出力に負荷が接続された
スイッチトキャパシタ電源回路の次段のスイッチトキャ
パシタ電源回路の入出力間に入力側がエミッタ、出力側
がコレクタが接続され、ベースとコレクタが接続された
第１のトランジスタと、前記第一のトランジスタのベー
スにベースが接続され、エミッタは前記第１のトランジ
スタのエミッタに接続された第２のトランジスタを備
え、前記第２のトランジスタのコレクタ電流が流れてい
る時は、前記スイッチ手段により負荷への電流を制限す
ることを特徴とするスイッチトキャパシタ電源装置。