JP2768013B2 - 分周器 - Google Patents
分周器Info
- Publication number
- JP2768013B2 JP2768013B2 JP133991A JP133991A JP2768013B2 JP 2768013 B2 JP2768013 B2 JP 2768013B2 JP 133991 A JP133991 A JP 133991A JP 133991 A JP133991 A JP 133991A JP 2768013 B2 JP2768013 B2 JP 2768013B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- divided signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は分周器に関し、特に、直
流電圧値により回路電流が制御される回路構成の分周器
に関する。
流電圧値により回路電流が制御される回路構成の分周器
に関する。
【０００２】
【従来の技術】従来の分周器においては、図９のシステ
ム・ブロック図に示されるように、端子６２より供給さ
れる一定のバイアス電圧ＶB により、分周回路３２には
一定の回路電流が流れ、端子６１より入力される被分周
信号１１１は、分周回路３２において分周されて、分周
信号１１２として、端子６３を介して出力される。
ム・ブロック図に示されるように、端子６２より供給さ
れる一定のバイアス電圧ＶB により、分周回路３２には
一定の回路電流が流れ、端子６１より入力される被分周
信号１１１は、分周回路３２において分周されて、分周
信号１１２として、端子６３を介して出力される。
【０００３】
【発明が解決しようとする課題】上述した従来の分周器
においては、分周回路に流れる回路電流は、供給される
バイアス電圧により一義的に決定されてしまい、被分周
信号の周波数に応じて、この回路電流を必要最小限の電
流値に止めて、低消費電力化を図ることが困難であると
いう欠点があり、また、動作可能な被分周信号の周波数
範囲が、分周回路の特性により限定されるという欠点が
ある。
においては、分周回路に流れる回路電流は、供給される
バイアス電圧により一義的に決定されてしまい、被分周
信号の周波数に応じて、この回路電流を必要最小限の電
流値に止めて、低消費電力化を図ることが困難であると
いう欠点があり、また、動作可能な被分周信号の周波数
範囲が、分周回路の特性により限定されるという欠点が
ある。
【０００４】
【課題を解決するための手段】本発明の分周器は、被分
周信号を入力し、所定のバイアス電圧を介して分周信号
を出力する分周回路と、前記分周信号を入力して、当該
分周信号の周波数に対応する周波数のクロック信号を生
成して出力するクロック発生回路と、前記クロック信号
を入力して、当該クロック信号により、所定の直流電圧
をスイッチングし積分することにより前記バイアス電圧
を生成し、前記分周回路に出力するスイッチド・キャパ
シタ積分回路と、を備えて構成される。
周信号を入力し、所定のバイアス電圧を介して分周信号
を出力する分周回路と、前記分周信号を入力して、当該
分周信号の周波数に対応する周波数のクロック信号を生
成して出力するクロック発生回路と、前記クロック信号
を入力して、当該クロック信号により、所定の直流電圧
をスイッチングし積分することにより前記バイアス電圧
を生成し、前記分周回路に出力するスイッチド・キャパ
シタ積分回路と、を備えて構成される。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、端子５
１、５２および５３に対応して、分周回路１と、スイッ
チド・キャパシタ積分回路２と、クロック発生回路３と
を備えて構成される。また、上記の分周回路１、スイッ
チド・キャパシタ積分回路２およびクロック発生回路３
を示すブロック図が、それぞれ図２、図３および図４に
示される。
である。図１に示されるように、本実施例は、端子５
１、５２および５３に対応して、分周回路１と、スイッ
チド・キャパシタ積分回路２と、クロック発生回路３と
を備えて構成される。また、上記の分周回路１、スイッ
チド・キャパシタ積分回路２およびクロック発生回路３
を示すブロック図が、それぞれ図２、図３および図４に
示される。
【０００７】図１において、端子５１から入力される被
分周信号１０１および被分周信号１０１の反転信号１０
２は、分周回路１において分周され、分周信号１０３と
して端子５３を介して出力されるが、この分周信号１０
３は、クロック発生回路３にも入力されており、クロッ
ク発生回路３においては、分周信号１０３の周波数に対
応する周波数のクロック信号１０４，１０５，１０６お
よび１０７が出力されて、スイッチド・キャパシタ積分
回路２に入力される。スイッチド・キャパシタ積分回路
２においては、端子５２より入力される所定の直流電圧
ＶR が、クロック信号１０４，１０５，１０６および１
０７によりスイッチングされ、分周回路１に対するバイ
アス電圧ＶB が出力されて、分周回路１に供給される。
分周回路１においては、このバアス電圧ＶB の入力を介
して上述の分周作用が行われる。
分周信号１０１および被分周信号１０１の反転信号１０
２は、分周回路１において分周され、分周信号１０３と
して端子５３を介して出力されるが、この分周信号１０
３は、クロック発生回路３にも入力されており、クロッ
ク発生回路３においては、分周信号１０３の周波数に対
応する周波数のクロック信号１０４，１０５，１０６お
よび１０７が出力されて、スイッチド・キャパシタ積分
回路２に入力される。スイッチド・キャパシタ積分回路
２においては、端子５２より入力される所定の直流電圧
ＶR が、クロック信号１０４，１０５，１０６および１
０７によりスイッチングされ、分周回路１に対するバイ
アス電圧ＶB が出力されて、分周回路１に供給される。
分周回路１においては、このバアス電圧ＶB の入力を介
して上述の分周作用が行われる。
【０００８】図４はクロック発生回路３の構成例であ
り、図４に示されるように、端子６０に対応して、イン
バータ１７および２０〜２９と、コンデンサ３０および
３１とを備えて構成されており、端子６０より入力され
る分周信号１０３に対して、インバータ２５、２６，２
７および２８よりは、それぞれ前述のクロック信号１０
４，１０５，１０６および１０７が出力される。ここ
で、クロック信号１０５および１０７は、それぞれクロ
ック信号１０４および１０６の反転クロック信号であ
る。図５（ａ），（ｂ），（ｃ），（ｄ）および（ｅ）
に示されるのは、それぞれ、これらのクロック信号１０
４，１０５，１０６および１０７と、分周信号１０３と
のタイミング図を示している。
り、図４に示されるように、端子６０に対応して、イン
バータ１７および２０〜２９と、コンデンサ３０および
３１とを備えて構成されており、端子６０より入力され
る分周信号１０３に対して、インバータ２５、２６，２
７および２８よりは、それぞれ前述のクロック信号１０
４，１０５，１０６および１０７が出力される。ここ
で、クロック信号１０５および１０７は、それぞれクロ
ック信号１０４および１０６の反転クロック信号であ
る。図５（ａ），（ｂ），（ｃ），（ｄ）および（ｅ）
に示されるのは、それぞれ、これらのクロック信号１０
４，１０５，１０６および１０７と、分周信号１０３と
のタイミング図を示している。
【０００９】図３は、スイッチド・キャパシタ積分回路
２の構成例であり、図３に示されるように、端子５８お
よび５９に対応して、アナログ・スイッチ９〜１２と、
コンデンサ１３および１６と、演算増幅器１４と、抵抗
１５とを備えて構成される。図３において、端子５８よ
りは所定の直流電圧ＶR が供給されており、アナログ・
スイッチ９，１０には、それぞれクロック信号１０４お
よび反転クロック信号１０５が入力され、また、アナロ
グ・スイッチ１１，１２には、それぞれクロック信号１
０６および反転クロック信号１０７が入力される。従っ
て、クロック信号１０４および１０６の双方を含むクロ
ック信号によってコンデンサ１３がスイッチングされて
おり、アナログ・スイッチ９，１０，１１および１２
と、コンデンサ１３を含む回路は、等価的に抵抗素子と
して見なすことができる。この等価抵抗値ＲE は、コン
デンサ１３の容量値をＣ、分周周波数をｆO とすると、
次式にて示される。
２の構成例であり、図３に示されるように、端子５８お
よび５９に対応して、アナログ・スイッチ９〜１２と、
コンデンサ１３および１６と、演算増幅器１４と、抵抗
１５とを備えて構成される。図３において、端子５８よ
りは所定の直流電圧ＶR が供給されており、アナログ・
スイッチ９，１０には、それぞれクロック信号１０４お
よび反転クロック信号１０５が入力され、また、アナロ
グ・スイッチ１１，１２には、それぞれクロック信号１
０６および反転クロック信号１０７が入力される。従っ
て、クロック信号１０４および１０６の双方を含むクロ
ック信号によってコンデンサ１３がスイッチングされて
おり、アナログ・スイッチ９，１０，１１および１２
と、コンデンサ１３を含む回路は、等価的に抵抗素子と
して見なすことができる。この等価抵抗値ＲE は、コン
デンサ１３の容量値をＣ、分周周波数をｆO とすると、
次式にて示される。
【００１０】 ＲE ＝１／（ｆO ・Ｃ）…………………………(1) 従って、スイッチド・キャパシタ積分回路２の直流利得
Ｇは、抵抗１５の抵抗値をＲとすると、 Ｇ＝Ｒ／ＲE ……………………………………(2) となり、分周回路１に対する出力電圧となるバイアス電
圧ＶB は、 ＶB ＝ｆO ・Ｒ・Ｃ・ＶR ………………………(3)とな
る。
Ｇは、抵抗１５の抵抗値をＲとすると、 Ｇ＝Ｒ／ＲE ……………………………………(2) となり、分周回路１に対する出力電圧となるバイアス電
圧ＶB は、 ＶB ＝ｆO ・Ｒ・Ｃ・ＶR ………………………(3)とな
る。
【００１１】図２は分周回路１の構成例であり、図２に
示されるように、端子５４，５５，５６および５７に対
応して、入力バイアス回路４と、バンドギャップ・リォ
ァレンス回路５と、データ・フリップフロップ６，７お
よび８とを備えて構成される。図２において、端子５６
より入力される前記バイアス電圧ＶBに対応して、バン
ドギャップ・リファレンス回路５により、各データ・フ
リップフロップ６，７および８の電流源トランジスタに
対するバイアス点が与えられ、分周回路１の回路電流Ｉ
CCが決められる。本実施例においては、バンドギャップ
・リファレンス回路５に対する電源電圧としては、バイ
アス電圧ＶB により与えられているが、この場合におけ
るバイアス電圧ＶB と回路電流ＩCCとの関係は、一例と
して図６のようになる。
示されるように、端子５４，５５，５６および５７に対
応して、入力バイアス回路４と、バンドギャップ・リォ
ァレンス回路５と、データ・フリップフロップ６，７お
よび８とを備えて構成される。図２において、端子５６
より入力される前記バイアス電圧ＶBに対応して、バン
ドギャップ・リファレンス回路５により、各データ・フ
リップフロップ６，７および８の電流源トランジスタに
対するバイアス点が与えられ、分周回路１の回路電流Ｉ
CCが決められる。本実施例においては、バンドギャップ
・リファレンス回路５に対する電源電圧としては、バイ
アス電圧ＶB により与えられているが、この場合におけ
るバイアス電圧ＶB と回路電流ＩCCとの関係は、一例と
して図６のようになる。
【００１２】なお、(3) 式より明らかなように、電圧Ｖ
R が一定電圧値であればバイアス電圧ＶB はｆO に比例
しており、ｆO とＩCCとの関係は、図６の場合と同様な
関係となるが、また、被分周信号の周波数ｆINは当然ｆ
O に比例しているため、このｆO とＩCCとの関係も、図
６の場合と同様な関係となる。図７にｆINとＩCCとの関
係が示される（図７における実線）。
R が一定電圧値であればバイアス電圧ＶB はｆO に比例
しており、ｆO とＩCCとの関係は、図６の場合と同様な
関係となるが、また、被分周信号の周波数ｆINは当然ｆ
O に比例しているため、このｆO とＩCCとの関係も、図
６の場合と同様な関係となる。図７にｆINとＩCCとの関
係が示される（図７における実線）。
【００１３】また、本実施例における分周回路１の最高
動作周波数ｆmaxと回路電流ＩCCとの関係が、図７の一
点鎖線にて示されるような場合には、図８において、ｆ
INの関係を示す実線が、ｆmax の関係を示す一点鎖線よ
りも上側となる周波数領域、即ちｆ1 〜ｆ2 の周波数範
囲において、分周器としての動作が可能となる。一方回
路電流ＩCCについて見ると、従来の分周器においては、
ｆ1 〜ｆ2 の周波数範囲で動作させる場合においても、
最大周波数ｆmax で動作させるために必要な電流値ＩCC
を常時流しているが、本発明の分周器においては、図７
に示されるように、被分周信号の周波数ｆINの値に対応
して、回路電流が変わり、ｆ2 より低い入力周波数で使
用する場合には、ＩCC2 より小さい回路電流値で済むた
め、消費電力を低減することが可能となり、換言すれ
ば、入力周波数ｆINに対応して、自動的に回路電流ＩCC
が必要最小限度に抑制される。
動作周波数ｆmaxと回路電流ＩCCとの関係が、図７の一
点鎖線にて示されるような場合には、図８において、ｆ
INの関係を示す実線が、ｆmax の関係を示す一点鎖線よ
りも上側となる周波数領域、即ちｆ1 〜ｆ2 の周波数範
囲において、分周器としての動作が可能となる。一方回
路電流ＩCCについて見ると、従来の分周器においては、
ｆ1 〜ｆ2 の周波数範囲で動作させる場合においても、
最大周波数ｆmax で動作させるために必要な電流値ＩCC
を常時流しているが、本発明の分周器においては、図７
に示されるように、被分周信号の周波数ｆINの値に対応
して、回路電流が変わり、ｆ2 より低い入力周波数で使
用する場合には、ＩCC2 より小さい回路電流値で済むた
め、消費電力を低減することが可能となり、換言すれ
ば、入力周波数ｆINに対応して、自動的に回路電流ＩCC
が必要最小限度に抑制される。
【００１４】更に、分周回路１において、回路電流ＩCC
として一定電流値を流す場合には、その動作可能の被分
周信号の周波数範囲が所定範囲に限定される。ここで、
図８に示されるように、回路電流としてＩCC2 を流すも
のとした場合、その動作可能な周波数範囲が図８におけ
るＡの範囲（ｆ3 〜ｆ2 ）であるものとすると、従来の
分周器の場合には、回路電流ＩCCが一定値であるが故
に、使用可能な周波数範囲は、Ａの周波数範囲に限定さ
れる。しかし、本発明の分周器においては、被分周信号
の周波数ｆINに応じて回路電流が変化するものの、これ
に伴なって動作周波数範囲も変化する。
として一定電流値を流す場合には、その動作可能の被分
周信号の周波数範囲が所定範囲に限定される。ここで、
図８に示されるように、回路電流としてＩCC2 を流すも
のとした場合、その動作可能な周波数範囲が図８におけ
るＡの範囲（ｆ3 〜ｆ2 ）であるものとすると、従来の
分周器の場合には、回路電流ＩCCが一定値であるが故
に、使用可能な周波数範囲は、Ａの周波数範囲に限定さ
れる。しかし、本発明の分周器においては、被分周信号
の周波数ｆINに応じて回路電流が変化するものの、これ
に伴なって動作周波数範囲も変化する。
【００１５】今、被分周信号の周波数ｆINの低下によっ
て回路電流がＩCC3 になったものとすると、動作周波数
範囲はＢ（ｆ5 〜ｆ4 ）のようになることが予想され
る。そして、更に 被分周信号の周波数ｆINて低下によ
って回路電流がＩCC4 になったものとすると、動作周波
数範囲はＣ（ｆ1 〜ｆ6 ）のようになり、これ以下の入
力周波数ｆINにおいては、動作周波数範囲の下限はｆ1
に限定される。結局、動作周波数範囲を広げられるとい
う効果が期待される。
て回路電流がＩCC3 になったものとすると、動作周波数
範囲はＢ（ｆ5 〜ｆ4 ）のようになることが予想され
る。そして、更に 被分周信号の周波数ｆINて低下によ
って回路電流がＩCC4 になったものとすると、動作周波
数範囲はＣ（ｆ1 〜ｆ6 ）のようになり、これ以下の入
力周波数ｆINにおいては、動作周波数範囲の下限はｆ1
に限定される。結局、動作周波数範囲を広げられるとい
う効果が期待される。
【００１６】
【発明の効果】以上説明したように、本発明は、スイッ
チド・キャパシタ積分器を分周信号を介してスイッチン
グし、分周周波数に応じたバイアス電圧を生成して分周
回路の電流を制御することにより、分周器における回路
電流を、被分周信号に対する分周可能な必要最小限の電
流値に抑制することができるという効果とともに、動作
可能な被分周信号の周波数範囲を拡大することができる
という効果がある。
チド・キャパシタ積分器を分周信号を介してスイッチン
グし、分周周波数に応じたバイアス電圧を生成して分周
回路の電流を制御することにより、分周器における回路
電流を、被分周信号に対する分周可能な必要最小限の電
流値に抑制することができるという効果とともに、動作
可能な被分周信号の周波数範囲を拡大することができる
という効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例に含まれる分周回路の一例を示すブロ
ック図である。
ック図である。
【図３】本発明に含まれるスイッチド・キャパシタ積分
回路の一例を示すブロック図である。
回路の一例を示すブロック図である。
【図４】本発明に含まれるクロック発生回路の一例を示
すブロック図である。
すブロック図である。
【図５】クロック発生回路から出力されるクロック信号
および被分周信号のタイミング図である。
および被分周信号のタイミング図である。
【図６】バイアス電圧ＶB と分周器の回路電流ＩCCとの
関係を示す図である。
関係を示す図である。
【図７】入力周波数ｆINおよびｆmax と、分周器の回路
電流ＩCCとの関係を示す図である。
電流ＩCCとの関係を示す図である。
【図８】入力周波数ｆINおよびｆmax と、分周器の回路
電流ＩCCとの関係を示す図である。
電流ＩCCとの関係を示す図である。
【図９】従来例を示すブロック図である。
１，３２ 分周回路 ２ スイッチド・キャパシタ積分回路 ３ クロック発生回路 ４ 入力バイアス回路 ５ バンドギャップ・リファレンス回路 ６〜８ データ・フリップフロップ ９〜１２ アナログ・スイッチ １３，１６，３０，３１ コンデンサ １４ 演算増幅器 １５ 抵抗 １７，２０〜２９ インバータ １８，１９ ＮＯＲ回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−124322（ＪＰ，Ａ) 特開 昭61−61520（ＪＰ，Ａ) 特開 昭61−199344（ＪＰ，Ａ) 特開 昭62−182679（ＪＰ，Ａ) 特開 昭63−18721（ＪＰ，Ａ) 特開 昭54−142052（ＪＰ，Ａ) 特開 昭62−163404（ＪＰ，Ａ) 特開 平２−141025（ＪＰ，Ａ) 特開 昭64−69111（ＪＰ，Ａ) 実開 平１−137629（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 23/00 H03K 3/00 H03K 5/00 H03K 21/00
Claims (1)
- 【請求項１】 被分周信号を入力し、所定のバイアス電
圧を介して分周信号を出力する分周回路と、前記分周信
号を入力して、当該分周信号の周波数に対応する周波数
のクロック信号を生成して出力するクロック発生回路
と、前記クロック信号を入力して、当該クロック信号に
より、所定の直流電圧をスイッチングし積分することに
より前記バイアス電圧を生成し、前記分周回路に出力す
るスイッチド・キャパシタ積分回路と、を備えることを
特徴とする分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP133991A JP2768013B2 (ja) | 1991-01-10 | 1991-01-10 | 分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP133991A JP2768013B2 (ja) | 1991-01-10 | 1991-01-10 | 分周器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04288725A JPH04288725A (ja) | 1992-10-13 |
| JP2768013B2 true JP2768013B2 (ja) | 1998-06-25 |
Family
ID=11498741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP133991A Expired - Lifetime JP2768013B2 (ja) | 1991-01-10 | 1991-01-10 | 分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2768013B2 (ja) |
-
1991
- 1991-01-10 JP JP133991A patent/JP2768013B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04288725A (ja) | 1992-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0324813A (ja) | 差動し張発振器 | |
| JPH08195656A (ja) | クロック信号発生回路およびクロック信号発生方法 | |
| JP2768013B2 (ja) | 分周器 | |
| JPH0794957A (ja) | 線形特性補償回路 | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH0336099Y2 (ja) | ||
| EP0377978B1 (en) | A PLL control apparatus | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JP2002185291A (ja) | 電圧制御発振器およびｐｌｌ回路 | |
| JP3343918B2 (ja) | 分周器 | |
| JPH07321649A (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JPH05176527A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2832435B2 (ja) | カスケード接続発振回路 | |
| JP2837592B2 (ja) | 位相ロックループ回路の制御発振回路 | |
| KR960005612B1 (ko) | 이.씨.엘(ecl) 게이트를 이용한 전압 제어 발진기 | |
| JPS60141014A (ja) | アナログスイツチ | |
| JPS6138264Y2 (ja) | ||
| JPH1041791A (ja) | 三角波信号発生回路 | |
| JPS62111519A (ja) | Ｐｗｍ波発生回路 | |
| JPH03175813A (ja) | 電圧制御発振器 | |
| JPH0683012B2 (ja) | 積分回路 | |
| JPH04345308A (ja) | レベルシフト機能付オペアンプ回路 | |
| JPH03101522A (ja) | 半導体発振回路 | |
| JPH0424952B2 (ja) | ||
| JPH02165719A (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980310 |