JPS60141014A - アナログスイツチ - Google Patents
アナログスイツチInfo
- Publication number
- JPS60141014A JPS60141014A JP24693883A JP24693883A JPS60141014A JP S60141014 A JPS60141014 A JP S60141014A JP 24693883 A JP24693883 A JP 24693883A JP 24693883 A JP24693883 A JP 24693883A JP S60141014 A JPS60141014 A JP S60141014A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- constant current
- terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、アナログ信号の切り替えを行なうアナログス
イッチに関する。
イッチに関する。
第１図に、アナログスイッチの従来回路の一例を示し、
これについて説明する。
これについて説明する。
同図において、１ａ、１ｂはアナログ信号（ｙ。
下、単に信号という）■ａ＋ｖｂｔ”出力する信号源、
２ａ、２ｂは直流阻止用＠量、３ａ、３ｂ、８ａ。
２ａ、２ｂは直流阻止用＠量、３ａ、３ｂ、８ａ。
８ｂ、１１ａ、１ ｌ ｂ、１４ａ、１４ｂはトランジ
スタ、４ａ、４ｂ、６ａ、６ｂ、７ａ、７ｂ。
スタ、４ａ、４ｂ、６ａ、６ｂ、７ａ、７ｂ。
９ａ、９ｂ、１２ａ、１２ｂ、１５ａ、１５ｂは抵抗、
５はバイアス電圧源、１０は出力端子、１３は定電流バ
イアス源、１６ａ、１６ｂはスイッチ端子、１７は電流
である０ 信号源１ａからの信号Ｖ、は、直流阻止用容量２ａ１に
経てエミッタホロワ回路を構成するトランジスタ３ａの
ベースに印加される。その結果、該信号Ｖ、は、直流分
がカットされて該トランジスタ３ａのエミッタから出力
されるＯなお、トランジスタ３ａのベースには、バイア
ス電圧源５から、ノ（イアス用の抵抗６ａｔ弁して、直
流電圧が与えられている。
５はバイアス電圧源、１０は出力端子、１３は定電流バ
イアス源、１６ａ、１６ｂはスイッチ端子、１７は電流
である０ 信号源１ａからの信号Ｖ、は、直流阻止用容量２ａ１に
経てエミッタホロワ回路を構成するトランジスタ３ａの
ベースに印加される。その結果、該信号Ｖ、は、直流分
がカットされて該トランジスタ３ａのエミッタから出力
されるＯなお、トランジスタ３ａのベースには、バイア
ス電圧源５から、ノ（イアス用の抵抗６ａｔ弁して、直
流電圧が与えられている。
前記信号−は、抵抗７ａｔ−経て、定電流エミッタホロ
ワ回路を構成するトランジスタ８ａのベースに印加され
、さらに抵抗９ａを経て出力端子１０に出力される。な
お、トランジスタ１１ａと抵抗１２ａは、定電流バイア
ス源１３でバイアスさｎた定電流回路を構成している。
ワ回路を構成するトランジスタ８ａのベースに印加され
、さらに抵抗９ａを経て出力端子１０に出力される。な
お、トランジスタ１１ａと抵抗１２ａは、定電流バイア
ス源１３でバイアスさｎた定電流回路を構成している。
前記トランジスタ８ａのベースには、トランジスタ１４
ａが接続され、該トランジスタ１４ａは抵抗１５ａを介
して、スイッチ端子１６ａに接続されている。したがっ
て、スイッチ端子１６ａからハイレベル（以下″Ｈ”と
略記する）の信号が入力さ牡ると、該トランジスタ１４
ａはオンとなり、信号源１ａからの信号Ｖ、を側路する
ことになる。
ａが接続され、該トランジスタ１４ａは抵抗１５ａを介
して、スイッチ端子１６ａに接続されている。したがっ
て、スイッチ端子１６ａからハイレベル（以下″Ｈ”と
略記する）の信号が入力さ牡ると、該トランジスタ１４
ａはオンとなり、信号源１ａからの信号Ｖ、を側路する
ことになる。
またスイッチ端子１６ａからローレベル（以下ＩＩＬ＃
１と略記する）の信号が入力されると、こんどはトラン
ジスタ１４ａはオフとなり、信号源１ａからの信号−を
、前記した様に、出力端子１０に出力する〇 一方、信号源１ｂからの信号ｖｂの信号路は、第１図に
示す様に前記信号Ｖ、の信号路と同様な回路構成となっ
ている。このことから、スイッチ端子１６ｂが６Ｈ”の
ときトランジスタ１４１）がオンとなり、該信号九は側
路される。また、スイッチ端子１６ｂがＬ”のとき、ト
ランジスタ１４ｂがオフとな９、前記出力端子１０に出
力される。
１と略記する）の信号が入力されると、こんどはトラン
ジスタ１４ａはオフとなり、信号源１ａからの信号−を
、前記した様に、出力端子１０に出力する〇 一方、信号源１ｂからの信号ｖｂの信号路は、第１図に
示す様に前記信号Ｖ、の信号路と同様な回路構成となっ
ている。このことから、スイッチ端子１６ｂが６Ｈ”の
ときトランジスタ１４１）がオンとなり、該信号九は側
路される。また、スイッチ端子１６ｂがＬ”のとき、ト
ランジスタ１４ｂがオフとな９、前記出力端子１０に出
力される。
すなわち、第１図の回路は、スイッチ端子１６ａが０Ｌ
′、スイッチ端子１６ｂがＨ”で信号源１ａの信号Ｖ、
を、又スイッチ端子１６ａがｔ％ ＨＩＩ、スイッチ端
子１’６ｂがａｔ Ｌｎで信号Ｖ、を、それぞれ出力し
、さらにスイッチ端子１（５ａ及び１６ｂともにＬｎで
は、信号Ｖ、と信号Ｖ、を加算して出力端子１０に出力
するアナログスイッチを構成している０しかし、第１図
の従来回路例においては、トランジスタ３ａ、３ｂ、抵
抗４ａ、４ｂ、抵抗６ａ。
′、スイッチ端子１６ｂがＨ”で信号源１ａの信号Ｖ、
を、又スイッチ端子１６ａがｔ％ ＨＩＩ、スイッチ端
子１’６ｂがａｔ Ｌｎで信号Ｖ、を、それぞれ出力し
、さらにスイッチ端子１（５ａ及び１６ｂともにＬｎで
は、信号Ｖ、と信号Ｖ、を加算して出力端子１０に出力
するアナログスイッチを構成している０しかし、第１図
の従来回路例においては、トランジスタ３ａ、３ｂ、抵
抗４ａ、４ｂ、抵抗６ａ。
６ｂ、抵抗７ａ、７ｂ、）ランジスタ８ａ、８ｂ。
抵抗９ａ、９ｂ、）ランジスタ１１ａ、１１ｂ。
抵抗１２ａ、１２ｂ、）ランラスタ１４ａ、１４ｂ、抵
抗１５ａ、１５ｂの各々の抵抗、トランジスタのペア性
を配慮しても、次の様な欠点があったＯ すなわち、スイッチ端子１６ａが“Ｉ ＨＩＩ、スイッ
チ端子１６ｂが１Ｌ”、あるいはスイッチ端子１６ａが
ｔ Ｌｎ、スイッチ端子１６ｂが０Ｈ”を状態（Ｉ）と
し、スイッチ端子１６ａ、１６ｂともにｕ ＬＩＴを状
態（ｎ＋とすると、状態（Ｉ）と状態（ＩＩ）との切り
替え時−〜大きなショック音を生じるという欠点があっ
た。
抗１５ａ、１５ｂの各々の抵抗、トランジスタのペア性
を配慮しても、次の様な欠点があったＯ すなわち、スイッチ端子１６ａが“Ｉ ＨＩＩ、スイッ
チ端子１６ｂが１Ｌ”、あるいはスイッチ端子１６ａが
ｔ Ｌｎ、スイッチ端子１６ｂが０Ｈ”を状態（Ｉ）と
し、スイッチ端子１６ａ、１６ｂともにｕ ＬＩＴを状
態（ｎ＋とすると、状態（Ｉ）と状態（ＩＩ）との切り
替え時−〜大きなショック音を生じるという欠点があっ
た。
その原因を詳述すると、次の通りである０状ｕ（ｎ：に
おいては、トランジスタ８ａのエミッタ電位とトランジ
スタ８ｂのエミッタ電位とは、前記各抵抗、トランジス
タのペア性に考慮をはらい、信号源１ａ、１ｂからの信
号ｖ、、 ｖＨがないとすれは、はぼ同一電位となり、
出力端子１０にはその電位が出力される。
おいては、トランジスタ８ａのエミッタ電位とトランジ
スタ８ｂのエミッタ電位とは、前記各抵抗、トランジス
タのペア性に考慮をはらい、信号源１ａ、１ｂからの信
号ｖ、、 ｖＨがないとすれは、はぼ同一電位となり、
出力端子１０にはその電位が出力される。
しかし状態（１）では、例えばスイッチ端子１６ａが″
′Ｈ′、スイッチ端子１６ｂが”Ｌ”のとき、前記した
様に、トランジスタＢａにオフとなっているが、トラン
ジスター１ａと抵抗１２ａの定電流回路は動作しており
、したがって電源１７からトランジスタ８ｂ、抵抗９ｂ
、９ａを通って定電流が流れている。この結果、出力端
′＋１０の直流電圧は、トランジスタ８ｂのエミッタ電
圧より１抵抗９ｂと定電流回路の電流値とで生じる電圧
降下分だけ低くなる。
′Ｈ′、スイッチ端子１６ｂが”Ｌ”のとき、前記した
様に、トランジスタＢａにオフとなっているが、トラン
ジスター１ａと抵抗１２ａの定電流回路は動作しており
、したがって電源１７からトランジスタ８ｂ、抵抗９ｂ
、９ａを通って定電流が流れている。この結果、出力端
′＋１０の直流電圧は、トランジスタ８ｂのエミッタ電
圧より１抵抗９ｂと定電流回路の電流値とで生じる電圧
降下分だけ低くなる。
つｔ９、状態（Ｉｌでは状態（加に比べて、出力端子１
０の直流電圧が低くなってしまう。その結果、この直流
電圧の差が、状態（Ｉ）と状態（田との切り替え時にお
いて、直流電圧変動となり、ショック音を発生させるこ
とになる□ 〔発明の目的〕 本発明の目的は、前記した従来技術の欠点をなくシ、ア
ナログスイッチの切り替え時のショック音の発生をほぼ
なくすることができるアナログスイッチを提供すること
にある。
０の直流電圧が低くなってしまう。その結果、この直流
電圧の差が、状態（Ｉ）と状態（田との切り替え時にお
いて、直流電圧変動となり、ショック音を発生させるこ
とになる□ 〔発明の目的〕 本発明の目的は、前記した従来技術の欠点をなくシ、ア
ナログスイッチの切り替え時のショック音の発生をほぼ
なくすることができるアナログスイッチを提供すること
にある。
本発明の特徴は、前述した様な定電流エミッタホロワ形
の抵抗加算アナログスイッチにおいて、スイッチ端子に
オフ信号（例えは、ハイレベルの信号）が入力されたと
きに、定電流エミッタホロワ回路全構成するトランジス
タのベースを接地するとともに、該トランジスタの出力
端に接続されり定電流用のトランジスタのベースも同時
に接地する様にした点にある〇 〔発明の実施例〕 以下、本発明を、その−実施例を示す第２図を用いて説
明する。
の抵抗加算アナログスイッチにおいて、スイッチ端子に
オフ信号（例えは、ハイレベルの信号）が入力されたと
きに、定電流エミッタホロワ回路全構成するトランジス
タのベースを接地するとともに、該トランジスタの出力
端に接続されり定電流用のトランジスタのベースも同時
に接地する様にした点にある〇 〔発明の実施例〕 以下、本発明を、その−実施例を示す第２図を用いて説
明する。
第２図において、第１図と同一符号は同−物又は同等物
を示す０１７ａ、１７ｂはトランジスタ１８ａ、１８ｂ
、１９ａ、１９ｂは抵抗である。
を示す０１７ａ、１７ｂはトランジスタ１８ａ、１８ｂ
、１９ａ、１９ｂは抵抗である。
本実施例が、第１図の従来回路と相違するのは、トラン
ジスタ１７ａ、１７ｂと抵抗１８ａ、１ｓｂ。
ジスタ１７ａ、１７ｂと抵抗１８ａ、１ｓｂ。
１９ａ、１９ｂからなる回路を追加した点である。
本実施例で、スイッチ端子１６ａが゛ＩＨＩＩ、スイッ
チ端子１（５ｂがＬ＃、あるいはスイッチ端子１６ａが
″′Ｌ″、スイッチ端子１６ｂがＨ″の前記状態ＣＩ）
において、たとえばスイッチ端子１６ａがＩＨ＃ｌ。
チ端子１（５ｂがＬ＃、あるいはスイッチ端子１６ａが
″′Ｌ″、スイッチ端子１６ｂがＨ″の前記状態ＣＩ）
において、たとえばスイッチ端子１６ａがＩＨ＃ｌ。
スイッチ端子１６ｂが′Ｌ”を例にとると、スイッチ端
子１６ａのＨ’により、トランジスタ１４ａがオンとな
り、この結果、従来例と同様に、信号源１ａからの信号
−は側路される。
子１６ａのＨ’により、トランジスタ１４ａがオンとな
り、この結果、従来例と同様に、信号源１ａからの信号
−は側路される。
ところで、本実施例では、この時、スイッチ端子１６ａ
に電流制限用の抵抗１８ａを介して接続されたトランジ
スタ１７ａも同時にオンとなる。
に電流制限用の抵抗１８ａを介して接続されたトランジ
スタ１７ａも同時にオンとなる。
このトランジスタ１７ａは、エミッタが接地、コレクタ
が定電流回路を構成するトランジスタ１１ａのベースと
接続している。この結果、このトランジスタ１７ａのオ
ンにより、前記定電流回路のバイアスがかからず、トラ
ンジスタ１１ａはオフとなる。
が定電流回路を構成するトランジスタ１１ａのベースと
接続している。この結果、このトランジスタ１７ａのオ
ンにより、前記定電流回路のバイアスがかからず、トラ
ンジスタ１１ａはオフとなる。
すなわち、本実施例によれば、従来例において存在した
電源１７からトランジスタ８ｂ、抵抗９ｂ、９ａを通っ
て流れる電流路がなくなる。この結果、本実施例では、
出力端子１０の直流電圧が従来例の様に、トランジスタ
８ｂのエミッタ電圧よりも抵抗９ｂと定電流回路の電流
値とで生じる電圧降下分だけ低くなるという事態は生じ
なくなるＱ このことは、従来例における説明から明らかな様に、状
態（２）と状態（ＩＩ）との切り替え時において、直流
電圧の差の発生、すなわち、＠流電圧変動が生じないこ
とを意味する。
電源１７からトランジスタ８ｂ、抵抗９ｂ、９ａを通っ
て流れる電流路がなくなる。この結果、本実施例では、
出力端子１０の直流電圧が従来例の様に、トランジスタ
８ｂのエミッタ電圧よりも抵抗９ｂと定電流回路の電流
値とで生じる電圧降下分だけ低くなるという事態は生じ
なくなるＱ このことは、従来例における説明から明らかな様に、状
態（２）と状態（ＩＩ）との切り替え時において、直流
電圧の差の発生、すなわち、＠流電圧変動が生じないこ
とを意味する。
又、上記したことは、スイッチ端子１６ａが′ｌ′。
スイッチ端子１６ｂが°′Ｈ″においても、第２図から
明らかな様に、当てはまる。すなわち、この時には、ト
ランジスタ１４ｂがオンになるとともに、追加したトラ
ンジスタ１７ｂもオンとなるので、定電流用のトランジ
スタ１１ｂはオフとなるからである。
明らかな様に、当てはまる。すなわち、この時には、ト
ランジスタ１４ｂがオンになるとともに、追加したトラ
ンジスタ１７ｂもオンとなるので、定電流用のトランジ
スタ１１ｂはオフとなるからである。
以上の説明から明らかな様に、本発明によ扛ば、アナロ
グスイッチのスイッチ切り替え時、特に前記状態（Ｉｌ
と状態（ＩＩ）との切シ替え時において、直流電圧変動
の発生をほぼなくすることができたので前記切ｐ替え時
のシヨツク音の発生をはは完全に防止できる効果がある
。
グスイッチのスイッチ切り替え時、特に前記状態（Ｉｌ
と状態（ＩＩ）との切シ替え時において、直流電圧変動
の発生をほぼなくすることができたので前記切ｐ替え時
のシヨツク音の発生をはは完全に防止できる効果がある
。
第１図は従来の定電流エミッタホロワ形の抵抗加算アナ
ログスイッチの一例を示す回路図、第２図は本発明の一
実施例を示す回路図である。 １ａ、１ｂ・・・信号源、２ａ、２ｂ・・・直流阻止用
容量、８ａ、８ｂ−・・トランジスタ、９ａ、９ｂ・・
・抵抗、１０・・・出力端子、１１ａ、１１ｂ・・・ト
ランジスタ、１２ａ、１２ｂ−抵抗、１４ａ、１４ｂ・
・・トランジスタ、１６ａ、１６ｂ・・・スイッチ端子
、１７ａ、１７ｂ・・・トランジスタ。 第１図 才２副 Ｐ・５
ログスイッチの一例を示す回路図、第２図は本発明の一
実施例を示す回路図である。 １ａ、１ｂ・・・信号源、２ａ、２ｂ・・・直流阻止用
容量、８ａ、８ｂ−・・トランジスタ、９ａ、９ｂ・・
・抵抗、１０・・・出力端子、１１ａ、１１ｂ・・・ト
ランジスタ、１２ａ、１２ｂ−抵抗、１４ａ、１４ｂ・
・・トランジスタ、１６ａ、１６ｂ・・・スイッチ端子
、１７ａ、１７ｂ・・・トランジスタ。 第１図 才２副 Ｐ・５
Claims (2)
- （１）ベースにアナログ信号が印加されるエミッタホロ
ワ回路を構成する第１のトランジスタと、前記第１のト
ランジスタの出力端と接続されている定電流回路を構成
する第２のトランジスタと、前記第１のトランジスタの
出力端と一端が接続されている第１の抵抗と、前記第１
の抵抗の他端とその一端が接続されている第２の抵抗と
、前記第２の抵抗の他端とその出力端とが接続さ扛、ベ
ースにアナログ信号が印加されるエミッタホロワ回路を
構成する第３のトランジスタと、前記第３のトランジス
タの出力端と接続さ扛ている定電流回路全構成する第４
のトランジスタと、前記第１及び第２の抵抗の接続点と
接続されている出力端子と、前記第１のトランジスタの
ベース及び接地間に配設され、かつベースが第１のスイ
ッチ端子と接続さｎている第５のトランジスタと、前記
第３のトランジスタのベース及び接地間に配設され、か
つベースが第２のスイッチ端子と接続されている第６の
トランジスタとを有する定電流エミッタホロワ形の抵抗
加算アナログスイッチにおいて、前記第２のトランジス
タのベース及び接地間に配設され、かつそのベースが前
記第１のスイッチ端子に接続された第７のトランジスタ
と、前記第４のトランジスタのベース及び接地間に配設
され、かつそのベースが前記第２のスイッチ端子に接続
された第８のトランジスタとを具備し、前記第５及び第
７のトランジスタと、前記第６及び第８のトランジスタ
とが、それぞれ同時にオン、オフ動作するようにしたこ
とを特徴とするアナログスイッチ。 - （２）前記第１及び第３のトランジスタのベースに、は
ぼ等しい直流バイアス電圧が印加されるようにしたこと
を特徴とする特許 記載のアナログスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24693883A JPS60141014A (ja) | 1983-12-28 | 1983-12-28 | アナログスイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24693883A JPS60141014A (ja) | 1983-12-28 | 1983-12-28 | アナログスイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60141014A true JPS60141014A (ja) | 1985-07-26 |
Family
ID=17155974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24693883A Pending JPS60141014A (ja) | 1983-12-28 | 1983-12-28 | アナログスイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60141014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62171222U (ja) * | 1986-04-18 | 1987-10-30 |
-
1983
- 1983-12-28 JP JP24693883A patent/JPS60141014A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62171222U (ja) * | 1986-04-18 | 1987-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4327319A (en) | Active power supply ripple filter | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| JPS6213843B2 (ja) | ||
| JPH04315207A (ja) | 電源回路 | |
| US4283683A (en) | Audio bridge circuit | |
| JPS61150505A (ja) | 増幅回路 | |
| JPH0141045B2 (ja) | ||
| KR100218197B1 (ko) | 전류거울회로 | |
| JPS60141014A (ja) | アナログスイツチ | |
| JPH0321927B2 (ja) | ||
| JPS6252486B2 (ja) | ||
| JPS6022862A (ja) | 電源回路 | |
| JPH031845B2 (ja) | ||
| JP2646721B2 (ja) | レベル変換回路 | |
| JPS5834492Y2 (ja) | 電圧供給回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JP2768013B2 (ja) | 分周器 | |
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPS60160707A (ja) | プッシュプル型出力回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS6252489B2 (ja) | ||
| JPS6337528B2 (ja) | ||
| KR930009146B1 (ko) | 순간 충전회로가 부가된 증폭기 | |
| JPS6343408A (ja) | バイアス電圧発生回路 | |
| JPH0543210B2 (ja) |