JPH031845B2 - - Google Patents
Info
- Publication number
- JPH031845B2 JPH031845B2 JP20736482A JP20736482A JPH031845B2 JP H031845 B2 JPH031845 B2 JP H031845B2 JP 20736482 A JP20736482 A JP 20736482A JP 20736482 A JP20736482 A JP 20736482A JP H031845 B2 JPH031845 B2 JP H031845B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- diode
- diodes
- current source
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010615 ring circuit Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
- H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
- H03H7/253—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable the element being a diode
Landscapes
- Filters And Equalizers (AREA)
- Attenuators (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
(イ) 技術分野
本発明は、可変抵抗回路に関するもので、特に
低電圧で動作する可変抵抗回路を提供せんとする
ものである。 (ロ) 技術の背景 従来、第１図に示す如き雑音除去装置のエンコ
ーダーが知られている。このエンコーダーは、入
力端子１に印加される入力信号を入力増幅回路２
で増幅し、その出力信号を２つに分岐して一方を
加算回路３に印加するとともに、他方をカツトオ
フ周波数可変型のハイパスフイルタ４に印加し、
該ハイパスフイルタ４の出力信号をバツフア増幅
回路５を介して前記加算回路３に印加し、前記加
算回路３の出力端子６に高域が増強された出力信
号を発生させるものである。しかして前記エンコ
ーダーは、更に前記バツフア増幅回路５の出力信
号を増幅して通過させるハイパスフイルタ７と、
該ハイパスフイルタ７の出力信号を検波する検波
回路８と、該検波回路８の出力電流を電圧に変換
する変換回路９とを備えており、該変換回路９の
出力電圧によつて、ハイパスフイルタ４内に配置
される可変抵抗回路４ａの抵抗値を変化させ、バ
ツフア増幅回路５の出力端に所望の特性を有する
出力信号を発生する様に成されている。このエン
コーダーを使用する雑音除去装置は、入力端子１
に印加される入力信号中の高域成分のレベルに応
じてハイパスフイルタ４のカツトオフ周波数を変
化させ、入力増幅回路２の出力信号に、所定の高
域成分を加算することにより、出力端子６に得ら
れる信号に周波数特性を持たせ、テープヒス雑音
の如き高域雑音に対するSN比を改善するもので
あるが、その詳細は本発明と直接関係が無いので
省略する。 ところで、前記エンコーダーのハイパスフイル
タ４中に使用される可変抵抗回路としては、従来
第２図に示す如きダイオードブリツジ型の可変抵
抗回路が使用されていた。第２図において、１０
はアノード同志が共通接続された第１及び第２ダ
イオード１１及び１２とカソード同志が接続され
た第３及び第４ダイオード１３及び１４とから成
るダイオードブリツジ回路、１５は該ダイオード
ブリツジ回路１０に電流を供給する流入電流源、
１６は前記ダイオードブリツジ回路１０に流れる
電流を吸引する流出電流源、１７は前記第１ダイ
オード１１のカソードと前記第３ダイオード１３
のアノードとの接続点に接続された基準電圧源、
１８は前記第２ダイオード１２のカソードと前記
第４ダイオード１４のアノードとの接続点に接続
された入力抵抗１９と入力コンデンサ２０と入力
信号源２１とから成る入力回路、２２は出力端子
である。しかして、第２図の可変抵抗回路は、流
入電流源１５からダイオードブリツジ回路１０に
流入する電流に応じて第１乃至第４ダイオード１
１乃至１４の内部インピーダンス（抵抗）が変化
するので、入力抵抗１９とダイオードブリツジ回
路１０の内部インピーダンスとの直列抵抗の値が
変化し、入力コンデンサ２０と前記直列接続とで
決まるハイパス特性が変化し、入力信号源２１か
ら印加される信号に、所定の周波数特性を持たせ
る様にしたものである。 このダイオードブリツジ型の可変抵抗回路は、
ブリツジ型に接続されている為に相補型の特性を
有し、特に第１乃至第４ダイオード１１乃至１４
のそれぞれを、複数のダイオードを直列接続する
ことによつて構成すれば、ダイナミツクレンジの
拡大を計ることが出来、歪率も改善出来るという
利点を有する。 しかしながら、第２図の回路は、第１乃至第４
ダイオード１１及び１４がそれぞれ１個の場合で
あつても、2VD＋2VCEsat≒1.8V（ただし、VDはダ
イオードの順方向電圧降下、VCEsatは電流源の電
圧降下）の動作電圧を必要とし、3V（1.8Vの減電
圧時補償が必要）程度の低電圧電源を使用する機
器には、使用することが出来なかつた。 (ハ) 発明の要点 本発明は、上述の点に鑑み成されたもので、複
数（ｎ＝2KただしＫは２以上の整数）のダイオー
ドのアノード同志及びカソード同志を接続してダ
イオードリング回路を構成し、該ダイオードリン
グ回路の各アノードに流入電流源を接続するとと
もに、各カソードに流出電流源を接続し、更に前
記ダイオードリング回路中の所定点に入力端子
を、前記所定点と対称な点に基準電圧源を接続す
ることによつて、歪率が良く、ダイナミツクレン
ジが広く、かつ低電圧で動作する可変抵抗回路を
提供せんとするものである。 (ニ) 実施例 第３図は本発明の一実施例を示す回路図で、２
３乃至２６はカソード同志及びアノード同志が順
次接続された第１乃至第４基本ダイオード、２７
は前記第１及び第２基本ダイオード２３及び２４
の共通アノードに接続された第１流入電流源、２
８は前記第３及び第４基本ダイオード２５及び２
６の共通アノードに接続された第２流入電流源、
２９は第１及び第４基本ダイオード２３及び２６
の共通カソードに接続された第１流出電流源、３
０は第２及び第３基本ダイオード２４及び２５の
共通カソードに接続された第２流出電流源、３１
は前記第２及び第３基本ダイオード２４及び２５
の共通カソードに接続された信号入力端子、３２
は該信号入力端子３１と同じ点に接続された信号
出力端子、３３は前記第１及び第４基本ダイオー
ド２３及び２６の共通カソードに接続された基準
電圧端子、３４は前記信号入力端子３１と前記基
準電圧端子３３との間に接続された入力抵抗３５
と入力信号源３６とから成る入力回路、及び３７
は前記基準電圧端子３３に接続された基準電圧源
であり、第３図は４個（Ｋ＝２）の基本ダイオー
ド２３乃至２６により可変抵抗回路を構成した場
合を示す。 次に動作を説明する。第１及び第２流入電流源
２７及び２８がそれぞれI0の電流を流入し得るも
のとし、第１および第２流出電流源２９及び３０
がそれぞれI0の電流を流出し得るものとすれば、
第１乃至第４基本ダイオード２３乃至２６にはそ
れぞれI0／２の電流が流れ、それぞれのアノード・ カソード間インピーダンスは、2kT／qI0（ただし、 ｋはボルツマン定数、Ｔは絶縁温度、ｑは電子の
電荷）となり、入力端子３１と基準電圧端子３３
との間のインピーダンスも2kT／qI0となる。従つて、 第１及び第２流入電流源２７及び２８と第１及び
第２流出電流源２９及び３０に流れる電流I0を等
しく変化させれば、入力端子３１と基準電圧端子
３３との間のインピーダンスを前記電流I0に応じ
たものとすることが出来る。それ故、入力信号源
３６から入力抵抗３５を介して入力端子３１に印
加される信号は、入力抵抗３５と可変抵抗回路の
インピーダンスとによつて分割され、出力端子３
１に各電流源に流れる電流に応じた出力信号が得
られる。 第４図は、本発明の別の実施例を示すもので、
第３図の実施例における第１乃至第４基準ダイオ
ード２３乃至２６のそれぞれと直列に、第１乃至
第４補助ダイオード３８乃至４１を接続したもの
である。前記第１乃至第４補助ダイオード３８乃
至４１を接続すると、入力端子３１と基準電圧端
子３３との間のインピーダンスは、各電流源にI0
の電流を流したとき4kT／qI0となる。 第５図は、本発明の更に別の実施例を示すもの
で、ダイオードリング回路を第１乃至第８基本ダ
イオード４２乃至４９により構成し、第１乃至第
4PNPトランジスタ５０乃至５３により第１乃至
第４流入電流源を、第１乃至第4NPNトランジス
タ５４乃至５７により第１乃至第４流出電流源を
それぞれ構成したもので、制御入力端子５８に流
入する電流を流すダイオード接続された第5NPN
トランジスタ５９と、第１乃至第4PNPトランジ
スタ５０乃至５３とエミツタ及びベースが共通接
続され、かつダイオード接続された第5PNPトラ
ンジスタ６０と、前記第5NPNトランジスタ５９
に流れる電流と等しい電流を前記第5PNPトラン
ジスタ６０に流す為の第6NPNトランジスタ６１
とから成る回路を用いて、前記制御入力端子５８
に流入する電流に応じた電流を、前記第１乃至第
4PNPトランジスタ５０乃至５３と前記第１乃至
第4NPNトランジスタ５４乃至５７とに流す様に
したものである。 尚、第３図の実施例においては、第２及び第３
基本ダイオード２４及び２５の共通カソードに入
力端子３１を、第１及び第４基本ダイオード２３
及び２６の共通カソードに基準電圧端子３３を接
続しているが、第１及び第２基本ダイオード２３
及び２４の共通アノードに入力端子を、第３及び
第４基本ダイオード２５及び２６の共通アノード
に基準電圧端子を接続してもよく、ダイオードリ
ング回路の任意の点を入力端子としたとき、ダイ
オードリング回路中の前記任意の点と対称な点に
基準電圧端子を接続することが出来るので、回路
設計が容易である。 (ホ) 効果 本発明に依れば、ダイオードリング回路を構成
するカソード同志及びアノード同志が順次接続さ
れたｎ個の基本ダイオードが、電源（＋Vcc）と
アースとの間に並列接続される為に、各ダイオー
ドに流れる電流が相補的な関係となり、歪率の良
い可変抵抗回路を提供出来、かつ基本ダイオード
の数に関わらず、動作電圧としてVDだけあれば
事足りるので、低電源電圧で動作する可変抵抗回
路が提供出来る。 また、第５図の実施例に示す如く、ダイオード
リング回路を構成する基本ダイオードの数を増加
させれば、ダイナミツクレンジの拡大を計ること
が出来るので、結局低電圧で動作するダイナミツ
クレンジの広い可変抵抗回路が提供出来るという
利点を有する。 更に、第３図の実施例に第４図の如く補助ダイ
オードを接続すれば、従来の可変抵抗回路と同程
度の動作電圧で、倍以上のダイナミツクレンジを
有する可変抵抗回路を提供出来、その場合は電流
源の数が簡略化出来るという別の利点が生じる。
低電圧で動作する可変抵抗回路を提供せんとする
ものである。 (ロ) 技術の背景 従来、第１図に示す如き雑音除去装置のエンコ
ーダーが知られている。このエンコーダーは、入
力端子１に印加される入力信号を入力増幅回路２
で増幅し、その出力信号を２つに分岐して一方を
加算回路３に印加するとともに、他方をカツトオ
フ周波数可変型のハイパスフイルタ４に印加し、
該ハイパスフイルタ４の出力信号をバツフア増幅
回路５を介して前記加算回路３に印加し、前記加
算回路３の出力端子６に高域が増強された出力信
号を発生させるものである。しかして前記エンコ
ーダーは、更に前記バツフア増幅回路５の出力信
号を増幅して通過させるハイパスフイルタ７と、
該ハイパスフイルタ７の出力信号を検波する検波
回路８と、該検波回路８の出力電流を電圧に変換
する変換回路９とを備えており、該変換回路９の
出力電圧によつて、ハイパスフイルタ４内に配置
される可変抵抗回路４ａの抵抗値を変化させ、バ
ツフア増幅回路５の出力端に所望の特性を有する
出力信号を発生する様に成されている。このエン
コーダーを使用する雑音除去装置は、入力端子１
に印加される入力信号中の高域成分のレベルに応
じてハイパスフイルタ４のカツトオフ周波数を変
化させ、入力増幅回路２の出力信号に、所定の高
域成分を加算することにより、出力端子６に得ら
れる信号に周波数特性を持たせ、テープヒス雑音
の如き高域雑音に対するSN比を改善するもので
あるが、その詳細は本発明と直接関係が無いので
省略する。 ところで、前記エンコーダーのハイパスフイル
タ４中に使用される可変抵抗回路としては、従来
第２図に示す如きダイオードブリツジ型の可変抵
抗回路が使用されていた。第２図において、１０
はアノード同志が共通接続された第１及び第２ダ
イオード１１及び１２とカソード同志が接続され
た第３及び第４ダイオード１３及び１４とから成
るダイオードブリツジ回路、１５は該ダイオード
ブリツジ回路１０に電流を供給する流入電流源、
１６は前記ダイオードブリツジ回路１０に流れる
電流を吸引する流出電流源、１７は前記第１ダイ
オード１１のカソードと前記第３ダイオード１３
のアノードとの接続点に接続された基準電圧源、
１８は前記第２ダイオード１２のカソードと前記
第４ダイオード１４のアノードとの接続点に接続
された入力抵抗１９と入力コンデンサ２０と入力
信号源２１とから成る入力回路、２２は出力端子
である。しかして、第２図の可変抵抗回路は、流
入電流源１５からダイオードブリツジ回路１０に
流入する電流に応じて第１乃至第４ダイオード１
１乃至１４の内部インピーダンス（抵抗）が変化
するので、入力抵抗１９とダイオードブリツジ回
路１０の内部インピーダンスとの直列抵抗の値が
変化し、入力コンデンサ２０と前記直列接続とで
決まるハイパス特性が変化し、入力信号源２１か
ら印加される信号に、所定の周波数特性を持たせ
る様にしたものである。 このダイオードブリツジ型の可変抵抗回路は、
ブリツジ型に接続されている為に相補型の特性を
有し、特に第１乃至第４ダイオード１１乃至１４
のそれぞれを、複数のダイオードを直列接続する
ことによつて構成すれば、ダイナミツクレンジの
拡大を計ることが出来、歪率も改善出来るという
利点を有する。 しかしながら、第２図の回路は、第１乃至第４
ダイオード１１及び１４がそれぞれ１個の場合で
あつても、2VD＋2VCEsat≒1.8V（ただし、VDはダ
イオードの順方向電圧降下、VCEsatは電流源の電
圧降下）の動作電圧を必要とし、3V（1.8Vの減電
圧時補償が必要）程度の低電圧電源を使用する機
器には、使用することが出来なかつた。 (ハ) 発明の要点 本発明は、上述の点に鑑み成されたもので、複
数（ｎ＝2KただしＫは２以上の整数）のダイオー
ドのアノード同志及びカソード同志を接続してダ
イオードリング回路を構成し、該ダイオードリン
グ回路の各アノードに流入電流源を接続するとと
もに、各カソードに流出電流源を接続し、更に前
記ダイオードリング回路中の所定点に入力端子
を、前記所定点と対称な点に基準電圧源を接続す
ることによつて、歪率が良く、ダイナミツクレン
ジが広く、かつ低電圧で動作する可変抵抗回路を
提供せんとするものである。 (ニ) 実施例 第３図は本発明の一実施例を示す回路図で、２
３乃至２６はカソード同志及びアノード同志が順
次接続された第１乃至第４基本ダイオード、２７
は前記第１及び第２基本ダイオード２３及び２４
の共通アノードに接続された第１流入電流源、２
８は前記第３及び第４基本ダイオード２５及び２
６の共通アノードに接続された第２流入電流源、
２９は第１及び第４基本ダイオード２３及び２６
の共通カソードに接続された第１流出電流源、３
０は第２及び第３基本ダイオード２４及び２５の
共通カソードに接続された第２流出電流源、３１
は前記第２及び第３基本ダイオード２４及び２５
の共通カソードに接続された信号入力端子、３２
は該信号入力端子３１と同じ点に接続された信号
出力端子、３３は前記第１及び第４基本ダイオー
ド２３及び２６の共通カソードに接続された基準
電圧端子、３４は前記信号入力端子３１と前記基
準電圧端子３３との間に接続された入力抵抗３５
と入力信号源３６とから成る入力回路、及び３７
は前記基準電圧端子３３に接続された基準電圧源
であり、第３図は４個（Ｋ＝２）の基本ダイオー
ド２３乃至２６により可変抵抗回路を構成した場
合を示す。 次に動作を説明する。第１及び第２流入電流源
２７及び２８がそれぞれI0の電流を流入し得るも
のとし、第１および第２流出電流源２９及び３０
がそれぞれI0の電流を流出し得るものとすれば、
第１乃至第４基本ダイオード２３乃至２６にはそ
れぞれI0／２の電流が流れ、それぞれのアノード・ カソード間インピーダンスは、2kT／qI0（ただし、 ｋはボルツマン定数、Ｔは絶縁温度、ｑは電子の
電荷）となり、入力端子３１と基準電圧端子３３
との間のインピーダンスも2kT／qI0となる。従つて、 第１及び第２流入電流源２７及び２８と第１及び
第２流出電流源２９及び３０に流れる電流I0を等
しく変化させれば、入力端子３１と基準電圧端子
３３との間のインピーダンスを前記電流I0に応じ
たものとすることが出来る。それ故、入力信号源
３６から入力抵抗３５を介して入力端子３１に印
加される信号は、入力抵抗３５と可変抵抗回路の
インピーダンスとによつて分割され、出力端子３
１に各電流源に流れる電流に応じた出力信号が得
られる。 第４図は、本発明の別の実施例を示すもので、
第３図の実施例における第１乃至第４基準ダイオ
ード２３乃至２６のそれぞれと直列に、第１乃至
第４補助ダイオード３８乃至４１を接続したもの
である。前記第１乃至第４補助ダイオード３８乃
至４１を接続すると、入力端子３１と基準電圧端
子３３との間のインピーダンスは、各電流源にI0
の電流を流したとき4kT／qI0となる。 第５図は、本発明の更に別の実施例を示すもの
で、ダイオードリング回路を第１乃至第８基本ダ
イオード４２乃至４９により構成し、第１乃至第
4PNPトランジスタ５０乃至５３により第１乃至
第４流入電流源を、第１乃至第4NPNトランジス
タ５４乃至５７により第１乃至第４流出電流源を
それぞれ構成したもので、制御入力端子５８に流
入する電流を流すダイオード接続された第5NPN
トランジスタ５９と、第１乃至第4PNPトランジ
スタ５０乃至５３とエミツタ及びベースが共通接
続され、かつダイオード接続された第5PNPトラ
ンジスタ６０と、前記第5NPNトランジスタ５９
に流れる電流と等しい電流を前記第5PNPトラン
ジスタ６０に流す為の第6NPNトランジスタ６１
とから成る回路を用いて、前記制御入力端子５８
に流入する電流に応じた電流を、前記第１乃至第
4PNPトランジスタ５０乃至５３と前記第１乃至
第4NPNトランジスタ５４乃至５７とに流す様に
したものである。 尚、第３図の実施例においては、第２及び第３
基本ダイオード２４及び２５の共通カソードに入
力端子３１を、第１及び第４基本ダイオード２３
及び２６の共通カソードに基準電圧端子３３を接
続しているが、第１及び第２基本ダイオード２３
及び２４の共通アノードに入力端子を、第３及び
第４基本ダイオード２５及び２６の共通アノード
に基準電圧端子を接続してもよく、ダイオードリ
ング回路の任意の点を入力端子としたとき、ダイ
オードリング回路中の前記任意の点と対称な点に
基準電圧端子を接続することが出来るので、回路
設計が容易である。 (ホ) 効果 本発明に依れば、ダイオードリング回路を構成
するカソード同志及びアノード同志が順次接続さ
れたｎ個の基本ダイオードが、電源（＋Vcc）と
アースとの間に並列接続される為に、各ダイオー
ドに流れる電流が相補的な関係となり、歪率の良
い可変抵抗回路を提供出来、かつ基本ダイオード
の数に関わらず、動作電圧としてVDだけあれば
事足りるので、低電源電圧で動作する可変抵抗回
路が提供出来る。 また、第５図の実施例に示す如く、ダイオード
リング回路を構成する基本ダイオードの数を増加
させれば、ダイナミツクレンジの拡大を計ること
が出来るので、結局低電圧で動作するダイナミツ
クレンジの広い可変抵抗回路が提供出来るという
利点を有する。 更に、第３図の実施例に第４図の如く補助ダイ
オードを接続すれば、従来の可変抵抗回路と同程
度の動作電圧で、倍以上のダイナミツクレンジを
有する可変抵抗回路を提供出来、その場合は電流
源の数が簡略化出来るという別の利点が生じる。
第１図は雑音除去回路のエンコーダを示す回路
ブロツク図、第２図は従来の可変抵抗回路を示す
回路図、第３図は本発明の一実施例を示す回路
図、第４図及び第５図は本発明の別の実施例を示
す回路図である。 主な図番の説明、２３，２４，２５，２６……
基本ダイオード、２７，２８……流入電流源、２
９，３０……流出電流源、３１……入力端子、３
３……基準電圧端子。
ブロツク図、第２図は従来の可変抵抗回路を示す
回路図、第３図は本発明の一実施例を示す回路
図、第４図及び第５図は本発明の別の実施例を示
す回路図である。 主な図番の説明、２３，２４，２５，２６……
基本ダイオード、２７，２８……流入電流源、２
９，３０……流出電流源、３１……入力端子、３
３……基準電圧端子。
Claims (1)
- １ カソード同志及びアノード同志が順次接続さ
れたｎ個の基本ダイオード（ただし、ｎ＝2KでＫ
は２以上の整数）により形成されるダイオードリ
ング回路と、該ダイオードリング回路の共通アノ
ードにそれぞれ接続された流入電流源と、前記ダ
イオードリング回路の共通カソードにそれぞれ接
続された前記流入電流源から流入する電流を流出
させる流出電流源と、前記ダイオードリング回路
中の任意の点に接続される入力端子と、前記ダイ
オードリング回路中の任意の点と対象な点に接続
される基準電圧端子とから成り、前記流入電流源
から流入する電流及び前記流出電流源から流出す
る電流を変化させることにより、前記入力端子と
前記基準電圧端子との間の抵抗値を可変とするこ
とを特徴とする可変抵抗回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20736482A JPS5997215A (ja) | 1982-11-25 | 1982-11-25 | 可変抵抗回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20736482A JPS5997215A (ja) | 1982-11-25 | 1982-11-25 | 可変抵抗回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5997215A JPS5997215A (ja) | 1984-06-05 |
| JPH031845B2 true JPH031845B2 (ja) | 1991-01-11 |
Family
ID=16538507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20736482A Granted JPS5997215A (ja) | 1982-11-25 | 1982-11-25 | 可変抵抗回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5997215A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4982435A (en) * | 1987-04-17 | 1991-01-01 | Sanyo Electric Co., Ltd. | Automatic loudness control circuit |
| JPH0619217Y2 (ja) * | 1987-04-17 | 1994-05-18 | 三洋電機株式会社 | 可変インピ−ダンス回路 |
| JP4732032B2 (ja) * | 2005-06-30 | 2011-07-27 | 株式会社ゼネラル リサーチ オブ エレクトロニックス | 可変抵抗回路 |
-
1982
- 1982-11-25 JP JP20736482A patent/JPS5997215A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5997215A (ja) | 1984-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3962592A (en) | Current source circuit arrangement | |
| JPH0452645B2 (ja) | ||
| US4283683A (en) | Audio bridge circuit | |
| JPH031845B2 (ja) | ||
| US4335359A (en) | Monolithically integrable lowpass filter circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP3072002B2 (ja) | アクティブバンドパスフィルタ | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US5144169A (en) | Operational amplifier circuit | |
| JPS6315766B2 (ja) | ||
| JPS6230324Y2 (ja) | ||
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JPS6252486B2 (ja) | ||
| JPS6016105Y2 (ja) | 可変利得制御回路 | |
| JPH0626291B2 (ja) | 利得制御装置 | |
| JP2609668B2 (ja) | レベルシフト回路 | |
| JP2508378B2 (ja) | 可変コンダクタンス回路 | |
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPS6121857Y2 (ja) | ||
| KR830000542B1 (ko) | 이득 제어회로 | |
| JP2569944B2 (ja) | カレントミラー回路 | |
| JP3503297B2 (ja) | 電圧‐電流変換回路 | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 |