JP4732032B2 - 可変抵抗回路 - Google Patents

可変抵抗回路 Download PDF

Info

Publication number
JP4732032B2
JP4732032B2 JP2005192386A JP2005192386A JP4732032B2 JP 4732032 B2 JP4732032 B2 JP 4732032B2 JP 2005192386 A JP2005192386 A JP 2005192386A JP 2005192386 A JP2005192386 A JP 2005192386A JP 4732032 B2 JP4732032 B2 JP 4732032B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
pin diode
resistor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005192386A
Other languages
English (en)
Other versions
JP2007013645A (ja
Inventor
一夫 川井
Original Assignee
株式会社ゼネラル リサーチ オブ エレクトロニックス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ゼネラル リサーチ オブ エレクトロニックス filed Critical 株式会社ゼネラル リサーチ オブ エレクトロニックス
Priority to JP2005192386A priority Critical patent/JP4732032B2/ja
Priority to US11/416,771 priority patent/US20070001738A1/en
Publication of JP2007013645A publication Critical patent/JP2007013645A/ja
Application granted granted Critical
Publication of JP4732032B2 publication Critical patent/JP4732032B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
    • H03G1/0058PIN-diodes

Landscapes

  • Networks Using Active Elements (AREA)

Description

本発明は、可変抵抗回路に係り、特に、PINダイオードによって構成したPINダイオード回路の入力側に制御電圧補償回路を接続し、その制御電圧補償回路によりPINダイオード回路の入力制御電圧対高周波抵抗の変化を直線状にした可変抵抗回路に関する。
一般に、可制御抵抗素子を備え、その可制御抵抗素子に供給する電圧または電流を制御することによって可制御抵抗素子の抵抗値を変化させる可変抵抗回路は、可変減衰器や電圧制御発振器等において広く使用されている。かかる可変抵抗回路に使用される可制御抵抗素子には、通常、ダイオードが用いられ、特に高周波領域で使用する場合に、PINダイオード等の高周波抵抗が変化するものが用いられている。
ところで、PINダイオードは、高周波抵抗の抵抗変化が比較的大きなもので、その一例としてH社製のPINダイオードHVM14は、順方向電流が10mAのときに高周波抵抗が約2.5Ωであるが、順方向電流を1μAに減少させると高周波抵抗が約6KΩに増大する特性を持っている。そして、このPINダイオードが示す電流−抵抗特性は、横軸に順方向電流値を設定し、縦軸に高周波抵抗値を設定すると、両対数目盛で順方向電流値と高周波抵抗値との関係をグラフで表すと、右下がりのほぼ直線に近い関係をもっている。もちろん、この電流−抵抗特性は、前述のPINダイオードが示すもので、ダイオードの型式やダイオードの種類等によっては前記直線に近い関係から外れた関係を示すようになる。
PINダイオードだけでなく、一般的なダイオードの高周波抵抗は、PN接合抵抗、PN接合容量、拡散容量、リード線インダクタンス及び線間容量等を総合したもので決まり、通常、ダイオードにある量の電流を流した時、その直流抵抗値よりも高周波抵抗値の方が大分小さくなる。例えば、前述のPINダイオードHVM14においては、高周波抵抗値が約2.5Ωのときに、その直流抵抗値が約84Ω(このときのダイオードの内部電圧降下は約0.84V)であり、高周波抵抗値が約6KΩのときに、その直流抵抗値が約400KΩ(このときのダイオードの内部電圧降下は約0.4V)である。このことは、PINダイオードに印加する直流電圧を0.84Vから0.4Vに低下させると、高周波抵抗値が2.5Ωから6KΩに増大するようになるもので、0.44Vという僅かな印加電圧の変化によって、高周波抵抗を2400倍程度変化させることができることを示すもので、例えば、高周波抵抗値を手動操作によって設定する場合、手動操作をクリティカルに行わないと、所定の高周波抵抗値を得ることができないことを意味している。
このため、PINダイオードを用いた可変抵抗回路においては、通常、PINダイオードを複数個直列接続して印加電圧の変化に伴う高周波抵抗の可変範囲を拡げたり、PINダイオードに並列に抵抗を接続してPINダイオードの電流を分流することにより、見掛け上、PINダイオードの電流感度を低下させることが行われている。しかし、PINダイオードを複数個直列接続する手段は、印加電流対高周波抵抗を表す曲線が全体的に拡大されるだけで、比較的直線に近い印加電流対高周波抵抗特性を示す高抵抗部分と、曲線に近い印加電流対高周波抵抗特性を示す低抵抗部分との相対的な特性関係に変わりがなく、PINダイオードに並列抵抗を接続する手段は、並列抵抗を接続したことにより結果的にPINダイオードの抵抗値の変化範囲が狭くなってしまい、いずれの手段もそれほどの改善効果を期待することができないものである。
使用する特許文献なし
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、PINダイオード回路に制御電圧補償回路を接続して入力制御電圧変化に対するPINダイオードの高周波抵抗変化の関係をほぼ直線状にして高周波抵抗の調整をし易くした可変抵抗回路を提供することにある。
前記目的を達成するために、本発明による可変抵抗回路は、制御電圧の供給によってPINダイオードの抵抗値が調整されるPINダイオード回路と、制御電圧にシフト電圧を加える電圧シフト回路と、ツェナダイオードのツェナ特性を用いて電圧シフト回路の出力電圧に非線形特性を付与するツェナダイオード回路と、制御電圧に電圧オフセットを付与する重み付け回路と、ツェナダイオード回路と重み付け回路の各出力電圧を加算し、加算電圧をPINダイオード回路に供給する加算回路とを備え、電圧シフト回路におけるシフト電圧、ツェナダイオード回路におけるツェナダイオードのツェナ特性、重み付け回路における電圧オフセット値をそれぞれ選択調整することにより、PINダイオード回路におけるPINダイオードの高周波抵抗値を制御電圧の変化に対してほぼ直線状に変化するように設定した手段を具備している。
この場合、前記手段におけるPINダイオード回路は、直列素子となる第1PINダイオードと分路素子となる第2PINダイオードとを同極性に逆L型接続した構成のものである第1構成手段を具備する。
また、前記手段における電圧シフト回路は、直列素子となる第1抵抗と分路素子となる第2抵抗とを逆L型接続し、第2抵抗にバイアス電源を直列接続した構成のものである第2構成手段を具備する。
さらに、前記手段におけるツェナダイオード回路は、直列素子となるツェナダイオードと分路素子となる抵抗とを逆L型接続した構成のものである第3構成手段を具備する。
また、前記手段における加算回路は、加算抵抗と増幅回路とを備えるものである第3構成手段を具備する。
以上のように、本発明の可変抵抗回路によれば、PINダイオード回路の入力側に、制御電圧をシフト電圧を加える電圧シフト回路と、ツェナダイオードのツェナ特性を用いて電圧シフト回路の出力電圧に非線形特性を付与するツェナダイオード回路と、制御電圧に電圧オフセットを付与する重み付け回路と、ツェナダイオード回路と重み付け回路の各出力電圧を加算し、加算電圧をPINダイオード回路に供給する加算回路とを接続し、電圧シフト回路におけるシフト電圧、ツェナダイオード回路におけるツェナダイオードのツェナ特性、重み付け回路における電圧オフセット値をそれぞれ選択調整することによって、PINダイオード回路のPINダイオードにおける制御電圧対高周波抵抗の関係がほぼ直線状になるようにしたので、PINダイオードの高周波抵抗値を、見掛け上制御電圧の変化にほぼ正確に逆比例するようにすることができ、手動操作による制御電圧の調整によってPINダイオードの高周波抵抗を所望値に容易に設定することができるという効果がある。
以下、本発明の実施の形態を図面を参照して説明する。
図1は、本発明による可変抵抗回路の実施の形態を示すもので、その要部構成を示す回路図である。
図1に示されるように、この実施の形態による可変抵抗回路は、PINダイオード回路1と、電圧シフト回路2と、ツェナダイオード回路3と、重み付け回路4と、加算回路5と、制御電圧入力端子6(1)、6(2)と、高周波抵抗出力端子7(1)、7(2)とからなっており、電圧シフト回路2とツェナダイオード回路3と重み付け回路4と加算回路5とからなる回路部分は、制御電圧補償回路を構成している。この場合、PINダイオード回路1は、入力端1aと出力端1bと接地端1cとを有し、第1PINダイオード8と第2PINダイオード9と保護抵抗10とを備えている。電圧シフト回路2は、入力端2aと出力端2bと接地端2cと、第1抵抗11と第2抵抗12とバイアス電源13とを備えている。ツェナダイオード回路3は、入力端3aと出力端3bと接地端3cとを有し、ツェナダイオード14と分路抵抗15とを備えている。重み付け回路4は、入力端4aと出力端4bと接地端4cとを有し、第1抵抗16と第2抵抗17とバイアス電源18とを備えている。また、加算回路5は、第1入力端5aと第2入力端5bと出力端5cと接地端5dとを有し、増幅器19と第1加算抵抗20と第2加算抵抗21と第1帰還抵抗22と第2帰還抵抗23とを備えている。
そして、制御電圧入力端子6(1)は、電圧シフト回路2の入力端2aと重み付け回路4の入力端4aにそれぞれ接続され、制御電圧入力端子6(2)は接地接続される。電圧シフト回路2の出力端2bはツェナダイオード回路3の入力端3aに接続され、ツェナダイオード回路3の出力端3bは加算回路5の第1入力端5aに接続される。重み付け回路4の出力端4bは加算回路5の第2入力端5bに接続され、加算回路5の出力端5bはPINダイオード回路1の入力端1aに接続される。高周波抵抗出力端子7(1)はPINダイオード回路1の出力端1bに接続され、高周波抵抗出力端子7(2)は接地接続される。
また、PINダイオード回路1において、保護抵抗10は、一端が入力端1aに接続され、他端が第1PINダイオード8のアノードに接続される。第1PINダイオード8は、カソードが第2PINダイオード9のアノードと出力端1bにそれぞれ接続され、第2PINダイオード9は、カソードが接地端1cに接続される。電圧シフト回路2において、第1抵抗11は一端が入力端2aに接続され、他端が出力端2bと第2抵抗12の一端にそれぞれ接続される。第2抵抗12は、他端がバイアス電源13の正極端に接続される。バイアス電源13は、負極端が接地端2cに接続される。ツェナダイオード回路3において、ツェナダイオード14は、カソードが入力端4aに接続され、アノードが出力端3bと分路抵抗15の一端にそれぞれ接続される。分路抵抗15は、他端が接地端3cに接続される。
重み付け回路4において、第1抵抗16は一端が入力端4aに接続され、他端が出力端4bと第2抵抗17の一端にそれぞれ接続される。第2抵抗17は、他端がバイアス電源18の正極端に接続される。バイアス電源18は、負極端が接地端4cに接続される。加算回路5において、第1加算抵抗20は、一端が第1入力端5aに接続され、他端が増幅器19の非反転入力(+)に接続される。第2加算抵抗21は、一端が第2入力端5bに接続され、他端が増幅器19の非反転入力(+)に接続される。増幅器19は、出力が出力端5cと第1帰還抵抗22の一端にそれぞれ接続され、反転入力(−)が第1帰還抵抗22の他端と第2帰還抵抗23の一端にそれぞれ接続される。第2帰還抵抗23は他端が接地端5dに接続される。
前記構成による可変抵抗回路は、制御電圧入力端子6(1)、6(2)間に入力される制御電圧Vcの変化に対する高周波抵抗出力端子7(1)、7(2)間の高周波抵抗Roの変化が所望の関係になるように、すなわち、制御電圧Vcの変化と高周波抵抗Roの変化との関係がほぼ直線状になるように、PINダイオード回路1の入力側に、電圧シフト回路2、ツェナダイオード回路3、重み付け回路4及び加算回路5とからなる制御電圧補償回路を接続しているもので、制御電圧補償回路を構成する電圧シフト回路2、ツェナダイオード回路3、重み付け回路4及び加算回路5は、制御電圧Vcの応答特性が次に述べるような特性を示すように個別に調整設定される。
始めに、PINダイオード回路1として好適な回路構成は、直列接続された第1PINダイオード8と、分路接続された第2PINダイオード9と、直列接続された保護抵抗10とを備え、第1PINダイオード8と第2PINダイオード9との接続点に説族された高周波抵抗出力端子7(1)と接地接続された高周波抵抗出力端子7(2)との間に高周波抵抗Rfが得られるものである。このような回路構成を採用した場合、高周波抵抗出力端子7(1)、7(2)間からPINダイオード回路1の内部を見ると、第1PINダイオード8と第2PINダイオード9とが並列接続された状態であり、第1PINダイオード8の一端に制御電圧が供給されたとき、その制御電圧が第1PINダイオード8と第2PINダイオード9とを通して接地点に流れるので、抵抗変化幅が減少しない特性を持った可変抵抗回路が得られることになる。
ちなみに、PINダイオード回路を、分路接続された1個のPINダイオードと直列接続された1個の保護抵抗とで構成した場合、2つの高周波抵抗出力端子間からPINダイオード回路の内部を見ると、PINダイオードと保護抵抗とが並列接続され、保護抵抗の一端に供給された制御電圧が保護抵抗にも流れるので、その分PINダイオードの抵抗変化幅が減少する特性になるが、補償回路でこの減少分を含めて補償するようにすればよい。
ここで、図2は、図1に図示されたPINダイオード回路1が呈する制御電圧Vcと高周波抵抗Rfとの関係をリニアスケールで示した特性図であって、曲線bはPINダイオード回路1への駆動電圧に対する高周波抵抗Rfの関係を示し、曲線aは補償回路を通した場合に実現したい希望的特性例を示す。曲線bの特性は、第1PINダイオード8及び第2PI,Nダイオード9にS社製PINダイオードbar64を用い、保護抵抗10に500Ωを用いたときのものである。
図2に図示された特性図から判るように、曲線bにおける高周波抵抗Rfの変化状態は、駆動電圧が0v乃至0.4vの範囲内を変化したとき、比較的急峻な高周波抵抗Rfの変化になっており、駆動電圧が0.4v乃至1.0vの範囲内を変化したとき、高周波抵抗Rfの変化が殆どなくなっていることが判る。これに対して、一般的には、例えば制御電圧Vcが0v乃至4.0vの範囲内を変化したとき、高周波抵抗Rfの変化が直線状に変化するようにすれば、制御電圧Vcの制御による高周波抵抗Rfの設定操作が最もし易い状態になるので望ましい。
このような望ましい関係を有する特性を得るためには、PINダイオード回路1に制御電圧補償回路を接続し、曲線bが見掛け上曲線aであると見えるように、具体的には、印加された制御電圧Vcが1.6vのとき、その時点の高周波抵抗Rfが曲線a上のA点の値から曲線b上のA′点の値になり、また、印加された制御電圧Vcが3.2vのとき、その時点の高周波抵抗Rfが曲線a上のB点の値から曲線b上のB′点の値になるように、1.6vの制御電圧Vcを約0.23vの電圧に変換し、3.2vの制御電圧Vcを約0.29vの電圧に変換するような制御電圧補償回路を介して、PINダイオード回路1を駆動すればよいことになる。
この制御電圧補償回路に必要な特性は、前述のように、制御電圧VcがA点の値(1.6v)のときに、補償回路出力電圧としてA’点の値(約0.23v)になるように、同じく、制御電圧VcとしてB点の値(3.2v)のときに、補償回路出力電圧としてB’点の値(約0.29v)になるように電圧補償することである。
図3は、PINダイオード回路に対する電圧補償が行われる際に制御電圧補償回路における電圧変換状態を示す特性図であって、制御電圧Vcの変化時に曲線cと曲線dの2つの曲線によって得られた各電圧を加算し、曲線eに示すような加算電圧を発生させるものである。この場合、曲線cは、細かい点線によって表されるように、制御電圧Vcのオフセット電圧V0(ここでは約0.17v)を起点とし、その起点から制御電圧Vcの増大に対して直線状に比例増大する曲線であり、曲線dは、粗い点線によって表されるように、制御電圧Vcが3.2vを超えた時点から急激に立上がる曲線であって、曲線eは、制御電圧Vcが3.2vを超えるまでは曲線cに従い、制御電圧Vcが3.2vを超えると主として曲線dに従う曲線である。なお、後述するように、曲線cは、主として重み付け回路4によって形成され、曲線dは、主としてツェナダイオード回路3によって形成される。
この場合、図3に図示された曲線dのように、その一部の曲率が大きくなる特性は、ツェナダイオード回路3に使用されるツェナダイオード14の飽和領域から降伏領域への移行する際の肩の部分の特性を利用することによって近似させることが可能になる。通常、ツェナダイオードは、降伏電圧が数v以下のもののとき、ツェナー降伏が利用されているので、飽和領域から比較的緩やかに降伏領域へ移行することになるが、降伏電圧が数v以上のもののとき、アバランシェ降伏が利用されているので、飽和領域から急峻に降伏領域へ移行することになる。ツェナダイオードのこれらの特性は、その構造や製造法の違いによって種々の特性を得ることができるので、これらの特性の中から希望する特性に最も近いツェナダイオードを選べばよい。
以上のように、この可変抵抗回路においては、電圧シフト回路2とツェナダイオード回路3と重み付け回路4と加算回路5とによって構成した制御電圧補償回路を通して制御電圧VcをPINダイオード回路1に供給すれば、入力される制御電圧Vcの変化に対して高周波抵抗Rfの変化がほぼ直線的になる可変抵抗回路を構成することができる。
この場合、制御電圧補償回路は、制御電圧Vcが制御電圧入力端子6(1)、6(2)に供給されると、そこで2分される。そして、その1方の制御電圧Vcは、図3に図示の曲線cが形成されるように、重み付け回路4において重みを付けされるとともにオフセット電圧V0が与えられた後、加算回路5に供給される。また、その他方の制御電圧Vcは、レベルシフト回路2において次続されているツェナダイオード14の降伏電圧を図3に図示の曲線dに合わせるようにレベルシフトさせ、その後、ツェナダイオード回路3においてツェナダイオード14からの通過電流を分路抵抗15の電圧降下によって電圧として導出し、導出した電圧が加算回路5に供給される。加算回路5は、供給された2つの電圧を加算増幅し、図3に図示の曲線eのような特性の制御電圧Vcを形成し、形成した制御電圧Vcが保護抵抗10を通して第1PINダイオード8及び第2PINダイオード9に供給するようにすれば、制御電圧Vcの変化に対して所望の高周波抵抗Rfの変化を示す可変抵抗回路が得られる。
ここで、図4は、図1に図示された可変抵抗回路における各種構成素子に使用される好適な定数の一例を示した回路図であって、図1に図示された可変抵抗回路と実質的に同じ回路構成を備えているものである。なお、図4において、図1に図示された構成要素と同じ構成要素に付いては同じ符号を付けている。
図4に示されるように、PINダイオード1は、第1PINダイオード8及び第2PINダイオード9がいずれもS社製PINダイオードbar64であり、保護抵抗10が500Ωの抵抗である。レベルシフト回路2は、第1抵抗11及び第2抵抗12がいずれも1kΩの抵抗であり、バイアス電源13が8.8vの電源である。ツェナダイオード回路3は、ツェナダイオード14が6vのツェナ電圧を有し、分路抵抗15が10kΩの抵抗である。重み付け回路4は、第1抵抗16が100kΩの抵抗、第2抵抗17が1kΩの抵抗であり、バイアス電源18が0.047vの電源である。加算回路5は、第1加算抵抗20及び第2加算抵抗21がいずれも100kΩの抵抗であり、第1帰還抵抗22が6kΩの抵抗であり、第2帰還抵抗23が1kΩの抵抗である。
次いで、図5は、図4に図示された各定数を有する可変抵抗回路を用いてシミュレーションを行った結果を示す特性図であって、比較のために図2に図示の曲線aとともに表したものである。この図において、黒丸及び各黒丸を結ぶ実線はシミュレーションによって得られたものであり、細かい点線で示された線は図2に図示の曲線aであって目標値を表す線である。
図5に示されるように、シミュレーションを行った結果は、ごく一部の点を除いてほぼ目標値を表す線に一致しており、この可変抵抗回路を用いれば、第1PINダイオード8及び第2PINダイオード9からなるPINダイオード回路1で得られる高周波抵抗Rfの値を、見掛け上制御電圧Vcの変化にほぼ正確に逆比例するようにすることができ、手動操作による制御電圧Vcの調整によりPINダイオード回路1の高周波抵抗Rfの値を所望のように容易に設定することができる。
本発明による可変抵抗回路の実施の形態を示すもので、その要部構成を示す回路図である。 図1に図示されたPINダイオード回路が呈するPINダイオード回路駆動電圧及び制御電圧Vcと高周波抵抗Rfの関係をリニアスケールで示した特性図である。 PINダイオード回路に対する電圧補償が行われる際に、制御電圧補償回路における電圧変換状態を示す特性図である。 図1に図示された可変抵抗回路における各種構成素子に使用される好適な定数の一例を示した回路図である。 図4に図示された回路図を用いて行ったシュミレーション結果を示す特性図である。
符号の説明
1 PINダイオード回路
2 電圧シフト回路
3 ツェナダイオード回路
4 重み付け回路
5 加算回路
6(1)、6(2) 制御電圧入力端子
7(1)、7(2) 高周波抵抗出力端子
8 第1PINダイオード
9 第2PINダイオード
10 保護抵抗
11、16 第1抵抗
12、17 第2抵抗
13、18 バイアス電源
14 ツェナダイオード
15 分路抵抗
19 増幅器
20 第1加算抵抗
21 第2加算抵抗
22 第1帰還抵抗
23 第2帰還抵抗

Claims (5)

  1. 制御電圧の供給によってPINダイオードの抵抗値が調整されるPINダイオード回路と、前記制御電圧にシフト電圧を加える電圧シフト回路と、ツェナダイオードのツェナ特性を用いて前記電圧シフト回路の出力電圧に非線形特性を付与するツェナダイオード回路と、前記制御電圧に電圧オフセットを付与する重み付け回路と、前記ツェナダイオード回路と前記重み付け回路の各出力電圧を加算し、加算電圧を前記PINダイオード回路に供給する加算回路とを備え、前記電圧シフト回路におけるシフト電圧、前記ツェナダイオード回路におけるツェナダイオードのツェナ特性、前記重み付け回路における電圧オフセット値をそれぞれ選択調整することにより、前記PINダイオード回路におけるPINダイオードの高周波抵抗値を前記制御電圧の変化に対してほぼ直線状に変化するように設定したことを特徴とする可変抵抗回路。
  2. 前記PINダイオード回路は、直列素子となる第1PINダイオードと分路素子となる第2PINダイオードとを同極性に逆L型接続した構成のものであることを特徴とする請求項1に記載の可変抵抗回路。
  3. 前記電圧シフト回路は、直列素子となる第1抵抗と分路素子となる第2抵抗とを逆L型接続し、前記第2抵抗にバイアス電源を直列接続した構成のものであることを特徴とする請求項1に記載の可変抵抗回路。
  4. 前記ツェナダイオード回路は、直列素子となるツェナダイオードと分路素子となる抵抗とを逆L型接続した構成のものであることを特徴とする請求項1に記載の可変抵抗回路。
  5. 前記加算回路は、加算抵抗と増幅回路とを備えるものであることを特徴とする請求項1に記載の可変抵抗回路。
JP2005192386A 2005-06-30 2005-06-30 可変抵抗回路 Expired - Fee Related JP4732032B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005192386A JP4732032B2 (ja) 2005-06-30 2005-06-30 可変抵抗回路
US11/416,771 US20070001738A1 (en) 2005-06-30 2006-05-03 Variable resistance circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005192386A JP4732032B2 (ja) 2005-06-30 2005-06-30 可変抵抗回路

Publications (2)

Publication Number Publication Date
JP2007013645A JP2007013645A (ja) 2007-01-18
JP4732032B2 true JP4732032B2 (ja) 2011-07-27

Family

ID=37588702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005192386A Expired - Fee Related JP4732032B2 (ja) 2005-06-30 2005-06-30 可変抵抗回路

Country Status (2)

Country Link
US (1) US20070001738A1 (ja)
JP (1) JP4732032B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10321784B2 (en) * 2009-07-10 2019-06-18 Tsann Kuen (Zhangzhou) Enterprise Co., Ltd. Grill device
CN105009356A (zh) 2012-12-03 2015-10-28 爱立信(中国)通信有限公司 Pin二极管电路和pin二极管衰减器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663900A (en) * 1971-02-16 1972-05-16 Northern Electric Co Voltage controlled attenuator
US4220874A (en) * 1977-02-15 1980-09-02 Oki Electric Industry Co., Ltd. High frequency semiconductor devices
JPS5734292A (en) * 1980-08-05 1982-02-24 Taiyou Electronics Kk Illuminating and signaling device
US4378536A (en) * 1981-06-09 1983-03-29 Rca Corporation High power, low frequency, electronically adjustable attenuator
JPS5997215A (ja) * 1982-11-25 1984-06-05 Sanyo Electric Co Ltd 可変抵抗回路
JPS60260220A (ja) * 1984-06-06 1985-12-23 Sharp Corp Rf可変減衰回路
US5140200A (en) * 1990-07-17 1992-08-18 General Instrument Corporation Pin diode attenuator
JP2906384B2 (ja) * 1991-07-05 1999-06-21 シャープ株式会社 可変減衰器
JPH05335885A (ja) * 1992-03-31 1993-12-17 Victor Co Of Japan Ltd インピーダンス可変回路及び低域増幅回路
JP2842793B2 (ja) * 1994-09-28 1999-01-06 エヌイーシーケーブルメディア株式会社 可変抵抗減衰回路
JPH08213865A (ja) * 1995-01-31 1996-08-20 Sony Corp 等化回路及び等化器
US6091299A (en) * 1999-04-02 2000-07-18 Qualcomm Incorporated Method and apparatus for achieving linearized response of PIN diode attenuators
JP2001068967A (ja) * 1999-08-30 2001-03-16 Sony Corp 可変抵抗回路、可変フィルタ回路、それらの調整回路およびこれらを使用した受信機
JP4245892B2 (ja) * 2001-10-23 2009-04-02 オリンパス株式会社 Mos型トランジスタのソースとドレイン間を制御可能な等価抵抗として用いる回路
KR100480071B1 (ko) * 2002-11-12 2005-03-31 엘지전자 주식회사 가변 감쇠기

Also Published As

Publication number Publication date
JP2007013645A (ja) 2007-01-18
US20070001738A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
JP4628176B2 (ja) 電源装置および電子機器
KR20110035942A (ko) 전압 조정기
US20080067996A1 (en) Reference current generator adjustable by a variable current source
US8841969B2 (en) Automatic gain control feedback amplifier
US6650175B2 (en) Device generating a precise reference voltage
JP4732032B2 (ja) 可変抵抗回路
US5389893A (en) Circuit for a controllable amplifier
US7362157B2 (en) Circuit arrangement with a transistor having a reduced reverse current
US20040160277A1 (en) Voltage-to-current converter
CN113452333B (zh) 差分放大器和激光器驱动电路
US9660597B2 (en) Voltage supply for electrical focusing of electron beams
CA3192418A1 (en) Amplifier circuit with variable temperature coefficient of gain, and circuit for generating voltage with variable temperature coefficient, which becomes reference potential at reference temperature, direct voltage generating circuit, and circuit for compensating for temperature drift of another amplifier circuit, which use the amplifier circuit
US10976763B2 (en) Temperature drift compensation
US6624918B1 (en) Voltage control of optical receiver bandwidth
JP4517062B2 (ja) 定電圧発生回路
DE69822389T2 (de) Verstärkerschaltung
US6861893B2 (en) Circuit arrangement for a current-controlled resistor having an enlarged linear range
CN108123688B (zh) 用于功率放大器的提升电路
US20060012434A1 (en) Variable gain amplifier
US7545197B2 (en) Anti-logarithmic amplifier designs
US20030227317A1 (en) Circuit arrangement for a current-controlled resistor having an enlarged linear range
EP2629419B1 (de) Vorrichtung zur Erzeugung von kurzen elektrischen Impulsen
JPS58132816A (ja) 電気回路
JPH0461412A (ja) Pinダイオード可変減衰器用リニアライザー回路
JP6503017B2 (ja) 可変抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080627

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees