JPH08213865A - 等化回路及び等化器 - Google Patents
等化回路及び等化器Info
- Publication number
- JPH08213865A JPH08213865A JP3608295A JP3608295A JPH08213865A JP H08213865 A JPH08213865 A JP H08213865A JP 3608295 A JP3608295 A JP 3608295A JP 3608295 A JP3608295 A JP 3608295A JP H08213865 A JPH08213865 A JP H08213865A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- filter
- equalizer
- capacitor
- coaxial cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters And Equalizers (AREA)
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】本発明は、等化回路及び等化器について、同軸
ケーブルによる長距離の高速シリアルデータ伝送を実現
する。 【構成】第１のフイルタ（７Ａ）と、第１のフイルタ
（７Ａ）の出力側に直列接続される第１のフイルタ（７
Ａ）と回路構成を同じくした第２のフイルタ（７Ｂ）か
らなる等化回路（７）と、増幅器（８）とにより同軸ケ
ーブル（４）の受信端で伝送信号の出力を等化し得る。
ケーブルによる長距離の高速シリアルデータ伝送を実現
する。 【構成】第１のフイルタ（７Ａ）と、第１のフイルタ
（７Ａ）の出力側に直列接続される第１のフイルタ（７
Ａ）と回路構成を同じくした第２のフイルタ（７Ｂ）か
らなる等化回路（７）と、増幅器（８）とにより同軸ケ
ーブル（４）の受信端で伝送信号の出力を等化し得る。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（図１〜図４） 作用（図５〜図８） 実施例（図１〜図８） 発明の効果
【０００２】
【産業上の利用分野】本発明は等化回路及び等化器に関
し、例えば同軸ケーブルによるシリアルデータ伝送に適
用して好適なものである。
し、例えば同軸ケーブルによるシリアルデータ伝送に適
用して好適なものである。
【０００３】
【従来の技術】従来、同軸ケーブルを用いたデータ伝送
がなされているが、伝送データは伝送中のケーブル損失
により減衰されている。そこで、同軸ケーブルの受信端
では、受信機内に設けられたケーブルの等化器によつて
伝送データの伝送帯域内でケーブル損失による周波数特
性を平坦化する。このように平坦化した伝送データをア
ンプによつて、必要なレベルまで増幅して受信データを
復元して出力する。
がなされているが、伝送データは伝送中のケーブル損失
により減衰されている。そこで、同軸ケーブルの受信端
では、受信機内に設けられたケーブルの等化器によつて
伝送データの伝送帯域内でケーブル損失による周波数特
性を平坦化する。このように平坦化した伝送データをア
ンプによつて、必要なレベルまで増幅して受信データを
復元して出力する。
【０００４】
【発明が解決しようとする課題】ところで、同軸ケーブ
ルを用いてデータ伝送する場合、ケーブル長が長い程、
また伝送データの周波数が高い程、いわゆるルートｆ特
性によつてケーブル損失が大きくなる。すなわち、伝送
に用いる同軸ケーブルの長さによつてケーブル減衰域の
周波数特性が変化するので、同軸ケーブルの長さに応じ
て等化回路の特性を調整しなければならないという問題
があつた。さらに現在、ＨＤＴＶをはじめ１〔Ｇｂ／
ｓ〕以上の高速大容量のシリアルデータ伝送が光フアイ
バを用いて実現されているが、同軸ケーブルを用いた場
合、300 〔Ｍｂ／ｓ〕以上のシリアルデータ伝送は実現
されていない。
ルを用いてデータ伝送する場合、ケーブル長が長い程、
また伝送データの周波数が高い程、いわゆるルートｆ特
性によつてケーブル損失が大きくなる。すなわち、伝送
に用いる同軸ケーブルの長さによつてケーブル減衰域の
周波数特性が変化するので、同軸ケーブルの長さに応じ
て等化回路の特性を調整しなければならないという問題
があつた。さらに現在、ＨＤＴＶをはじめ１〔Ｇｂ／
ｓ〕以上の高速大容量のシリアルデータ伝送が光フアイ
バを用いて実現されているが、同軸ケーブルを用いた場
合、300 〔Ｍｂ／ｓ〕以上のシリアルデータ伝送は実現
されていない。
【０００５】本発明は以上の点を考慮してなされたもの
で、同軸ケーブルによる長距離の高速シリアルデータ伝
送を実現する等化回路及び等化器を提案しようとするも
のである。
で、同軸ケーブルによる長距離の高速シリアルデータ伝
送を実現する等化回路及び等化器を提案しようとするも
のである。
【０００６】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、同軸ケーブル（４）により伝送さ
れる伝送信号を受信端で等化する等化回路（７）におい
て、同軸ケーブル（４）の受信端に周波数の減衰帯域を
設定する第１の抵抗（Ｒ１０）及び第１のコンデンサ
（Ｃ１０）が並列接続され、第１の抵抗（Ｒ１０）及び
第１のコンデンサ（Ｃ１０）に周波数の減衰帯域の傾き
を設定する第２の抵抗（Ｒpin ）に並列接続され、かつ
第１の抵抗（Ｒ１０）に他端を接地する第１のコイル
（Ｌ１０）が直列接続されてなる第１のフイルタ（７
Ａ）と、当該第１のフイルタ（７Ａ）の出力側に直列接
続される第１のフイルタ（７Ａ）と回路構成を同じくし
た第２のフイルタ（７Ｂ）とを備える。
め本発明においては、同軸ケーブル（４）により伝送さ
れる伝送信号を受信端で等化する等化回路（７）におい
て、同軸ケーブル（４）の受信端に周波数の減衰帯域を
設定する第１の抵抗（Ｒ１０）及び第１のコンデンサ
（Ｃ１０）が並列接続され、第１の抵抗（Ｒ１０）及び
第１のコンデンサ（Ｃ１０）に周波数の減衰帯域の傾き
を設定する第２の抵抗（Ｒpin ）に並列接続され、かつ
第１の抵抗（Ｒ１０）に他端を接地する第１のコイル
（Ｌ１０）が直列接続されてなる第１のフイルタ（７
Ａ）と、当該第１のフイルタ（７Ａ）の出力側に直列接
続される第１のフイルタ（７Ａ）と回路構成を同じくし
た第２のフイルタ（７Ｂ）とを備える。
【０００７】また本発明においては、同軸ケーブル
（４）により伝送される伝送信号を受信端で等化する等
化回路（７）において、同軸ケーブル（４）の受信端に
周波数の減衰帯域を設定する第１の抵抗（Ｒ１０）及び
第１のコンデンサ（Ｃ１０）が並列接続され、第１の抵
抗（Ｒ１０）及び第１のコンデンサ（Ｃ１０）に周波数
の減衰帯域の傾きを設定する第２の抵抗（Ｒpin ）に並
列接続され、かつ第１の抵抗（Ｒ１０）に他端を接地す
る第１のコイル（Ｌ１０）が直列接続されてなる第１の
フイルタ（７Ａ）と、当該第１のフイルタ（７Ａ）の出
力側に直列接続される第１のフイルタ（７Ａ）と回路構
成を同じくした第２のフイルタ（７Ｂ）により形成され
る等化回路（７）と、当該等化回路（７）より出力され
る信号出力を増幅する増幅器（８）とを備える。
（４）により伝送される伝送信号を受信端で等化する等
化回路（７）において、同軸ケーブル（４）の受信端に
周波数の減衰帯域を設定する第１の抵抗（Ｒ１０）及び
第１のコンデンサ（Ｃ１０）が並列接続され、第１の抵
抗（Ｒ１０）及び第１のコンデンサ（Ｃ１０）に周波数
の減衰帯域の傾きを設定する第２の抵抗（Ｒpin ）に並
列接続され、かつ第１の抵抗（Ｒ１０）に他端を接地す
る第１のコイル（Ｌ１０）が直列接続されてなる第１の
フイルタ（７Ａ）と、当該第１のフイルタ（７Ａ）の出
力側に直列接続される第１のフイルタ（７Ａ）と回路構
成を同じくした第２のフイルタ（７Ｂ）により形成され
る等化回路（７）と、当該等化回路（７）より出力され
る信号出力を増幅する増幅器（８）とを備える。
【０００８】
【作用】第１のフイルタ（７Ａ）と、第１のフイルタ
（７Ａ）の出力側に直列接続される第１のフイルタ（７
Ａ）と回路構成を同じくした第２のフイルタ（７Ｂ）か
らなる等化回路（７）と、増幅器（８）とにより同軸ケ
ーブル（３）の受信端で伝送信号の出力を等化し得る。
（７Ａ）の出力側に直列接続される第１のフイルタ（７
Ａ）と回路構成を同じくした第２のフイルタ（７Ｂ）か
らなる等化回路（７）と、増幅器（８）とにより同軸ケ
ーブル（３）の受信端で伝送信号の出力を等化し得る。
【０００９】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１０】図１において、１は全体として送信機２の
ケーブルドライバ３によつて送出されるシリアルデータ
を伝送する同軸ケーブル４と、受信機５内に設置される
等化器６によつて構成される伝送システムの構成を示
す。等化器６は、入力端と出力端をインピーダンス整合
する等化回路７と、減衰された出力レベルを増幅するア
ンプ８によつて構成される。
ケーブルドライバ３によつて送出されるシリアルデータ
を伝送する同軸ケーブル４と、受信機５内に設置される
等化器６によつて構成される伝送システムの構成を示
す。等化器６は、入力端と出力端をインピーダンス整合
する等化回路７と、減衰された出力レベルを増幅するア
ンプ８によつて構成される。
【００１１】図２に示すように、等化器６のインピーダ
ンス整合に用いられる等化回路７は、同一回路構成のハ
イパスフイルタ７Ａと７Ｂと出力側のポートが直列接続
され構成されている。すなわちハイパスフイルタ７Ａ及
び７Ｂでは、入力側のポート８及び１０にそれぞれ直流
成分を除去するコンデンサＣpas を介して並列に接続し
た抵抗Ｒ１０とコンデンサＣ１０とによつてカツトオフ
周波数を設定し、直列接続の抵抗Ｒ１１及びコンデンサ
Ｃ１１によつて減衰域の直線性を補正する。因みに直列
接続の抵抗Ｒ１１とコンデンサＣ１１の接続順序は問わ
ない。
ンス整合に用いられる等化回路７は、同一回路構成のハ
イパスフイルタ７Ａと７Ｂと出力側のポートが直列接続
され構成されている。すなわちハイパスフイルタ７Ａ及
び７Ｂでは、入力側のポート８及び１０にそれぞれ直流
成分を除去するコンデンサＣpas を介して並列に接続し
た抵抗Ｒ１０とコンデンサＣ１０とによつてカツトオフ
周波数を設定し、直列接続の抵抗Ｒ１１及びコンデンサ
Ｃ１１によつて減衰域の直線性を補正する。因みに直列
接続の抵抗Ｒ１１とコンデンサＣ１１の接続順序は問わ
ない。
【００１２】さらにピンダイオードＲpin が抵抗Ｒ１０
及びコンデンサＣ１０に対して並列にポート８及び１０
にそれぞれｎ側端で逆方向接続する。このピンダイオー
ドＲpin によつて減衰域における減衰量の周波数に対す
る傾きを設定する。また抵抗Ｒ１０に直列接続して他端
を接地するコイルＬ１０は、通過周波数に同調すると共
に、広帯域のインピーダンス整合をとり易くする。それ
ぞれのピンダイオードＲpin の接続点には、ピンダイオ
ードＲpin の制御バイアス電流を設定する抵抗Ｒb を介
してコントロール端子９を設置する。コントロール端子
９には、バイパスコンデンサＣe が他端を接地して接続
される。
及びコンデンサＣ１０に対して並列にポート８及び１０
にそれぞれｎ側端で逆方向接続する。このピンダイオー
ドＲpin によつて減衰域における減衰量の周波数に対す
る傾きを設定する。また抵抗Ｒ１０に直列接続して他端
を接地するコイルＬ１０は、通過周波数に同調すると共
に、広帯域のインピーダンス整合をとり易くする。それ
ぞれのピンダイオードＲpin の接続点には、ピンダイオ
ードＲpin の制御バイアス電流を設定する抵抗Ｒb を介
してコントロール端子９を設置する。コントロール端子
９には、バイパスコンデンサＣe が他端を接地して接続
される。
【００１３】この等化回路７は、コントロール電圧Ｖ
CONTによつてピンダイオードＲpin の抵抗値を制御する
ことによつて減衰量の周波数特性を変えることができ
る。すなわち図３に示すように、コントロール電圧Ｖ
CONTを大きくしていけば減衰量を小さくすることがで
き、逆にコントロール電圧ＶCONTを小さくしていけば減
衰量を大きくすることができる。従つて、図４に示すよ
うに、同軸ケーブル４のケーブル長が長くなるに応じて
コントロール電圧ＶCONTを小さくし、反対にケーブル長
が短くなるに応じてコントロール電圧ＶCONTを大きくす
るように、ピンダイオードＲpin に対して適正なコント
ロール電圧ＶCONTを加えれば、同軸ケーブルの長さに応
じた等化を実現することができる。
CONTによつてピンダイオードＲpin の抵抗値を制御する
ことによつて減衰量の周波数特性を変えることができ
る。すなわち図３に示すように、コントロール電圧Ｖ
CONTを大きくしていけば減衰量を小さくすることがで
き、逆にコントロール電圧ＶCONTを小さくしていけば減
衰量を大きくすることができる。従つて、図４に示すよ
うに、同軸ケーブル４のケーブル長が長くなるに応じて
コントロール電圧ＶCONTを小さくし、反対にケーブル長
が短くなるに応じてコントロール電圧ＶCONTを大きくす
るように、ピンダイオードＲpin に対して適正なコント
ロール電圧ＶCONTを加えれば、同軸ケーブルの長さに応
じた等化を実現することができる。
【００１４】このようにこの等化回路７では、入出力端
のインピーダンス整合をとるために、入出力間（８−１
０）に同一構成のハイパスフイルタ７Ａ及び７Ｂを直列
接続している。これにより、図５に示すように、基本区
間のフイルタ７Ａ単独の場合、入力側ポート８からみた
インピーダンスと出力側ポート１０からみたインピーダ
ンスが異なるのを、フイルタ７Ｂを直列に接続すること
により、等しくすることができる。図６にこの等化器６
の入出力インピーダンス特性を示すが、これより入出力
インピーダンスがある範囲でまとまつていることが解
る。
のインピーダンス整合をとるために、入出力間（８−１
０）に同一構成のハイパスフイルタ７Ａ及び７Ｂを直列
接続している。これにより、図５に示すように、基本区
間のフイルタ７Ａ単独の場合、入力側ポート８からみた
インピーダンスと出力側ポート１０からみたインピーダ
ンスが異なるのを、フイルタ７Ｂを直列に接続すること
により、等しくすることができる。図６にこの等化器６
の入出力インピーダンス特性を示すが、これより入出力
インピーダンスがある範囲でまとまつていることが解
る。
【００１５】以上の構成において、例えば50〔ｍ〕の同
軸ケーブルを用いて1.5 〔Ｇｂ／ｓ〕のシリアルデータ
を伝送すると、図７に示すように、50〔ｍ〕の同軸ケー
ブル３の損失ａに対して、受信端に接続した等化回路７
のピンダイオードＲpin の抵抗値をコントロール端子９
に加えるコントロール電圧ＶCONTによつて同軸ケーブル
長50〔ｍ〕に対して適正に設定することにより、等化器
６の通過特性ｂを設定し、ケーブル損失を等化した伝送
特性ｃを得ることができる。
軸ケーブルを用いて1.5 〔Ｇｂ／ｓ〕のシリアルデータ
を伝送すると、図７に示すように、50〔ｍ〕の同軸ケー
ブル３の損失ａに対して、受信端に接続した等化回路７
のピンダイオードＲpin の抵抗値をコントロール端子９
に加えるコントロール電圧ＶCONTによつて同軸ケーブル
長50〔ｍ〕に対して適正に設定することにより、等化器
６の通過特性ｂを設定し、ケーブル損失を等化した伝送
特性ｃを得ることができる。
【００１６】因みに1.5 〔Ｇｂ／ｓ〕のシリアルデータ
伝送では、符号がＮＲＺ(non return to zero)なのでＤ
Ｃ付近から750 〔ＭHz〕までの帯域を等化すれば良い。
この結果、等化器６によつて、50〔ｍ〕の同軸ケーブル
４の損失特性ａを等化器６の通過特性ｂによつて特性ｃ
のように平坦化して受信端で等化を実現していることが
確認できる。
伝送では、符号がＮＲＺ(non return to zero)なのでＤ
Ｃ付近から750 〔ＭHz〕までの帯域を等化すれば良い。
この結果、等化器６によつて、50〔ｍ〕の同軸ケーブル
４の損失特性ａを等化器６の通過特性ｂによつて特性ｃ
のように平坦化して受信端で等化を実現していることが
確認できる。
【００１７】さらに同軸ケーブル４の長さが100 〔ｍ〕
の場合、図８に示すように、同軸ケーブル４の損失特性
ｄに対して、等化回路７のピンダイオードＲpin の抵抗
値をコントロール端子９に加えるコントロール電圧Ｖ
CONTによつて制御して等化器６の通過特性ｅを適正に設
定すれば、等化特性ｆが得ることができ、等化器６によ
り、ケーブル長100 〔ｍ〕の同軸ケーブル４の損失特性
ｄが特性ｆのように平坦化して等化を実現していること
が確認できる。
の場合、図８に示すように、同軸ケーブル４の損失特性
ｄに対して、等化回路７のピンダイオードＲpin の抵抗
値をコントロール端子９に加えるコントロール電圧Ｖ
CONTによつて制御して等化器６の通過特性ｅを適正に設
定すれば、等化特性ｆが得ることができ、等化器６によ
り、ケーブル長100 〔ｍ〕の同軸ケーブル４の損失特性
ｄが特性ｆのように平坦化して等化を実現していること
が確認できる。
【００１８】以上の構成によれば、同一構成の入力側の
ハイパスフイルタ７Ａと出力側のハイパスフイルタ７Ｂ
のフイルタを２区間接続し、入出力インピーダンスの整
合のとれた等化回路７を用いて同軸ケーブルにより伝送
される1.5 〔Ｇｂ／ｓ〕のシリアルデータを等化するこ
とができた。その際、同軸ケーブルの長さが50〔ｍ〕又
は100 〔ｍ〕であるのに応じて、ピンダイオードＲpin
の抵抗値を調整することにより、等化回路７を構成する
ハイパスフイルタの減衰量の周波数特性を適正に設定す
ることができる。これにより同軸ケーブルの損失特性を
平坦化して等化することができ、かくして同軸ケーブル
を用いた長距離の高速シリアルデータの伝送を実現し得
る。
ハイパスフイルタ７Ａと出力側のハイパスフイルタ７Ｂ
のフイルタを２区間接続し、入出力インピーダンスの整
合のとれた等化回路７を用いて同軸ケーブルにより伝送
される1.5 〔Ｇｂ／ｓ〕のシリアルデータを等化するこ
とができた。その際、同軸ケーブルの長さが50〔ｍ〕又
は100 〔ｍ〕であるのに応じて、ピンダイオードＲpin
の抵抗値を調整することにより、等化回路７を構成する
ハイパスフイルタの減衰量の周波数特性を適正に設定す
ることができる。これにより同軸ケーブルの損失特性を
平坦化して等化することができ、かくして同軸ケーブル
を用いた長距離の高速シリアルデータの伝送を実現し得
る。
【００１９】なお、上述の実施例においては、50〔ｍ〕
と100 〔ｍ〕の同軸ケーブルの受信端で等化する場合に
ついて述べたが、本発明はこれに限らず、同軸ケーブル
長に応じて、等化回路７のピンダイオードＲpin の抵抗
値をコントロール電圧ＶCONTによつて適正に制御するこ
とにより、同軸ケーブルの任意の長さに応じて等化する
ことができる。
と100 〔ｍ〕の同軸ケーブルの受信端で等化する場合に
ついて述べたが、本発明はこれに限らず、同軸ケーブル
長に応じて、等化回路７のピンダイオードＲpin の抵抗
値をコントロール電圧ＶCONTによつて適正に制御するこ
とにより、同軸ケーブルの任意の長さに応じて等化する
ことができる。
【００２０】また上述の実施例においては、等化回路の
フイルタにピンダイオードＲpin を用いて、減衰域にお
ける減衰量の周波数に対する傾きを設定した場合につい
て述べたが、本発明はこれに限らず、同軸ケーブルの周
波数特性が一定である場合には固定された抵抗値を有す
る抵抗素子を用いても良い。
フイルタにピンダイオードＲpin を用いて、減衰域にお
ける減衰量の周波数に対する傾きを設定した場合につい
て述べたが、本発明はこれに限らず、同軸ケーブルの周
波数特性が一定である場合には固定された抵抗値を有す
る抵抗素子を用いても良い。
【００２１】また上述の実施例においては、減衰域にお
ける減衰量の周波数に対する傾きを設定するピンダイオ
ードＲpin をコントロール端子９を基準にハイパスフイ
ルタ７Ａ側では入力ポート８に対して逆方向接続してハ
イパスフイルタ７Ｂ側では出力ポート１０に対して順方
向接続した場合について述べたが、本発明はこれに限ら
ず、ピンダイオードＲpin はコンデンサＣ１０と並列接
続されていれば良く、ハイパスフイルタ７Ａと７Ｂとの
接続点でｐ側同士またはｎ側同士を接続すれば、一つの
コントロール端子９で制御することができる。この場
合、接続方向が逆であれば、コントロール端子９からコ
ントロール電圧ＶCONTにより加えられるバイアスの極性
が異なることになるが、目的の動作は達成される。
ける減衰量の周波数に対する傾きを設定するピンダイオ
ードＲpin をコントロール端子９を基準にハイパスフイ
ルタ７Ａ側では入力ポート８に対して逆方向接続してハ
イパスフイルタ７Ｂ側では出力ポート１０に対して順方
向接続した場合について述べたが、本発明はこれに限ら
ず、ピンダイオードＲpin はコンデンサＣ１０と並列接
続されていれば良く、ハイパスフイルタ７Ａと７Ｂとの
接続点でｐ側同士またはｎ側同士を接続すれば、一つの
コントロール端子９で制御することができる。この場
合、接続方向が逆であれば、コントロール端子９からコ
ントロール電圧ＶCONTにより加えられるバイアスの極性
が異なることになるが、目的の動作は達成される。
【００２２】
【発明の効果】上述のように本発明によれば、第１のフ
イルタと、第１のフイルタの出力側に直列接続される第
１のフイルタと回路構成を同じくした第２のフイルタか
らなる等化回路と、増幅器とにより同軸ケーブルの受信
端で伝送信号の出力を等化し得、これにより同軸ケーブ
ルを用いた長距離の高速シリアルデータ伝送を実現でき
る等化回路及び等化器を得る。
イルタと、第１のフイルタの出力側に直列接続される第
１のフイルタと回路構成を同じくした第２のフイルタか
らなる等化回路と、増幅器とにより同軸ケーブルの受信
端で伝送信号の出力を等化し得、これにより同軸ケーブ
ルを用いた長距離の高速シリアルデータ伝送を実現でき
る等化回路及び等化器を得る。
【図１】本発明による伝送システムの全体構成を示すブ
ロツク図である。
ロツク図である。
【図２】図１の等化回路を示す回路図である。
【図３】伝送データの周波数と減衰量との関係を示すグ
ラフである。
ラフである。
【図４】同軸ケーブルの長さとピンダイオードのコント
ロール電圧との関係を示すグラフである。
ロール電圧との関係を示すグラフである。
【図５】基本区間の等化回路のインピーダンス特性を示
す図である。
す図である。
【図６】等化器のインピーダンス特性を示す図である。
【図７】50〔ｍ〕の同軸ケーブルの周波数特性を示すグ
ラフである。
ラフである。
【図８】100 〔ｍ〕の同軸ケーブルの周波数特性を示す
グラフである。
グラフである。
２……送信機、３……ケーブルドライバ、４……同軸ケ
ーブル、５……受信機、６……等化器、７……等化回
路、７Ａ、７Ｂ……ハイパスフイルタ、Ｒ１０、Ｒ１
２、……抵抗、Ｒpin ……ピンダイオード、Ｃ１０ Ｃ
１１ Ｃ１２、……コンデンサ、Ｌ１０……コイル。
ーブル、５……受信機、６……等化器、７……等化回
路、７Ａ、７Ｂ……ハイパスフイルタ、Ｒ１０、Ｒ１
２、……抵抗、Ｒpin ……ピンダイオード、Ｃ１０ Ｃ
１１ Ｃ１２、……コンデンサ、Ｌ１０……コイル。
Claims (8)
- 【請求項１】同軸ケーブルにより伝送される伝送信号を
受信端で等化する等化回路において、 上記同軸ケーブルの受信端に周波数の減衰帯域を設定す
る第１の抵抗及び第１のコンデンサが並列接続され、上
記第１の抵抗及び第１のコンデンサに上記周波数の減衰
帯域の傾きを設定する第２の抵抗が並列接続され、かつ
上記第１の抵抗に他端を接地する第１のコイルが直列接
続してなる第１のフイルタと、 当該第１のフイルタの出力側に直列接続される上記第１
のフイルタと回路構成を同じくした第２のフイルタとを
具えることを特徴とする等化回路。 - 【請求項２】上記第１及び第２のフイルタは、上記周波
数の減衰帯域の直線性を補正する直列接続された第３の
抵抗及び第２のコンデンサとを並列接続することを特徴
とする請求項１に記載の等化回路。 - 【請求項３】上記第２の抵抗は、可変抵抗でなり、上記
第１及び第２のフイルタの接続点に設けられた制御端子
によつて、抵抗値を制御することを特徴とする請求項１
に記載の等化回路。 - 【請求項４】上記第２の抵抗は、ピンダイオードでなる
ことを特徴とする請求項３に記載の等化回路。 - 【請求項５】同軸ケーブルにより伝送される伝送信号を
受信端で等化して送出する等化器において、 上記同軸ケーブルの受信端に周波数の減衰帯域を設定す
る第１の抵抗及び第１のコンデンサが並列接続され、上
記第１の抵抗及び第１のコンデンサに上記周波数の減衰
帯域の傾きを設定する第２の抵抗が並列接続され、かつ
上記第１の抵抗に他端を接地する第１のコイルが直列接
続してなる第１のフイルタ並びに、 当該第１のフイルタの出力側に直列接続される上記第１
のフイルタと回路構成を同じくした第２のフイルタによ
つて形成される等化回路と、 当該等化回路より出力される信号出力を増幅する増幅器
とを具えることを特徴とする等化器。 - 【請求項６】上記第１及び第２のフイルタは、上記周波
数の減衰帯域の直線性を補正する直列接続された第３の
抵抗及び第２のコンデンサとを並列接続することを特徴
とする請求項５に記載の等化器。 - 【請求項７】上記第２の抵抗は、可変抵抗でなり、上記
第１及び第２のフイルタの接続点に設けられた制御端子
によつて、抵抗値を制御されることを特徴とする請求項
５に記載の等化器。 - 【請求項８】上記第２の抵抗は、ピンダイオードでなる
ことを特徴とする請求項７に記載の等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3608295A JPH08213865A (ja) | 1995-01-31 | 1995-01-31 | 等化回路及び等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3608295A JPH08213865A (ja) | 1995-01-31 | 1995-01-31 | 等化回路及び等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213865A true JPH08213865A (ja) | 1996-08-20 |
Family
ID=12459831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3608295A Pending JPH08213865A (ja) | 1995-01-31 | 1995-01-31 | 等化回路及び等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213865A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013645A (ja) * | 2005-06-30 | 2007-01-18 | General Res Of Electronics Inc | 可変抵抗回路 |
| JP2010239326A (ja) * | 2009-03-31 | 2010-10-21 | Oki Electric Cable Co Ltd | 反射特性利用による高速・長距離伝送システムおよびイコライザ |
-
1995
- 1995-01-31 JP JP3608295A patent/JPH08213865A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013645A (ja) * | 2005-06-30 | 2007-01-18 | General Res Of Electronics Inc | 可変抵抗回路 |
| JP2010239326A (ja) * | 2009-03-31 | 2010-10-21 | Oki Electric Cable Co Ltd | 反射特性利用による高速・長距離伝送システムおよびイコライザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0972347B1 (en) | Serial digital data communications receiver with automatic cable equalizer, agc system, and dc restorer | |
| US7586987B2 (en) | High speed data link with transmitter equalization and receiver equalization | |
| EP1276230A2 (en) | Cascode distributed amplifier | |
| US10862521B1 (en) | Techniques for programmable gain attenuation in wideband matching networks with enhanced bandwidth | |
| US5789993A (en) | Amplitude/frequency correcting device and corresponding frequency equalizer | |
| JPH01135131A (ja) | 可変等化方式 | |
| JPH08213865A (ja) | 等化回路及び等化器 | |
| EP0322803A2 (en) | Automatic gain control amplifier for compensating cable loss | |
| JP3437344B2 (ja) | 波形整形回路 | |
| US5442328A (en) | Transmission line correction system | |
| EP0864208B1 (en) | Transistor ratio controlled cmos transmission line equalizer | |
| JPH09153845A (ja) | 等化器 | |
| JP2003229791A (ja) | イコライザ | |
| JPH10136028A (ja) | 信号送信装置 | |
| JPH06284090A (ja) | 光受信器 | |
| US20230188102A1 (en) | Amplifier circuit | |
| JPH08213866A (ja) | 等化器 | |
| JP2829473B2 (ja) | 高周波可変スロープチルト回路 | |
| JPS62190936A (ja) | 中継線等化器とその使用方法 | |
| JP3145503B2 (ja) | 波形歪補正回路 | |
| EP1445903A2 (en) | Serial digital data communications receiver with improved automatic cable equalizer and DC restorer | |
| JP2590718Y2 (ja) | 周波数特性補正回路を備えた共同聴視施設用増幅器 | |
| WO1997047081A1 (en) | Thermal compensation circuit affecting amplifier gain | |
| JPS59167109A (ja) | 二端子インピ−ダンス回路 | |
| US20030090315A1 (en) | All pass filter |