JP6503017B2 - 可変抵抗器 - Google Patents
可変抵抗器 Download PDFInfo
- Publication number
- JP6503017B2 JP6503017B2 JP2017121894A JP2017121894A JP6503017B2 JP 6503017 B2 JP6503017 B2 JP 6503017B2 JP 2017121894 A JP2017121894 A JP 2017121894A JP 2017121894 A JP2017121894 A JP 2017121894A JP 6503017 B2 JP6503017 B2 JP 6503017B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- resistor
- variable resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 39
- 230000001419 dependent effect Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000012790 confirmation Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
Description
図1に本発明が目指す可変抵抗器のイメージを示す。可変抵抗器100は、第1端子121、第2端子122、制御端子123を備えている。可変抵抗器100は、制御端子123から入力される制御電圧Vcまたは制御電流Icにしたがって、第1端子121と第2端子122間の入力電圧Vinと出力電流Ioutとの関係がVin=0を含む所定の範囲内で線形となるように変化させる。本来、抵抗はオームの法則(R=Vin/Iout)に従う。しかし、電圧と電流の関係が線形であれば、入力電圧Vinにバイアス電圧を付加するなどの調整によってオームの法則に従うように調整できる。よって、本発明では、Vin=0のときにIout=0であることよりも、Vinの変化dVinに対するIoutの変化dIoutの割合(dIout/dVin)が一定であること(線形であること)を注視する。
図2にトランジスタを用いた回路900の構成を示す。トランジスタを用いた回路900は、トランジスタ911、第1端子921、第2端子922、制御端子923、抵抗913を備える。トランジスタ911はNPN型であり、コレクタが第1端子921に接続され、エミッタが第2端子922に接続されている。制御端子923とベースの間に抵抗913が配置されている。
図9は、本発明の可変抵抗器100’の構成と特性を測定する回路を示している。可変抵抗器100’は、第1端子121と第2端子122との間の抵抗値を変更可能な可変抵抗器であって、トランジスタ部110’と連動調整部111’とを備える。トランジスタ部110’は、同じ特性の第1トランジスタ911と第2トランジスタ912を有する。例えば、同じ品番の2つのトランジスタを用いれば、同じ特性にできる。第1トランジスタ911は、第1端子121に直接コレクタが接続され、第2端子122に直接エミッタが接続される。第2トランジスタ912は、第1トランジスタ911と逆になるように、第2端子122に直接コレクタが接続され、第1端子121に直接エミッタが接続される。「逆」とは、第1端子121から第2端子122側を見たときの第1トランジスタ911と、第2端子122から第1端子121側を見たときの第2トランジスタ912とが同じになることを意味している。図9の場合はエミッタとコレクタを逆にすることと同じ意味である。
図11は、本発明の可変抵抗器100の構成と特性を測定する回路を示している。可変抵抗器100は、第1端子121と第2端子122との間の抵抗値を変更可能な可変抵抗器であって、トランジスタ部110’と連動調整部111とを備える。トランジスタ部110’は、可変抵抗器100’と同じである。
図13に可変抵抗器101’(可変抵抗器100’の変形例)の構成を示す。可変抵抗器101’は、連動調整部111’の構成が可変抵抗器100’と異なる。可変抵抗器101’の連動調整部111’は、制御電圧Vcが入力される制御端子123と、一端が制御端子123に接続された入力抵抗112と、入力抵抗112の他端と第1トランジスタ911のベースの間に配置された第1連動素子113’と、入力抵抗112の他端と第2トランジスタ912のベースの間に配置された第2連動素子114’を有する。第1連動素子113’と第2連動素子114’は、導線である。入力抵抗112は、並列に配置されている可変抵抗器100’の抵抗913と抵抗914とを1つにまとめた抵抗である。したがって、当然、可変抵抗器101’は可変抵抗器100’と同じ特性である。
図14に可変抵抗器101(可変抵抗器100の変形例)の構成を示す。可変抵抗器101は、連動調整部111の構成が可変抵抗器100と異なる。可変抵抗器101の連動調整部111は、制御電圧Vcが入力される制御端子123と、一端が制御端子123に接続された入力抵抗112と、入力抵抗112の他端と第1トランジスタ911のベースの間に配置された第1連動素子113と、入力抵抗112の他端と第2トランジスタ912のベースの間に配置された第2連動素子114を有する。第1連動素子113と第2連動素子114は、同じ抵抗値の抵抗である。可変抵抗器100の連動調整部111と可変抵抗器101の連動調整部111とは抵抗の構成が異なるが、等価にすることは可能である。したがって、当然、可変抵抗器101は可変抵抗器100と同じ特性である。
図15は、本発明の可変抵抗器102の構成と特性を測定する回路を示している。可変抵抗器102は、第1端子121と第2端子122との間の抵抗値を変更可能な可変抵抗器であって、トランジスタ部110と連動調整部111とを備える。トランジスタ部110は、同じ特性の第1トランジスタ911と第2トランジスタ912を有する。第1トランジスタ911は、第1端子121に抵抗116を介してコレクタが接続され、第2端子122に直接エミッタが接続される。第2トランジスタ912は、第2端子122に抵抗117を介してコレクタが接続され、第1端子121に直接エミッタが接続される。抵抗116と抵抗117の抵抗値は同じである。つまり、第1トランジスタ911と第2トランジスタ912は、逆になるように配置されている。ここでの「逆」とは、第1端子121から第2端子122側を見たときの第1トランジスタ911と抵抗116の配置および特性と、第2端子122から第1端子121側を見たときの第2トランジスタ912と抵抗117の配置および特性とが同じになることを意味している。連動調整部111は、可変抵抗器100の連動調整部111と同じである。
図19に可変抵抗器103(可変抵抗器102の変形例)の構成を示す。可変抵抗器103は、連動調整部111の構成が可変抵抗器102と異なる。可変抵抗器103の連動調整部111は、可変抵抗器101と同じである。可変抵抗器102の連動調整部111と可変抵抗器101の連動調整部111とは抵抗の構成が異なるが、等価にすることは可能である。したがって、当然、可変抵抗器103は可変抵抗器102と同じ特性である。
図20に可変抵抗器104(可変抵抗器102の別の変形例)の構成を示す。可変抵抗器104は、トランジスタ部110が可変抵抗器102と異なる。可変抵抗器104のトランジスタ部110は、同じ特性の第1トランジスタ911と第2トランジスタ912を有する。第1トランジスタ911は、第1端子121に直接コレクタが接続され、第2端子122に抵抗118を介してエミッタが接続される。第2トランジスタ912は、第2端子122に直接コレクタが接続され、第1端子121に抵抗119を介してエミッタが接続される。抵抗118と抵抗119の抵抗値は同じである。つまり、第1トランジスタ911と第2トランジスタ912は、逆になるように配置されている。ここでの「逆」とは、第1端子121から第2端子122側を見たときの第1トランジスタ911と抵抗118の配置および特性と、第2端子122から第1端子121側を見たときの第2トランジスタ912と抵抗119の配置および特性とが同じになることを意味している。連動調整部111は、可変抵抗器100の連動調整部111と同じである。このように、トランジスタ部110内の抵抗を、エミッタ側に配置しても可変抵抗器102と同様の特性が得られる。
図21に可変抵抗器105(可変抵抗器104の変形例)の構成を示す。可変抵抗器105は、連動調整部111の構成が可変抵抗器104と異なる。可変抵抗器105の連動調整部111は、可変抵抗器101と同じである。可変抵抗器104の連動調整部111と可変抵抗器105の連動調整部111とは抵抗の構成が異なるが、等価にすることは可能である。したがって、当然、可変抵抗器105は可変抵抗器104と同じ特性である。
図22に可変抵抗器106(可変抵抗器103の変形例)の構成を示す。可変抵抗器106は、連動調整部111”の構成が可変抵抗器103と異なる。連動調整部111”は、制御電流源250に接続され制御電流Icが入力される制御端子123と、制御端子123と第1トランジスタ911のベースの間に配置された第1連動素子113と、制御端子123と第2トランジスタ912のベースの間に配置された第2連動素子114を有する。第1連動素子113と第2連動素子114は抵抗であり、同じ抵抗値である。なお、図22では第1連動素子113と第2連動素子114が抵抗の場合を示しているが、導線でもよい。また、トランジスタ部はコレクタ側に抵抗116,117を配置してあるが、抵抗はなくてもよいし、エミッタ側に配置してもよい。このような構成にすることで、入力された制御電流Icに依存した第1電圧を第1トランジスタ911のベースに印加し、制御電流Icに依存した第2電圧を第2トランジスタ912のベースに印加できる。そして、このとき、第1電圧と第2電圧とは互いに所定の程度で近い電位になるように連動している。したがって、制御電流源250を用いた場合も、制御電圧源200を用いた場合と同様の効果が得られる。
本発明は、バイポーラトランジスタの基本特性を利用しており、シンプルで安価な可変抵抗器にできる。また、このようなシンプルな構成なので、環境温度に対する高安定性が期待できる。また、3端子構成なので、アナログ回路内で利用しやすい。例えば、オーディオ用の回路内で各種のフィルタ、イコライザー、コンプレッサー、オートマチックゲインコントローラー、各種のアナログ変調器(AM、FM、平行変調器)などに利用できる。そして、抵抗値を電圧または電流で制御できるので、プログラムによる制御が容易にできる。
実施例1ではNPN型のトランジスタを用いた例を示したが、PNP型のトランジスタを用いてもよい。図23はトランジスタを用いた回路950の入力電圧Vinと出力電流Ioutとの関係を確認するための回路を示す図である。トランジスタ961はPNP型であり、エミッタが第1端子971に接続され、コレクタが第2端子972に接続されている。制御端子973とベースの間に抵抗963が配置されている。また、制御電圧源200は、NPN型のときとは逆向きに(マイナスの電位となるように)接続されている。
図27は、本発明の可変抵抗器150の構成を示す図である。可変抵抗器150は、第1端子121と第2端子122との間の抵抗値を変更可能な可変抵抗器であって、トランジスタ部160’と連動調整部161とを備える。トランジスタ部160’は、同じ特性の第1トランジスタ962と第2トランジスタ961を有する。第1トランジスタ962は、第1端子171に直接コレクタが接続され、第2端子172に直接エミッタが接続される。第2トランジスタ961は、第1トランジスタ962と逆になるように、第2端子172に直接コレクタが接続され、第1端子171に直接エミッタが接続される。
図28は、本発明の可変抵抗器152の構成を示す図である。可変抵抗器152は、第1端子171と第2端子172との間の抵抗値を変更可能な可変抵抗器であって、トランジスタ部160と連動調整部161とを備える。トランジスタ部160は、同じ特性の第1トランジスタ962と第2トランジスタ961を有する。第1トランジスタ962は、第1端子171に直接コレクタが接続され、第2端子172に抵抗167を介してエミッタが接続される。第2トランジスタ961は、第2端子172に直接コレクタが接続され、第1端子171に抵抗166を介してエミッタが接続される。抵抗166と抵抗167の抵抗値は同じである。つまり、第1トランジスタ961と第2トランジスタ962は、逆になるように配置されている。ここでの「逆」とは、第1端子171から第2端子172側を見たときの第1トランジスタ962と抵抗167の配置および特性と、第2端子172から第1端子171側を見たときの第2トランジスタ961と抵抗166の配置および特性とが同じになることを意味している。連動調整部161は、可変抵抗器150の連動調整部111と同じである。
110,110’,160,160’ トランジスタ部
111,111’,111”,161 連動調整部
112 入力抵抗
113,113’ 第1連動素子 114,114’ 第2連動素子
115,115’,165 連動素子
116,117,118,119,166,167 抵抗
121,171 第1端子 122,172 第2端子
123,173 制御端子
200 制御電圧源 250 制御電流源
700 電圧源 750 交流信号源
911,912,961,962 トランジスタ
913,914,963,964 抵抗
Claims (9)
- 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
トランジスタ部と連動調整部とを備え、
前記トランジスタ部は、
同じ特性の第1トランジスタと第2トランジスタを有し、
前記第1トランジスタは、前記第1端子に直接もしくは抵抗を介してコレクタが接続され、前記第2端子に直接もしくは抵抗を介してエミッタが接続され、
前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に直接もしくは抵抗を介してコレクタが接続され、前記第1端子に直接もしくは抵抗を介してエミッタが接続され、
前記連動調整部は、
制御電圧が入力される制御端子と、前記制御端子と前記第1トランジスタのベースの間に配置された第1抵抗と、前記制御端子と前記第2トランジスタのベースの間に配置された第2抵抗と、前記第1トランジスタのベースと前記第2トランジスタのベースの間に配置された連動素子を有し、
前記第1抵抗と前記第2抵抗は同じ抵抗値であり、
前記連動素子は、抵抗である
可変抵抗器。 - 請求項1記載の可変抵抗器であって、
前記第1トランジスタは前記第1端子に抵抗を介してコレクタが接続され、前記第2トランジスタは前記第2端子に抵抗を介してコレクタが接続される
ことを特徴とする可変抵抗器。 - 請求項1記載の可変抵抗器であって、
前記第1トランジスタは前記第2端子に抵抗を介してエミッタが接続され、前記第2トランジスタは前記第1端子に抵抗を介してエミッタが接続される
ことを特徴とする可変抵抗器。 - 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
トランジスタ部と連動調整部とを備え、
前記トランジスタ部は、
同じ特性の第1トランジスタと第2トランジスタを有し、
前記第1トランジスタは、前記第1端子に抵抗を介してコレクタが接続され、前記第2端子に直接もしくは抵抗を介してエミッタが接続され、
前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に抵抗を介してコレクタが接続され、前記第1端子に直接もしくは抵抗を介してエミッタが接続され、
前記連動調整部は、
制御電圧が入力される制御端子と、前記制御端子と前記第1トランジスタのベースの間に配置された第1抵抗と、前記制御端子と前記第2トランジスタのベースの間に配置された第2抵抗と、前記第1トランジスタのベースと前記第2トランジスタのベースの間に配置された連動素子を有し、
前記第1抵抗と前記第2抵抗は同じ抵抗値であり、
前記連動素子は、導線または抵抗である
可変抵抗器。 - 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
トランジスタ部と連動調整部とを備え、
前記トランジスタ部は、
同じ特性の第1トランジスタと第2トランジスタを有し、
前記第1トランジスタは、前記第1端子に直接もしくは抵抗を介してコレクタが接続され、前記第2端子に抵抗を介してエミッタが接続され、
前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に直接もしくは抵抗を介してコレクタが接続され、前記第1端子に抵抗を介してエミッタが接続され、
前記連動調整部は、
制御電圧が入力される制御端子と、前記制御端子と前記第1トランジスタのベースの間に配置された第1抵抗と、前記制御端子と前記第2トランジスタのベースの間に配置された第2抵抗と、前記第1トランジスタのベースと前記第2トランジスタのベースの間に配置された連動素子を有し、
前記第1抵抗と前記第2抵抗は同じ抵抗値であり、
前記連動素子は、導線または抵抗である
可変抵抗器。 - 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
トランジスタ部と連動調整部とを備え、
前記トランジスタ部は、
同じ特性の第1トランジスタと第2トランジスタを有し、
前記第1トランジスタは、前記第1端子に抵抗を介してコレクタが接続され、前記第2端子に直接もしくは抵抗を介してエミッタが接続され、
前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に抵抗を介してコレクタが接続され、前記第1端子に直接もしくは抵抗を介してエミッタが接続され、
前記連動調整部は、
制御電圧が入力される制御端子と、一端が前記制御端子に接続された入力抵抗と、前記入力抵抗の他端と前記第1トランジスタのベースの間に配置された第1連動素子と、前記入力抵抗の他端と前記第2トランジスタのベースの間に配置された第2連動素子を有し、
前記第1連動素子と前記第2連動素子は、導線または同じ抵抗値の抵抗である
可変抵抗器。 - 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
トランジスタ部と連動調整部とを備え、
前記トランジスタ部は、
同じ特性の第1トランジスタと第2トランジスタを有し、
前記第1トランジスタは、前記第1端子に直接もしくは抵抗を介してコレクタが接続され、前記第2端子に抵抗を介してエミッタが接続され、
前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に直接もしくは抵抗を介してコレクタが接続され、前記第1端子に抵抗を介してエミッタが接続され、
前記連動調整部は、
制御電圧が入力される制御端子と、一端が前記制御端子に接続された入力抵抗と、前記入力抵抗の他端と前記第1トランジスタのベースの間に配置された第1連動素子と、前記入力抵抗の他端と前記第2トランジスタのベースの間に配置された第2連動素子を有し、
前記第1連動素子と前記第2連動素子は、導線または同じ抵抗値の抵抗である
可変抵抗器。 - 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
トランジスタ部と連動調整部とを備え、
前記トランジスタ部は、
同じ特性の第1トランジスタと第2トランジスタを有し、
前記第1トランジスタは、前記第1端子に抵抗を介してコレクタが接続され、前記第2端子に直接もしくは抵抗を介してエミッタが接続され、
前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に抵抗を介してコレクタが接続され、前記第1端子に直接もしくは抵抗を介してエミッタが接続され、
前記連動調整部は、
制御電流が入力される制御端子と、前記制御端子と前記第1トランジスタのベースの間に配置された第1連動素子と、前記制御端子と前記第2トランジスタのベースの間に配置された第2連動素子を有し、
前記第1連動素子と前記第2連動素子は、導線または同じ抵抗値の抵抗である
可変抵抗器。 - 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
トランジスタ部と連動調整部とを備え、
前記トランジスタ部は、
同じ特性の第1トランジスタと第2トランジスタを有し、
前記第1トランジスタは、前記第1端子に直接もしくは抵抗を介してコレクタが接続され、前記第2端子に抵抗を介してエミッタが接続され、
前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に直接もしくは抵抗を介してコレクタが接続され、前記第1端子に抵抗を介してエミッタが接続され、
前記連動調整部は、
制御電流が入力される制御端子と、前記制御端子と前記第1トランジスタのベースの間に配置された第1連動素子と、前記制御端子と前記第2トランジスタのベースの間に配置された第2連動素子を有し、
前記第1連動素子と前記第2連動素子は、導線または同じ抵抗値の抵抗である
可変抵抗器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017121894A JP6503017B2 (ja) | 2017-06-22 | 2017-06-22 | 可変抵抗器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017121894A JP6503017B2 (ja) | 2017-06-22 | 2017-06-22 | 可変抵抗器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019009540A JP2019009540A (ja) | 2019-01-17 |
JP6503017B2 true JP6503017B2 (ja) | 2019-04-17 |
Family
ID=65029148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017121894A Active JP6503017B2 (ja) | 2017-06-22 | 2017-06-22 | 可変抵抗器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6503017B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4881450A (ja) * | 1972-02-01 | 1973-10-31 | ||
JPS52153651A (en) * | 1976-06-17 | 1977-12-20 | Sony Corp | Gain changing circuit |
JPS6016765B2 (ja) * | 1977-07-19 | 1985-04-27 | 松下電器産業株式会社 | 自動利得制御装置 |
JPS59147512A (ja) * | 1983-02-10 | 1984-08-23 | Rohm Co Ltd | 自動レベル調整回路 |
US9417649B2 (en) * | 2013-10-04 | 2016-08-16 | Omron Management Center Of America, Inc. | Method and apparatus for a floating current source |
-
2017
- 2017-06-22 JP JP2017121894A patent/JP6503017B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019009540A (ja) | 2019-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008205560A (ja) | 可変利得増幅回路、フィルタ回路、及び半導体装置 | |
EP0938188A2 (en) | Variable gain amplifier circuit | |
JPH053166B2 (ja) | ||
JP6503017B2 (ja) | 可変抵抗器 | |
US7893759B1 (en) | Current conveyor based instrumentation amplifier | |
JP4936125B2 (ja) | プローブ | |
US8981744B2 (en) | Circuit for regulating and monitoring a signal current and measurement transducer with such a circuit | |
JP6322046B2 (ja) | アッテネータ、エフェクタ | |
JP3332660B2 (ja) | 電気量測定装置 | |
KR101360648B1 (ko) | 제2세대 전류 컨베이어를 이용한 계측 증폭기 | |
JPH0746764B2 (ja) | 増幅器 | |
JP6660733B2 (ja) | 増幅器 | |
JPH0369205A (ja) | 電流リミット回路 | |
JP2017078646A (ja) | ブリッジ型センサ素子を使用するセンサおよびセンサ素子のボトム側電圧調整回路 | |
JP6322047B2 (ja) | アッテネータ、エフェクタ | |
JP6588820B2 (ja) | 電流源回路 | |
US20090051428A1 (en) | Agc circuit | |
JP2014225876A (ja) | 可変利得デュアル出力相互コンダクタンス増幅器ベースの計装増幅器 | |
JPH0630426B2 (ja) | 利得可変回路 | |
JPS60259014A (ja) | 可変抵抗回路 | |
JPS62203390A (ja) | 磁気半導体素子の温度補償回路 | |
JPH01176108A (ja) | ケーブル等化回路 | |
JPH0231888B2 (ja) | ||
JPH0468606A (ja) | 非線形可変利得回路 | |
JPH0318364B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6503017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |