JP6503017B2 - 可変抵抗器 - Google Patents

可変抵抗器 Download PDF

Info

Publication number
JP6503017B2
JP6503017B2 JP2017121894A JP2017121894A JP6503017B2 JP 6503017 B2 JP6503017 B2 JP 6503017B2 JP 2017121894 A JP2017121894 A JP 2017121894A JP 2017121894 A JP2017121894 A JP 2017121894A JP 6503017 B2 JP6503017 B2 JP 6503017B2
Authority
JP
Japan
Prior art keywords
transistor
terminal
resistor
variable resistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017121894A
Other languages
English (en)
Other versions
JP2019009540A (ja
Inventor
森 泰彦
泰彦 森
Original Assignee
森 泰彦
泰彦 森
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 森 泰彦, 泰彦 森 filed Critical 森 泰彦
Priority to JP2017121894A priority Critical patent/JP6503017B2/ja
Publication of JP2019009540A publication Critical patent/JP2019009540A/ja
Application granted granted Critical
Publication of JP6503017B2 publication Critical patent/JP6503017B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は電気的に制御可能な可変抵抗器に関する。
電気的に制御可能であってオペアンプを用いない簡易な可変抵抗器としては、フォトレジスタ、フォトトランジスタ、ホール素子などが知られている。また、特許文献1には、ハイパスフィルタの遮断周波数を変化させるため可変抵抗素子としてトランジスタを用いた例が示されている。
特開2015−80184号公報
しかしながら、従来技術の簡易な回路構成の可変抵抗器では、電圧と電流の関係が線形となる範囲が狭いため、ON−OFFを制御するスイッチとして利用されることがほとんどであり、アナログ回路の素子としては利用しにくい。また、特許文献1の例も一般的なアナログ回路の素子として使用できるものではない。
本発明は、電気的に制御可能なアナログ回路に使用できる可変抵抗器を提供することを目的とする。
本発明の可変抵抗器は、第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、トランジスタ部と連動調整部とを備える。トランジスタ部は、同じ特性の第1トランジスタと第2トランジスタを有する。第1トランジスタは、第1端子に直接もしくは抵抗を介してコレクタが接続され、第2端子に直接もしくは抵抗を介してエミッタが接続される。第2トランジスタは、第1トランジスタと逆になるように、第2端子に直接もしくは抵抗を介してコレクタが接続され、第1端子に直接もしくは抵抗を介してエミッタが接続される。連動調整部は、入力された制御電圧または制御電流に依存した第1電圧を第1トランジスタのベースに印加し、制御電圧または制御電流に依存した第2電圧を第2トランジスタのベースに印加する。連動調整部は、第1電圧と第2電圧とを互いに所定の程度で連動させる。
本発明の可変抵抗器によれば、第1端子と第2端子間の電圧と電流の関係が線形となるように制御電圧または制御電流によって変化させることができる。したがって、電気的に制御可能なアナログ回路に使用できる可変抵抗器を提供できる。
本発明が目指す可変抵抗器のイメージを示す図。 トランジスタを用いた回路900の構成を示す図。 トランジスタを用いた回路900の入力電圧Vinと出力電流Ioutとの関係を確認するための回路を示す図。 図3の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図。 回路900の第2端子922を電圧源700に接続し、第1端子921を電流測定回路800に接続した図。 図5の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図。 トランジスタを用いた別の回路901の特性を測定する回路を示す図。 図7の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図。 本発明の可変抵抗器100’の構成と特性を測定する回路を示す図。 図9の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図。 本発明の可変抵抗器100の構成と特性を測定する回路を示す図。 図11の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図。 可変抵抗器101’(可変抵抗器100’の変形例)の構成を示す図。 可変抵抗器101(可変抵抗器100の変形例)の構成を示す図。 本発明の可変抵抗器102の構成と特性を測定する回路を示す図。 図15の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図。 本発明の可変抵抗器102の周波数特性を測定する回路を示す図。 図17の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、周波数特性を示す図。 可変抵抗器103(可変抵抗器102の変形例)の構成を示す図。 可変抵抗器104(可変抵抗器102の別の変形例)の構成を示す図。 可変抵抗器105(可変抵抗器104の変形例)の構成を示す図。 可変抵抗器106(可変抵抗器103の変形例)の構成を示す図。 トランジスタを用いた回路950の入力電圧Vinと出力電流Ioutとの関係を確認するための回路を示す図。 図23の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図。 回路950の第2端子922を電圧源700に接続し、第1端子971を電流測定回路800に接続した図。 図25の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図。 本発明の可変抵抗器150の構成を示す図。 本発明の可変抵抗器152の構成を示す図。 本発明の可変抵抗器102の特性を測定する回路を示す図。 図29の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図。 本発明の可変抵抗器152の周波数特性を測定する回路を示す図。 図31の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、周波数特性を示す図。
以下、本発明の実施の形態について、詳細に説明する。なお、同じ機能を有する構成部には同じ番号を付し、重複説明を省略する。
<本発明の可変抵抗器の特性>
図1に本発明が目指す可変抵抗器のイメージを示す。可変抵抗器100は、第1端子121、第2端子122、制御端子123を備えている。可変抵抗器100は、制御端子123から入力される制御電圧Vまたは制御電流Iにしたがって、第1端子121と第2端子122間の入力電圧Vinと出力電流Ioutとの関係がVin=0を含む所定の範囲内で線形となるように変化させる。本来、抵抗はオームの法則(R=Vin/Iout)に従う。しかし、電圧と電流の関係が線形であれば、入力電圧Vinにバイアス電圧を付加するなどの調整によってオームの法則に従うように調整できる。よって、本発明では、Vin=0のときにIout=0であることよりも、Vinの変化dVinに対するIoutの変化dIoutの割合(dIout/dVin)が一定であること(線形であること)を注視する。
<トランジスタの特性の確認>
図2にトランジスタを用いた回路900の構成を示す。トランジスタを用いた回路900は、トランジスタ911、第1端子921、第2端子922、制御端子923、抵抗913を備える。トランジスタ911はNPN型であり、コレクタが第1端子921に接続され、エミッタが第2端子922に接続されている。制御端子923とベースの間に抵抗913が配置されている。
図3はトランジスタを用いた回路900の入力電圧Vinと出力電流Ioutとの関係を確認するための回路を示す図である。第1端子921には電圧源700が接続され、第2端子922には電流測定回路800の入力端子821が接続されている。制御端子923には制御電圧源200が接続されている。電流測定回路800には2つのオペアンプ811,814と3つの抵抗812,813,815を有している。抵抗812,813,815は10kΩである。電流測定回路800は、第2端子922を接地した状態にし、第2端子922に流れる出力電流Ioutと比例関係となる電圧を出力端子822からの出力電圧Voutとしている。したがって、入力電圧Vinと出力電圧Voutとの関係が線形であれば、入力電圧Vinと出力電流Ioutとの関係も線形である。
回路900の特性の測定では、トランジスタ911には、Hfe=192、−Hfe=4.99、BC間容量2.8pF、BE間容量2pFのトランジスタを用い、抵抗913は1300kΩとした。図4は、図3の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図である。横軸は入力電圧Vin、縦軸は出力電圧Vout(出力電流Ioutと比例関係にある電圧)である。図4(A)は入力電圧Vinが−500mV〜+500mVの間の特性を示す図であり、図4(B)は入力電圧Vinが−100mV〜+100mVの間の特性を拡大した図である。入力電圧Vinがおよそ60mV以下では下に凸の曲線になっており、入力電圧Vinがおよそ130mV以上では上に凸の曲線になっている。そして、入力電圧Vinが200mV以上では出力電圧Voutはほぼ一定となっている。
図5は回路900の第2端子922を電圧源700に接続し、第1端子921を電流測定回路800に接続した図である。図6は、図5の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図である。横軸は入力電圧Vin、縦軸は出力電圧Voutである。図6(A)は入力電圧Vinが−500mV〜+500mVの間の特性を示す図であり、図6(B)は入力電圧Vinが−100mV〜+100mVの間の特性を拡大した図である。入力電圧Vinがおよそ−80mV以上では上に凸の曲線になっており、入力電圧Vinがおよそ−130mV以上では下に凸の曲線になっている。
図7にトランジスタを用いた別の回路901の特性を測定する回路を示す。回路901は、2つのトランジスタ911,912と抵抗913,914を備える。トランジスタ911とトランジスタ912は同じ特性である。トランジスタ911は、第1端子921にコレクタが接続され、第2端子922にエミッタが接続されている。トランジスタ912は、第2端子922にコレクタが接続され、第1端子921にエミッタが接続されている。抵抗913は制御端子923とトランジスタ911のベースの間に配置され、抵抗914は制御端子923とトランジスタ912のベースの間に配置されている。抵抗913,914はどちらも1300kΩである。図8は、図7の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図である。横軸は入力電圧Vin、縦軸は出力電圧Voutである。図8は、図4(B)と図6(B)とを加算した結果となっていることが分かる。図8では、入力電圧Vinが±10mV程度の範囲であれば、入力電圧Vinと出力電流Ioutとの関係が線形となっていることが分かる。本発明では、この範囲よりも広い範囲で線形となる可変抵抗器を提供する。
<可変抵抗器100’>
図9は、本発明の可変抵抗器100’の構成と特性を測定する回路を示している。可変抵抗器100’は、第1端子121と第2端子122との間の抵抗値を変更可能な可変抵抗器であって、トランジスタ部110’と連動調整部111’とを備える。トランジスタ部110’は、同じ特性の第1トランジスタ911と第2トランジスタ912を有する。例えば、同じ品番の2つのトランジスタを用いれば、同じ特性にできる。第1トランジスタ911は、第1端子121に直接コレクタが接続され、第2端子122に直接エミッタが接続される。第2トランジスタ912は、第1トランジスタ911と逆になるように、第2端子122に直接コレクタが接続され、第1端子121に直接エミッタが接続される。「逆」とは、第1端子121から第2端子122側を見たときの第1トランジスタ911と、第2端子122から第1端子121側を見たときの第2トランジスタ912とが同じになることを意味している。図9の場合はエミッタとコレクタを逆にすることと同じ意味である。
連動調整部111’は、制御電圧Vが入力される制御端子123と、制御端子123と第1トランジスタ911のベースの間に配置された第1抵抗913と、制御端子123と第2トランジスタ912のベースの間に配置された第2抵抗914と、第1トランジスタ911のベースと第2トランジスタ912のベースの間に配置された連動素子115’を有する。第1抵抗913と第2抵抗914は同じ抵抗値であり、連動素子115’は導線である。つまり、連動調整部111’は、入力された制御電圧Vに依存した第1電圧を第1トランジスタ911のベースに印加し、制御電圧Vに依存した第2電圧を第2トランジスタ912のベースに印加する。連動調整部111’は、第1電圧と第2電圧とが等電位になるように連動させている。
図10は、図9の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図である。横軸は入力電圧Vin、縦軸は出力電圧Vout(出力電流Ioutと比例関係にある電圧)である。図10(A)は入力電圧Vinが−100mV〜+100mVの間の特性を示す図であり、図10(B)は入力電圧Vinが−30mV〜+30mVの間の特性を拡大した図である。トランジスタ911,912は、回路901と同じトランジスタを用い、抵抗913,914も回路901と同じで、どちらも1300kΩである。つまり、可変抵抗器100’は、導線である連動素子115’も備えている点だけが回路901と異なる。図10から、入力電圧Vinが±30mVの範囲で、入力電圧Vinと出力電流Ioutとの関係が線形となっていることが分かる。したがって、回路901の約3倍の入力電圧Vinの範囲で線形になっている。
また、可変抵抗器100’は、制御電圧V=0のときは第1端子121と第2端子122との間の抵抗値は無限大であり、制御電圧V=5のときは第1端子121と第2端子122との間の抵抗値は1kΩ以下となった。したがって、可変抵抗器100’は1kΩから無限大までの範囲で抵抗値を制御できる。なお、抵抗値の最小値は抵抗913,914の値と許容されるコレクタ電流の最大値によって決まる。例えば、コレクタを流れる電流が許容範囲内であれば、抵抗913,914を130kΩにすれば、可変抵抗器100’は100Ωから無限大までの範囲で抵抗値を制御できる。また、抵抗913,914を13MΩにすれば、可変抵抗器100’は10kΩから無限大までの範囲で抵抗値を制御できる。抵抗913,914は、目標とする抵抗値の範囲によって適宜決めればよい。
<可変抵抗器100>
図11は、本発明の可変抵抗器100の構成と特性を測定する回路を示している。可変抵抗器100は、第1端子121と第2端子122との間の抵抗値を変更可能な可変抵抗器であって、トランジスタ部110’と連動調整部111とを備える。トランジスタ部110’は、可変抵抗器100’と同じである。
連動調整部111は、制御電圧Vが入力される制御端子123と、制御端子123と第1トランジスタ911のベースの間に配置された第1抵抗913と、制御端子123と第2トランジスタ912のベースの間に配置された第2抵抗914と、第1トランジスタ911のベースと第2トランジスタ912のベースの間に配置された連動素子115を有する。第1抵抗913と第2抵抗914は同じ抵抗値であり、連動素子115は抵抗である。つまり、連動調整部111は、入力された制御電圧Vに依存した第1電圧を第1トランジスタ911のベースに印加し、制御電圧Vに依存した第2電圧を第2トランジスタ912のベースに印加する。連動調整部111は、連動素子115が無い場合(連動素子の抵抗が無限大の場合)よりも第1電圧と第2電圧とが近い電位になるように連動させている。
図12は、図11の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図である。横軸は入力電圧Vin、縦軸は出力電圧Vout(出力電流Ioutと比例関係にある電圧)である。図12は入力電圧Vinが−100mV〜+100mVの間の特性を示す図である。トランジスタ911,912は、回路901と同じトランジスタを用い、抵抗913,914も回路901と同じで、どちらも1300kΩである。つまり、可変抵抗器100は、抵抗である連動素子115も備えている点だけが回路901と異なる。連動素子115の抵抗値は23kオームである。図12から、入力電圧Vinが±100mVの範囲で、入力電圧Vinと出力電流Ioutとの関係が線形となっていることが分かる。したがって、回路901の約10倍の入力電圧Vinの範囲で線形になっている。
第1電圧と第2電圧の連動の程度は、連動素子115の抵抗値に依存しており、抵抗値を小さくすれば連動の程度は強くなり、第1電圧と第2電圧とがより近くなるように連動する。連動素子115の抵抗値を大きくすれば連動の程度は弱くなり、第1電圧と第2電圧が独立した状態に近くなる。図10(A)は連動素子の抵抗値が0の場合の特性であり、図8は抵抗値が無限大の場合(連動素子がない場合)の特性である。図12は、連動素子の抵抗値を23kΩとした場合の特性である。つまり、適切に連動素子115の抵抗値を設定すれば、入力電圧Vinと出力電流Ioutとの関係が線形となる入力電圧Vinの範囲を広くできることが分かる。トランジスタ911,912の特性によって適切な連動素子115の抵抗値は異なると考えられる。また、抵抗値の最小値は抵抗913,914と連動素子115の抵抗値と許容されるコレクタ電流の最大値によって決まる。したがって、使用するトランジスタと目標とする抵抗値の範囲によって、抵抗913,914と連動素子115の抵抗値を適宜選択すればよい。
<可変抵抗器101’>
図13に可変抵抗器101’(可変抵抗器100’の変形例)の構成を示す。可変抵抗器101’は、連動調整部111’の構成が可変抵抗器100’と異なる。可変抵抗器101’の連動調整部111’は、制御電圧Vが入力される制御端子123と、一端が制御端子123に接続された入力抵抗112と、入力抵抗112の他端と第1トランジスタ911のベースの間に配置された第1連動素子113’と、入力抵抗112の他端と第2トランジスタ912のベースの間に配置された第2連動素子114’を有する。第1連動素子113’と第2連動素子114’は、導線である。入力抵抗112は、並列に配置されている可変抵抗器100’の抵抗913と抵抗914とを1つにまとめた抵抗である。したがって、当然、可変抵抗器101’は可変抵抗器100’と同じ特性である。
<可変抵抗器101>
図14に可変抵抗器101(可変抵抗器100の変形例)の構成を示す。可変抵抗器101は、連動調整部111の構成が可変抵抗器100と異なる。可変抵抗器101の連動調整部111は、制御電圧Vが入力される制御端子123と、一端が制御端子123に接続された入力抵抗112と、入力抵抗112の他端と第1トランジスタ911のベースの間に配置された第1連動素子113と、入力抵抗112の他端と第2トランジスタ912のベースの間に配置された第2連動素子114を有する。第1連動素子113と第2連動素子114は、同じ抵抗値の抵抗である。可変抵抗器100の連動調整部111と可変抵抗器101の連動調整部111とは抵抗の構成が異なるが、等価にすることは可能である。したがって、当然、可変抵抗器101は可変抵抗器100と同じ特性である。
<可変抵抗器102>
図15は、本発明の可変抵抗器102の構成と特性を測定する回路を示している。可変抵抗器102は、第1端子121と第2端子122との間の抵抗値を変更可能な可変抵抗器であって、トランジスタ部110と連動調整部111とを備える。トランジスタ部110は、同じ特性の第1トランジスタ911と第2トランジスタ912を有する。第1トランジスタ911は、第1端子121に抵抗116を介してコレクタが接続され、第2端子122に直接エミッタが接続される。第2トランジスタ912は、第2端子122に抵抗117を介してコレクタが接続され、第1端子121に直接エミッタが接続される。抵抗116と抵抗117の抵抗値は同じである。つまり、第1トランジスタ911と第2トランジスタ912は、逆になるように配置されている。ここでの「逆」とは、第1端子121から第2端子122側を見たときの第1トランジスタ911と抵抗116の配置および特性と、第2端子122から第1端子121側を見たときの第2トランジスタ912と抵抗117の配置および特性とが同じになることを意味している。連動調整部111は、可変抵抗器100の連動調整部111と同じである。
図16は、図15の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図である。横軸は入力電圧Vin、縦軸は出力電圧Vout(出力電流Ioutと比例関係にある電圧)である。図16は入力電圧Vinが−100mV〜+100mVの間の特性を示す図である。トランジスタ911,912は、回路901と同じトランジスタを用い、抵抗913,914も回路901と同じで、どちらも1300kΩである。抵抗116,117は、どちらも330Ωであり、連動素子115の抵抗値は47kΩである。図16から、入力電圧Vinが±100mVの範囲で、入力電圧Vinと出力電流Ioutとの関係が線形となっていることが分かる。したがって、回路901の約10倍の入力電圧Vinの範囲で線形になっている。また、図12と比較すると、図16の方が制御電圧Vを変化させたときの抵抗の変化(図12と図16では傾きの変化)が均一になっている。また、図16の方が制御電圧Vが小さいときの直線性(線形性)が改善され、広い範囲の制御電圧でひずみが少ない。したがって、可変抵抗器102の方が、第1端子121と第2端子122の間の抵抗値を制御しやすく、線形性を確保できる制御電圧の範囲を広くできる。また、抵抗値の最小値は抵抗913,914,116,117と連動素子115の抵抗値と許容されるコレクタ電流の最大値によって決まる。したがって、使用するトランジスタと目標とする抵抗値の範囲によって、抵抗913,914,116,117と連動素子115の抵抗値を適宜選択すればよい。
図17は、本発明の可変抵抗器102の周波数特性を測定する回路を示している。可変抵抗器102の第1端子121に交流信号源750が接続され、第2端子122に電流測定回路800が接続されている。図18は、図17の回路で、制御電圧Vを0〜5Vまで0.2Vごとに変化させたときの、周波数特性を示している。交流信号源750の振幅は100mVである。図18の横軸は周波数、縦軸は出力電圧Voutと入力電圧Vinとの比である。制御電圧Vが0.8V以上のときには、20kHz以下の周波数での変化は3dB以下である。したがって、音響信号を対象としたアナログ回路に使用できることが分かる。
また、可変抵抗器102は、制御電圧V=0のときは第1端子121と第2端子122との間の抵抗値は無限大、制御電圧V=0.8のときは第1端子121と第2端子122との間の抵抗値は20kΩ以上、制御電圧V=5のときは第1端子121と第2端子122との間の抵抗値は1kΩ以下となった。したがって、可変抵抗器102は、1kΩから無限大までの範囲で抵抗値を制御できる。また、可変抵抗器102は、1kΩから20kΩの範囲では20kHz以下で、周波数に依存しない特性にできる。
<可変抵抗器103>
図19に可変抵抗器103(可変抵抗器102の変形例)の構成を示す。可変抵抗器103は、連動調整部111の構成が可変抵抗器102と異なる。可変抵抗器103の連動調整部111は、可変抵抗器101と同じである。可変抵抗器102の連動調整部111と可変抵抗器101の連動調整部111とは抵抗の構成が異なるが、等価にすることは可能である。したがって、当然、可変抵抗器103は可変抵抗器102と同じ特性である。
<可変抵抗器104>
図20に可変抵抗器104(可変抵抗器102の別の変形例)の構成を示す。可変抵抗器104は、トランジスタ部110が可変抵抗器102と異なる。可変抵抗器104のトランジスタ部110は、同じ特性の第1トランジスタ911と第2トランジスタ912を有する。第1トランジスタ911は、第1端子121に直接コレクタが接続され、第2端子122に抵抗118を介してエミッタが接続される。第2トランジスタ912は、第2端子122に直接コレクタが接続され、第1端子121に抵抗119を介してエミッタが接続される。抵抗118と抵抗119の抵抗値は同じである。つまり、第1トランジスタ911と第2トランジスタ912は、逆になるように配置されている。ここでの「逆」とは、第1端子121から第2端子122側を見たときの第1トランジスタ911と抵抗118の配置および特性と、第2端子122から第1端子121側を見たときの第2トランジスタ912と抵抗119の配置および特性とが同じになることを意味している。連動調整部111は、可変抵抗器100の連動調整部111と同じである。このように、トランジスタ部110内の抵抗を、エミッタ側に配置しても可変抵抗器102と同様の特性が得られる。
<可変抵抗器105>
図21に可変抵抗器105(可変抵抗器104の変形例)の構成を示す。可変抵抗器105は、連動調整部111の構成が可変抵抗器104と異なる。可変抵抗器105の連動調整部111は、可変抵抗器101と同じである。可変抵抗器104の連動調整部111と可変抵抗器105の連動調整部111とは抵抗の構成が異なるが、等価にすることは可能である。したがって、当然、可変抵抗器105は可変抵抗器104と同じ特性である。
なお、可変抵抗器102,103ではコレクタ側に抵抗を配置し、可変抵抗器104,105ではエミッタ側に抵抗を配置したが、両方に配置してもよい。その場合も、トランジスタと抵抗の配置と特性が「逆」となるようにすればよい。
<可変抵抗器106>
図22に可変抵抗器106(可変抵抗器103の変形例)の構成を示す。可変抵抗器106は、連動調整部111”の構成が可変抵抗器103と異なる。連動調整部111”は、制御電流源250に接続され制御電流Iが入力される制御端子123と、制御端子123と第1トランジスタ911のベースの間に配置された第1連動素子113と、制御端子123と第2トランジスタ912のベースの間に配置された第2連動素子114を有する。第1連動素子113と第2連動素子114は抵抗であり、同じ抵抗値である。なお、図22では第1連動素子113と第2連動素子114が抵抗の場合を示しているが、導線でもよい。また、トランジスタ部はコレクタ側に抵抗116,117を配置してあるが、抵抗はなくてもよいし、エミッタ側に配置してもよい。このような構成にすることで、入力された制御電流Iに依存した第1電圧を第1トランジスタ911のベースに印加し、制御電流Iに依存した第2電圧を第2トランジスタ912のベースに印加できる。そして、このとき、第1電圧と第2電圧とは互いに所定の程度で近い電位になるように連動している。したがって、制御電流源250を用いた場合も、制御電圧源200を用いた場合と同様の効果が得られる。
<本発明の応用>
本発明は、バイポーラトランジスタの基本特性を利用しており、シンプルで安価な可変抵抗器にできる。また、このようなシンプルな構成なので、環境温度に対する高安定性が期待できる。また、3端子構成なので、アナログ回路内で利用しやすい。例えば、オーディオ用の回路内で各種のフィルタ、イコライザー、コンプレッサー、オートマチックゲインコントローラー、各種のアナログ変調器(AM、FM、平行変調器)などに利用できる。そして、抵抗値を電圧または電流で制御できるので、プログラムによる制御が容易にできる。
<トランジスタの特性の確認>
実施例1ではNPN型のトランジスタを用いた例を示したが、PNP型のトランジスタを用いてもよい。図23はトランジスタを用いた回路950の入力電圧Vinと出力電流Ioutとの関係を確認するための回路を示す図である。トランジスタ961はPNP型であり、エミッタが第1端子971に接続され、コレクタが第2端子972に接続されている。制御端子973とベースの間に抵抗963が配置されている。また、制御電圧源200は、NPN型のときとは逆向きに(マイナスの電位となるように)接続されている。
回路950の特性の測定では、トランジスタ961には、Hfe=156、−Hfe=2.44、BC間容量1.75pF、BE間容量2.7pFのトランジスタを用い、抵抗963は680kΩとした。図24は、図23の回路で、制御電圧Vを0〜−5Vまで−0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図である。横軸は入力電圧Vin、縦軸は出力電圧Vout(出力電流Ioutと比例関係にある電圧)である。図4は入力電圧Vinが−500mV〜+500mVの間の特性を示す図である。入力電圧Vinがおよそ60mV以下では下に凸の曲線になっており、入力電圧Vinがおよそ130mV以上では上に凸の曲線になっている。
図25は回路950の第2端子922を電圧源700に接続し、第1端子971を電流測定回路800に接続した図である。図26は、図25の回路で、制御電圧Vを0〜−5Vまで−0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図である。横軸は入力電圧Vin、縦軸は出力電圧Voutである。図26は入力電圧Vinが−500mV〜+500mVの間の特性を示す図である。入力電圧Vinがおよそ−60mV以上では上に凸の曲線になっており、入力電圧Vinがおよそ−130mV以上では下に凸の曲線になっている。
実施例1(NPN型)では図7,8に2つのトランジスタを組み合わせた回路の特性も示したが、本実施例では省略するが、PNP型でも、組み合わせた場合は図24と図26を加算した結果となり、入力電圧Vinが±10mV程度の範囲であれば、入力電圧Vinと出力電流Ioutとの関係が線形となる。
<可変抵抗器150>
図27は、本発明の可変抵抗器150の構成を示す図である。可変抵抗器150は、第1端子121と第2端子122との間の抵抗値を変更可能な可変抵抗器であって、トランジスタ部160’と連動調整部161とを備える。トランジスタ部160’は、同じ特性の第1トランジスタ962と第2トランジスタ961を有する。第1トランジスタ962は、第1端子171に直接コレクタが接続され、第2端子172に直接エミッタが接続される。第2トランジスタ961は、第1トランジスタ962と逆になるように、第2端子172に直接コレクタが接続され、第1端子171に直接エミッタが接続される。
連動調整部161は、制御電圧Vが入力される制御端子173と、制御端子173と第1トランジスタ962のベースの間に配置された第1抵抗964と、制御端子173と第2トランジスタ961のベースの間に配置された第2抵抗963と、第1トランジスタ962のベースと第2トランジスタ961のベースの間に配置された連動素子165を有する。第1抵抗964と第2抵抗963は同じ抵抗値であり、連動素子165は抵抗である。つまり、連動調整部161は、入力された制御電圧Vに依存した第1電圧を第1トランジスタ962のベースに印加し、制御電圧Vに依存した第2電圧を第2トランジスタ961のベースに印加する。連動調整部161は、連動素子165が無い場合(連動素子の抵抗が無限大の場合)よりも第1電圧と第2電圧とが近い電位になるように連動させている。なお、連動素子165は導線としてもよい。この場合は、第1電圧と第2電圧は等電位となるように連動される。可変抵抗器150は、このような構成なので可変抵抗器100と同様の効果が得られる。
<可変抵抗器152>
図28は、本発明の可変抵抗器152の構成を示す図である。可変抵抗器152は、第1端子171と第2端子172との間の抵抗値を変更可能な可変抵抗器であって、トランジスタ部160と連動調整部161とを備える。トランジスタ部160は、同じ特性の第1トランジスタ962と第2トランジスタ961を有する。第1トランジスタ962は、第1端子171に直接コレクタが接続され、第2端子172に抵抗167を介してエミッタが接続される。第2トランジスタ961は、第2端子172に直接コレクタが接続され、第1端子171に抵抗166を介してエミッタが接続される。抵抗166と抵抗167の抵抗値は同じである。つまり、第1トランジスタ961と第2トランジスタ962は、逆になるように配置されている。ここでの「逆」とは、第1端子171から第2端子172側を見たときの第1トランジスタ962と抵抗167の配置および特性と、第2端子172から第1端子171側を見たときの第2トランジスタ961と抵抗166の配置および特性とが同じになることを意味している。連動調整部161は、可変抵抗器150の連動調整部111と同じである。
図29は、本発明の可変抵抗器152の特性を測定する回路を示している。図30は、図29の回路で、制御電圧Vを0〜−5Vまで−0.2Vごとに変化させたときの、入力電圧Vinと出力電流Ioutとの関係を示す図である。横軸は入力電圧Vin、縦軸は出力電圧Vout(出力電流Ioutと比例関係にある電圧)である。図30は入力電圧Vinが−100mV〜+100mVの間の特性を示す図である。トランジスタ961,962は、回路950と同じトランジスタを用い、抵抗963,964はどちらも680kΩである。抵抗166,167はどちらも470Ωであり、連動素子165の抵抗値は33kΩである。図30から、入力電圧Vinが±100mVの範囲で、入力電圧Vinと出力電流Ioutとの関係が線形となっていることが分かる。したがって、可変抵抗器102と同様の効果が得られることが分かる。
図31は、本発明の可変抵抗器152の周波数特性を測定する回路を示している。可変抵抗器152の第1端子171に交流信号源750が接続され、第2端子172に電流測定回路800が接続されている。図32は、図31の回路で、制御電圧Vを0〜−5Vまで−0.2Vごとに変化させたときの、周波数特性を示している。交流信号源750の振幅は100mVである。図32の横軸は周波数、縦軸は出力電圧Voutと入力電圧Vinとの比である。制御電圧Vが0.4V以上のときには、100kHz以下の周波数での変化は3dB以下である。
また、可変抵抗器152は、制御電圧V=0のときは第1端子121と第2端子122との間の抵抗値は無限大、制御電圧V=−0.4のときは第1端子121と第2端子122との間の抵抗値は100kΩ以上、制御電圧V=−5のときは第1端子121と第2端子122との間の抵抗値は約1.2kΩとなった。したがって、可変抵抗器152は、1.2kΩから無限大までの範囲で抵抗値を制御できる。また、可変抵抗器152は、1.2kΩから100kΩの範囲では100kHz以下で、周波数に依存しない特性にできる。したがって、可変抵抗器102と同等の効果が得られる。
実施例2では詳細な説明を省略するが、連動調整部161は、連動調整部111と同じように、図14を用いて説明した入力抵抗と第1連動素子、第2連動素子で構成してもよい。第1連動素子と第2連動素子は、導線または同じ抵抗値の抵抗である。また、図22を用いて説明した制御電流源250と接続する構成としてもよい。トランジスタ部160は、コレクタ側に抵抗を配置してもよい。つまり、PNP型のトランジスタを用いてもNPN型と同様の効果が得られるし、応用できる範囲も同じである。よって、応用する回路に応じてNPN型かPNP型を適宜選択できる。
100,100’,101,101’,102,103,104,105,106,150,152 可変抵抗器
110,110’,160,160’ トランジスタ部
111,111’,111”,161 連動調整部
112 入力抵抗
113,113’ 第1連動素子 114,114’ 第2連動素子
115,115’,165 連動素子
116,117,118,119,166,167 抵抗
121,171 第1端子 122,172 第2端子
123,173 制御端子
200 制御電圧源 250 制御電流源
700 電圧源 750 交流信号源
911,912,961,962 トランジスタ
913,914,963,964 抵抗

Claims (9)

  1. 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
    トランジスタ部と連動調整部とを備え、
    前記トランジスタ部は、
    同じ特性の第1トランジスタと第2トランジスタを有し、
    前記第1トランジスタは、前記第1端子に直接もしくは抵抗を介してコレクタが接続され、前記第2端子に直接もしくは抵抗を介してエミッタが接続され、
    前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に直接もしくは抵抗を介してコレクタが接続され、前記第1端子に直接もしくは抵抗を介してエミッタが接続され、
    前記連動調整部は、
    制御電圧が入力される制御端子と、前記制御端子と前記第1トランジスタのベースの間に配置された第1抵抗と、前記制御端子と前記第2トランジスタのベースの間に配置された第2抵抗と、前記第1トランジスタのベースと前記第2トランジスタのベースの間に配置された連動素子を有し、
    前記第1抵抗と前記第2抵抗は同じ抵抗値であり、
    前記連動素子は、抵抗である
    可変抵抗器。
  2. 請求項1記載の可変抵抗器であって、
    前記第1トランジスタは前記第1端子に抵抗を介してコレクタが接続され、前記第2トランジスタは前記第2端子に抵抗を介してコレクタが接続される
    ことを特徴とする可変抵抗器。
  3. 請求項1記載の可変抵抗器であって、
    前記第1トランジスタは前記第2端子に抵抗を介してエミッタが接続され、前記第2トランジスタは前記第1端子に抵抗を介してエミッタが接続される
    ことを特徴とする可変抵抗器。
  4. 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
    トランジスタ部と連動調整部とを備え、
    前記トランジスタ部は、
    同じ特性の第1トランジスタと第2トランジスタを有し、
    前記第1トランジスタは、前記第1端子に抵抗を介してコレクタが接続され、前記第2端子に直接もしくは抵抗を介してエミッタが接続され、
    前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に抵抗を介してコレクタが接続され、前記第1端子に直接もしくは抵抗を介してエミッタが接続され、
    前記連動調整部は、
    制御電圧が入力される制御端子と、前記制御端子と前記第1トランジスタのベースの間に配置された第1抵抗と、前記制御端子と前記第2トランジスタのベースの間に配置された第2抵抗と、前記第1トランジスタのベースと前記第2トランジスタのベースの間に配置された連動素子を有し、
    前記第1抵抗と前記第2抵抗は同じ抵抗値であり、
    前記連動素子は、導線または抵抗である
    可変抵抗器。
  5. 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
    トランジスタ部と連動調整部とを備え、
    前記トランジスタ部は、
    同じ特性の第1トランジスタと第2トランジスタを有し、
    前記第1トランジスタは、前記第1端子に直接もしくは抵抗を介してコレクタが接続され、前記第2端子に抵抗を介してエミッタが接続され、
    前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に直接もしくは抵抗を介してコレクタが接続され、前記第1端子に抵抗を介してエミッタが接続され、
    前記連動調整部は、
    制御電圧が入力される制御端子と、前記制御端子と前記第1トランジスタのベースの間に配置された第1抵抗と、前記制御端子と前記第2トランジスタのベースの間に配置された第2抵抗と、前記第1トランジスタのベースと前記第2トランジスタのベースの間に配置された連動素子を有し、
    前記第1抵抗と前記第2抵抗は同じ抵抗値であり、
    前記連動素子は、導線または抵抗である
    可変抵抗器。
  6. 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
    トランジスタ部と連動調整部とを備え、
    前記トランジスタ部は、
    同じ特性の第1トランジスタと第2トランジスタを有し、
    前記第1トランジスタは、前記第1端子に抵抗を介してコレクタが接続され、前記第2端子に直接もしくは抵抗を介してエミッタが接続され、
    前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に抵抗を介してコレクタが接続され、前記第1端子に直接もしくは抵抗を介してエミッタが接続され、
    前記連動調整部は、
    制御電圧が入力される制御端子と、一端が前記制御端子に接続された入力抵抗と、前記入力抵抗の他端と前記第1トランジスタのベースの間に配置された第1連動素子と、前記入力抵抗の他端と前記第2トランジスタのベースの間に配置された第2連動素子を有し、
    前記第1連動素子と前記第2連動素子は、導線または同じ抵抗値の抵抗である
    可変抵抗器。
  7. 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
    トランジスタ部と連動調整部とを備え、
    前記トランジスタ部は、
    同じ特性の第1トランジスタと第2トランジスタを有し、
    前記第1トランジスタは、前記第1端子に直接もしくは抵抗を介してコレクタが接続され、前記第2端子に抵抗を介してエミッタが接続され、
    前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に直接もしくは抵抗を介してコレクタが接続され、前記第1端子に抵抗を介してエミッタが接続され、
    前記連動調整部は、
    制御電圧が入力される制御端子と、一端が前記制御端子に接続された入力抵抗と、前記入力抵抗の他端と前記第1トランジスタのベースの間に配置された第1連動素子と、前記入力抵抗の他端と前記第2トランジスタのベースの間に配置された第2連動素子を有し、
    前記第1連動素子と前記第2連動素子は、導線または同じ抵抗値の抵抗である
    可変抵抗器。
  8. 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
    トランジスタ部と連動調整部とを備え、
    前記トランジスタ部は、
    同じ特性の第1トランジスタと第2トランジスタを有し、
    前記第1トランジスタは、前記第1端子に抵抗を介してコレクタが接続され、前記第2端子に直接もしくは抵抗を介してエミッタが接続され、
    前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に抵抗を介してコレクタが接続され、前記第1端子に直接もしくは抵抗を介してエミッタが接続され、
    前記連動調整部は、
    制御電流が入力される制御端子と、前記制御端子と前記第1トランジスタのベースの間に配置された第1連動素子と、前記制御端子と前記第2トランジスタのベースの間に配置された第2連動素子を有し、
    前記第1連動素子と前記第2連動素子は、導線または同じ抵抗値の抵抗である
    可変抵抗器。
  9. 第1端子と第2端子との間の抵抗値を変更可能な可変抵抗器であって、
    トランジスタ部と連動調整部とを備え、
    前記トランジスタ部は、
    同じ特性の第1トランジスタと第2トランジスタを有し、
    前記第1トランジスタは、前記第1端子に直接もしくは抵抗を介してコレクタが接続され、前記第2端子に抵抗を介してエミッタが接続され、
    前記第2トランジスタは、前記第1トランジスタと逆になるように、前記第2端子に直接もしくは抵抗を介してコレクタが接続され、前記第1端子に抵抗を介してエミッタが接続され、
    前記連動調整部は、
    制御電流が入力される制御端子と、前記制御端子と前記第1トランジスタのベースの間に配置された第1連動素子と、前記制御端子と前記第2トランジスタのベースの間に配置された第2連動素子を有し、
    前記第1連動素子と前記第2連動素子は、導線または同じ抵抗値の抵抗である
    可変抵抗器。
JP2017121894A 2017-06-22 2017-06-22 可変抵抗器 Active JP6503017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017121894A JP6503017B2 (ja) 2017-06-22 2017-06-22 可変抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017121894A JP6503017B2 (ja) 2017-06-22 2017-06-22 可変抵抗器

Publications (2)

Publication Number Publication Date
JP2019009540A JP2019009540A (ja) 2019-01-17
JP6503017B2 true JP6503017B2 (ja) 2019-04-17

Family

ID=65029148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017121894A Active JP6503017B2 (ja) 2017-06-22 2017-06-22 可変抵抗器

Country Status (1)

Country Link
JP (1) JP6503017B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4881450A (ja) * 1972-02-01 1973-10-31
JPS52153651A (en) * 1976-06-17 1977-12-20 Sony Corp Gain changing circuit
JPS6016765B2 (ja) * 1977-07-19 1985-04-27 松下電器産業株式会社 自動利得制御装置
JPS59147512A (ja) * 1983-02-10 1984-08-23 Rohm Co Ltd 自動レベル調整回路
US9417649B2 (en) * 2013-10-04 2016-08-16 Omron Management Center Of America, Inc. Method and apparatus for a floating current source

Also Published As

Publication number Publication date
JP2019009540A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
JP2008205560A (ja) 可変利得増幅回路、フィルタ回路、及び半導体装置
EP0938188A2 (en) Variable gain amplifier circuit
JPH053166B2 (ja)
JP6503017B2 (ja) 可変抵抗器
US7893759B1 (en) Current conveyor based instrumentation amplifier
JP4936125B2 (ja) プローブ
US8981744B2 (en) Circuit for regulating and monitoring a signal current and measurement transducer with such a circuit
JP6322046B2 (ja) アッテネータ、エフェクタ
JP3332660B2 (ja) 電気量測定装置
KR101360648B1 (ko) 제2세대 전류 컨베이어를 이용한 계측 증폭기
JPH0746764B2 (ja) 増幅器
JP6660733B2 (ja) 増幅器
JPH0369205A (ja) 電流リミット回路
JP2017078646A (ja) ブリッジ型センサ素子を使用するセンサおよびセンサ素子のボトム側電圧調整回路
JP6322047B2 (ja) アッテネータ、エフェクタ
JP6588820B2 (ja) 電流源回路
US20090051428A1 (en) Agc circuit
JP2014225876A (ja) 可変利得デュアル出力相互コンダクタンス増幅器ベースの計装増幅器
JPH0630426B2 (ja) 利得可変回路
JPS60259014A (ja) 可変抵抗回路
JPS62203390A (ja) 磁気半導体素子の温度補償回路
JPH01176108A (ja) ケーブル等化回路
JPH0231888B2 (ja)
JPH0468606A (ja) 非線形可変利得回路
JPH0318364B2 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190322

R150 Certificate of patent or registration of utility model

Ref document number: 6503017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250