JPH0231888B2 - - Google Patents
Info
- Publication number
- JPH0231888B2 JPH0231888B2 JP58020949A JP2094983A JPH0231888B2 JP H0231888 B2 JPH0231888 B2 JP H0231888B2 JP 58020949 A JP58020949 A JP 58020949A JP 2094983 A JP2094983 A JP 2094983A JP H0231888 B2 JPH0231888 B2 JP H0231888B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistors
- resistor
- input terminal
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
この発明は自動レベル調整回路に係り、特に可
変抵抗素子に流れ込む制御電流の電流配分の不均
一化による非対称性に起因する可変抵抗素子での
非線型歪の発生を改善したものに関する。
変抵抗素子に流れ込む制御電流の電流配分の不均
一化による非対称性に起因する可変抵抗素子での
非線型歪の発生を改善したものに関する。
第１図は従来の自動レベル調整回路における可
変抵抗素子の近傍部分を示している。増幅器２は
自動レベル調整回路の前段に設置されるバツフア
回路を構成し、この増幅器２の入力端子４には信
号源から信号が与えられる。この増幅器２の出力
側には抵抗６を介して増幅器８が設置され、この
増幅器８の入力端子と基準電位点との間には可変
抵抗素子としてトランジスタ１０，１２が設置さ
れている。トランジスタ１０，１２は互いのエミ
ツタとコレクタとを共通にして並列に接続され、
一方のエミツタ・コレクタと基準電位点との間に
は電圧源１４が接続されている。そして、共通に
接続されたベースには制御電流Ifが与えられ、こ
の制御電流Ifには増幅器８の出力端子１６から得
られる出力のうち一方レベル以上の交流出力に対
し、検波、整流し、低域フイルタを通過させて得
た直流電流が用いられ、この制御電流により出力
が一定レベル以上に成らないようにする。また、
出力端子１６よりさらに、増幅段を重ねる場合も
ある。なお、電圧源１４は増幅器２の動作点電位
に合せるためのものであるから、カツプリングコ
ンデンサを用いれば、電圧源１４は省略できる。
また、電圧源１４のバツフア回路は省略すること
もできる。
変抵抗素子の近傍部分を示している。増幅器２は
自動レベル調整回路の前段に設置されるバツフア
回路を構成し、この増幅器２の入力端子４には信
号源から信号が与えられる。この増幅器２の出力
側には抵抗６を介して増幅器８が設置され、この
増幅器８の入力端子と基準電位点との間には可変
抵抗素子としてトランジスタ１０，１２が設置さ
れている。トランジスタ１０，１２は互いのエミ
ツタとコレクタとを共通にして並列に接続され、
一方のエミツタ・コレクタと基準電位点との間に
は電圧源１４が接続されている。そして、共通に
接続されたベースには制御電流Ifが与えられ、こ
の制御電流Ifには増幅器８の出力端子１６から得
られる出力のうち一方レベル以上の交流出力に対
し、検波、整流し、低域フイルタを通過させて得
た直流電流が用いられ、この制御電流により出力
が一定レベル以上に成らないようにする。また、
出力端子１６よりさらに、増幅段を重ねる場合も
ある。なお、電圧源１４は増幅器２の動作点電位
に合せるためのものであるから、カツプリングコ
ンデンサを用いれば、電圧源１４は省略できる。
また、電圧源１４のバツフア回路は省略すること
もできる。
このような自動レベル調整回路において、トラ
ンジスタ１０，１２に動作特性について十分な整
合性のあるものを使用しても、トランジスタ１
０，１２のベースに与えられる制御電流Ifは、抵
抗が低い基準電位点側にその大部分が流れ、抵抗
６とトランジスタ１０，１２の接続点（Ｎ点）側
には、抵抗６によつて電圧を生じるために流れに
くい。このため、トランジスタ１０，１２の制御
電流Ifの配分が不均一化し、この結果、増幅器２
より与えられる交流入力電流に対して一方のトラ
ンジスタにオフセツトが生じ、基準点に対し正負
の振幅でマツチングが取れなくなり、これが波形
歪の原因になる。
ンジスタ１０，１２に動作特性について十分な整
合性のあるものを使用しても、トランジスタ１
０，１２のベースに与えられる制御電流Ifは、抵
抗が低い基準電位点側にその大部分が流れ、抵抗
６とトランジスタ１０，１２の接続点（Ｎ点）側
には、抵抗６によつて電圧を生じるために流れに
くい。このため、トランジスタ１０，１２の制御
電流Ifの配分が不均一化し、この結果、増幅器２
より与えられる交流入力電流に対して一方のトラ
ンジスタにオフセツトが生じ、基準点に対し正負
の振幅でマツチングが取れなくなり、これが波形
歪の原因になる。
また、両トランジスタ１０，１２の制御電流を
全く独立して取ることでは、両トランジスタ１
０，１２の非線型性を補正できなくなるため、歪
の改善にはならない。
全く独立して取ることでは、両トランジスタ１
０，１２の非線型性を補正できなくなるため、歪
の改善にはならない。
そこで、この発明は、交流振幅の歪を制御し、
良好なレベル調整を実現した自動レベル調整回路
の提供を目的とする。
良好なレベル調整を実現した自動レベル調整回路
の提供を目的とする。
即ち、この発明の自動レベル調整回路は、信号
源（増幅器２０）からレベルを調整すべき信号を
受ける増幅器３２と、この増幅器の反転入力端子
と基準電位点との間に直列に接続された第１及び
第２の抵抗３４，５６と、前記増幅器の出力端子
５２と前記反転入力端子との間に接続された第３
の抵抗５４と、前記信号源と前記増幅器の非反転
入力端子との間に直列に接続された第４及び第５
の抵抗３６，３８と、前記増幅器の非反転入力端
子と前記基準電位点との間に接続された第６の抵
抗５８と、前記第１及び第２の抵抗の中点と前記
第４及び第５の抵抗の中点との間に設置され、一
方のエミツタと他方のコレクタとを共通にして並
列に接続され、かつ、ベースに制御入力を加える
ようにした一対のトランジスタ２８，３０とから
構成したものである。
源（増幅器２０）からレベルを調整すべき信号を
受ける増幅器３２と、この増幅器の反転入力端子
と基準電位点との間に直列に接続された第１及び
第２の抵抗３４，５６と、前記増幅器の出力端子
５２と前記反転入力端子との間に接続された第３
の抵抗５４と、前記信号源と前記増幅器の非反転
入力端子との間に直列に接続された第４及び第５
の抵抗３６，３８と、前記増幅器の非反転入力端
子と前記基準電位点との間に接続された第６の抵
抗５８と、前記第１及び第２の抵抗の中点と前記
第４及び第５の抵抗の中点との間に設置され、一
方のエミツタと他方のコレクタとを共通にして並
列に接続され、かつ、ベースに制御入力を加える
ようにした一対のトランジスタ２８，３０とから
構成したものである。
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
第２図はこの発明の自動レベル調整回路の実施
例を示している。図において、この自動レベル調
整回路の前段部にはバツフア回路を構成する増幅
器２０が信号源として設置され、この増幅器２０
の入力端子２２と基準電位点との間には、抵抗２
４を介してバイアス用の電圧源２６が接続されて
いる。
例を示している。図において、この自動レベル調
整回路の前段部にはバツフア回路を構成する増幅
器２０が信号源として設置され、この増幅器２０
の入力端子２２と基準電位点との間には、抵抗２
４を介してバイアス用の電圧源２６が接続されて
いる。
一対のトランジスタ２８，３０は、互いのエミ
ツタとコレクタを共通にして並列に接続し、レベ
ル調整のための可変抵抗回路を構成している。こ
のトランジスタ２８，３０は、差動増幅器３２の
反転入力端子（−）と非反転入力端子（＋）との
間に第１の抵抗３４、第４の抵抗３６を介在させ
て接続され、トランジスタ２８，３０の一方の端
子と前記増幅器２０の出力端子との間には、トラ
ンジスタ２８，３０の非線型性を入力側から調整
する第５の抵抗３８が接続されている。
ツタとコレクタを共通にして並列に接続し、レベ
ル調整のための可変抵抗回路を構成している。こ
のトランジスタ２８，３０は、差動増幅器３２の
反転入力端子（−）と非反転入力端子（＋）との
間に第１の抵抗３４、第４の抵抗３６を介在させ
て接続され、トランジスタ２８，３０の一方の端
子と前記増幅器２０の出力端子との間には、トラ
ンジスタ２８，３０の非線型性を入力側から調整
する第５の抵抗３８が接続されている。
各トランジスタ２８，３０のベースには、個別
に低抵抗４０，４２を介してトランジスタ４４の
コレクタが接続され、制御電流Ifが与えられる。
この低抵抗４０，４２はトランジスタ２８，３０
の結合を浅くしているものであり、場合によつて
は省略してもよいものである。トランジスタ４４
のエミツタは電圧印加端子４６に接続され、その
ベースにはダイオード接続されたトランジスタ４
８のベース・コレクタが接続されている。トラン
ジスタ４４，４８はカレントミラー回路を構成
し、トランジスタ４８のベース・コレクタに形成
された入力端子５０にはトランジスタ２８，３０
のベースに制御電流Ifを流すために制御入力が与
えられる。
に低抵抗４０，４２を介してトランジスタ４４の
コレクタが接続され、制御電流Ifが与えられる。
この低抵抗４０，４２はトランジスタ２８，３０
の結合を浅くしているものであり、場合によつて
は省略してもよいものである。トランジスタ４４
のエミツタは電圧印加端子４６に接続され、その
ベースにはダイオード接続されたトランジスタ４
８のベース・コレクタが接続されている。トラン
ジスタ４４，４８はカレントミラー回路を構成
し、トランジスタ４８のベース・コレクタに形成
された入力端子５０にはトランジスタ２８，３０
のベースに制御電流Ifを流すために制御入力が与
えられる。
そして、差動増幅器３２の反転入力端子（−）
と出力端子５２との間には、第３の抵抗５４が接
続されている。また、トランジスタ２８，３０の
片側の端子と電圧源２６との間には第２の抵抗５
６が接続され、差動増幅器３２の非反転入力端子
（＋）と電圧源２６との間には第６の抵抗５８が
接続されている。即ち、差動増幅器３２及び抵抗
３４，３６，５４，５８で減算増幅器が構成さ
れ、この減算増幅器をトランジスタ２８，３０か
らなる可変抵抗回路に付加しているので、前記ト
ランジスタ２８，３０のベースに与えられる制御
電流Ifの配分を均等化する自動レベル調整回路用
可変利得素子が構成されている。
と出力端子５２との間には、第３の抵抗５４が接
続されている。また、トランジスタ２８，３０の
片側の端子と電圧源２６との間には第２の抵抗５
６が接続され、差動増幅器３２の非反転入力端子
（＋）と電圧源２６との間には第６の抵抗５８が
接続されている。即ち、差動増幅器３２及び抵抗
３４，３６，５４，５８で減算増幅器が構成さ
れ、この減算増幅器をトランジスタ２８，３０か
らなる可変抵抗回路に付加しているので、前記ト
ランジスタ２８，３０のベースに与えられる制御
電流Ifの配分を均等化する自動レベル調整回路用
可変利得素子が構成されている。
以上の構成において、その動作を第３図ないし
第５図を参照して説明する。第３図ないし第５図
は自動レベル調整回路を交流的に見た等価回路を
示している。
第５図を参照して説明する。第３図ないし第５図
は自動レベル調整回路を交流的に見た等価回路を
示している。
ここで、抵抗３８，５６の抵抗値をRo、抵抗
３４，３６の抵抗値をR1、抵抗５４，５８の抵
抗値をR2とする。
３４，３６の抵抗値をR1、抵抗５４，５８の抵
抗値をR2とする。
まず、第３図において、増幅器２０及び差動増
幅器３２の入力抵抗を無限大、出力抵抗を無視で
きる程度に小さいものと仮定すると、ｃ点から外
側を見た抵抗と、ｄ点から見た抵抗は等しくな
り、その値Rdは、 Rd＝Ro・（R1＋R2）／（Ro＋R1＋R2） …(1) となる。
幅器３２の入力抵抗を無限大、出力抵抗を無視で
きる程度に小さいものと仮定すると、ｃ点から外
側を見た抵抗と、ｄ点から見た抵抗は等しくな
り、その値Rdは、 Rd＝Ro・（R1＋R2）／（Ro＋R1＋R2） …(1) となる。
また、入力端子２２に与えられる電圧をVa、
増幅器２０の出力電圧をVbとすると、増幅器２
０の増幅利得AvがAv＝１であるとき、Va＝Vb
となる。
増幅器２０の出力電圧をVbとすると、増幅器２
０の増幅利得AvがAv＝１であるとき、Va＝Vb
となる。
今、制御電流Ifが与えられない場合、トランジ
スタ２８，３０の飽和抵抗RSATは無限大となり、
この場合、ｂ点の電圧Vbに対してｃ点の電圧Vc
は、 Vc＝{(R1+R2)/(R1+R2+Ro)}・Vb …(2) となる。
スタ２８，３０の飽和抵抗RSATは無限大となり、
この場合、ｂ点の電圧Vbに対してｃ点の電圧Vc
は、 Vc＝{(R1+R2)/(R1+R2+Ro)}・Vb …(2) となる。
また、制御電流Ifが大きくなりトランジスタ２
８，３０が飽和する値に設定するとき、飽和抵抗
RSATは０に近づき、この場合の電圧Vcは、 Vc→｛（R1＋R2）Rd／（R1＋R2＋Ro）｝ ／〔｛（R1＋R2）Rd／ （R1＋R2＋Rd）｝＋Ro〕×Vb …(3) このように飽和抵抗値が低くなることにより、
抵抗３８に対するｃ点より後段の負荷が重くなる
ため、次段への入力レベルが減衰する効果があ
る。
８，３０が飽和する値に設定するとき、飽和抵抗
RSATは０に近づき、この場合の電圧Vcは、 Vc→｛（R1＋R2）Rd／（R1＋R2＋Ro）｝ ／〔｛（R1＋R2）Rd／ （R1＋R2＋Rd）｝＋Ro〕×Vb …(3) このように飽和抵抗値が低くなることにより、
抵抗３８に対するｃ点より後段の負荷が重くなる
ため、次段への入力レベルが減衰する効果があ
る。
次に、第４図において、飽和抵抗RSATが無限大
である場合、この実施例のように抵抗５６を付加
した場合には、ｃ点から出力端子５２までの利得
Avは、 Av＝R2（Ro＋R1＋R2）／〔（R1＋R2） （R0＋R1）〕 …(4) となる。この場合、抵抗５４の抵抗値で差動増幅
器３２を、増幅利得がAv＝１となる全帰還増幅
器に構成することで利得を得ることができる。ま
た、飽和抵抗RSATが０に成るときには、ｃ、ｄ点
電圧Vc、Vdが一致し、出力は０となる。従つ
て、この回路を減衰器として機能することは明ら
かである。
である場合、この実施例のように抵抗５６を付加
した場合には、ｃ点から出力端子５２までの利得
Avは、 Av＝R2（Ro＋R1＋R2）／〔（R1＋R2） （R0＋R1）〕 …(4) となる。この場合、抵抗５４の抵抗値で差動増幅
器３２を、増幅利得がAv＝１となる全帰還増幅
器に構成することで利得を得ることができる。ま
た、飽和抵抗RSATが０に成るときには、ｃ、ｄ点
電圧Vc、Vdが一致し、出力は０となる。従つ
て、この回路を減衰器として機能することは明ら
かである。
また、この回路では、第５図に示すように、ト
ランジスタ２８，３０の整合を採るとともに、抵
抗３８，５６の抵抗値を同一の値Roに設定して
いるので、増幅器２０及び差動増幅器３２へのバ
イアス点を図に示したように等しくとることによ
り、トランジスタ２８，３０に対する制御電流の
配分が等しくなり、従来の回路で生じていた波形
歪を抑制することができる。この場合、入力イン
ピーダンスZin1，Zin2は等しく、ｂ及びｄ点並び
に差動増幅器３２の入力側の直流電位は等しいも
のとする。
ランジスタ２８，３０の整合を採るとともに、抵
抗３８，５６の抵抗値を同一の値Roに設定して
いるので、増幅器２０及び差動増幅器３２へのバ
イアス点を図に示したように等しくとることによ
り、トランジスタ２８，３０に対する制御電流の
配分が等しくなり、従来の回路で生じていた波形
歪を抑制することができる。この場合、入力イン
ピーダンスZin1，Zin2は等しく、ｂ及びｄ点並び
に差動増幅器３２の入力側の直流電位は等しいも
のとする。
なお、トランジスタ２８，３０のベース抵抗４
０，４２は微小抵抗であり省略してもよい。ま
た、制御電流Ifが大きくなるに従い、抵抗３８を
付加したため、ｃ点、ｄ点の電圧がIfによる電圧
降下により電圧源２６によるバイアス点より持ち
上がることがあるが交流信号には影響はない。
０，４２は微小抵抗であり省略してもよい。ま
た、制御電流Ifが大きくなるに従い、抵抗３８を
付加したため、ｃ点、ｄ点の電圧がIfによる電圧
降下により電圧源２６によるバイアス点より持ち
上がることがあるが交流信号には影響はない。
以上説明したように、この発明によれば、増幅
器と、その入力側に配置された第１ないし第６の
抵抗及び一対のトランジスタによつて電流制御可
変増幅器を構成したので、一対のトランジスタで
構成される可変抵抗回路の非線型性を補償できる
とともに、制御電流の配分と均一化を図ることが
でき、波形歪の少ない良好なレベル調整が実現で
きる。
器と、その入力側に配置された第１ないし第６の
抵抗及び一対のトランジスタによつて電流制御可
変増幅器を構成したので、一対のトランジスタで
構成される可変抵抗回路の非線型性を補償できる
とともに、制御電流の配分と均一化を図ることが
でき、波形歪の少ない良好なレベル調整が実現で
きる。
第１図は従来の自動レベル調整回路を示す回路
図、第２図はこの発明の自動レベル調整回路の実
施例を示す回路図、第３図ないし第５図はその等
価回路を示す回路図である。 ２０……増幅器（信号源）、２８，３０……ト
ランジスタ、３２……増幅器、３４……第１の抵
抗、３６……第４の抵抗、３８……第５の抵抗、
５２……出力端子、５４……第３の抵抗、５６…
…第２の抵抗、５８……第６の抵抗。
図、第２図はこの発明の自動レベル調整回路の実
施例を示す回路図、第３図ないし第５図はその等
価回路を示す回路図である。 ２０……増幅器（信号源）、２８，３０……ト
ランジスタ、３２……増幅器、３４……第１の抵
抗、３６……第４の抵抗、３８……第５の抵抗、
５２……出力端子、５４……第３の抵抗、５６…
…第２の抵抗、５８……第６の抵抗。
Claims (1)
- 【特許請求の範囲】 １ 信号源からレベルを調整すべき信号を受ける
増幅器と、 この増幅器の反転入力端子と基準電位点との間
に直列に接続された第１及び第２の抵抗と、 前記増幅器の出力端子と前記反転入力端子との
間に接続された第３の抵抗と、 前記信号源と前記増幅器の非反転入力端子との
間に直列に接続された第４及び第５の抵抗と、 前記増幅器の非反転入力端子と前記基準電位点
との間に接続された第６の抵抗と、 前記第１及び第２の抵抗の中点と前記第４及び
第５の抵抗の中点との間に設置され、一方のエミ
ツタと他方のコレクタとを共通にして並列に接続
され、かつ、ベースに制御入力を加えるようにし
た一対のトランジスタと、 から構成したことを特徴とする自動レベル調整回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2094983A JPS59147512A (ja) | 1983-02-10 | 1983-02-10 | 自動レベル調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2094983A JPS59147512A (ja) | 1983-02-10 | 1983-02-10 | 自動レベル調整回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4618684A Division JPS59171207A (ja) | 1984-03-09 | 1984-03-09 | 自動レベル調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59147512A JPS59147512A (ja) | 1984-08-23 |
| JPH0231888B2 true JPH0231888B2 (ja) | 1990-07-17 |
Family
ID=12041439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2094983A Granted JPS59147512A (ja) | 1983-02-10 | 1983-02-10 | 自動レベル調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59147512A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6503017B2 (ja) * | 2017-06-22 | 2019-04-17 | 森 泰彦 | 可変抵抗器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52153651A (en) * | 1976-06-17 | 1977-12-20 | Sony Corp | Gain changing circuit |
-
1983
- 1983-02-10 JP JP2094983A patent/JPS59147512A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52153651A (en) * | 1976-06-17 | 1977-12-20 | Sony Corp | Gain changing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59147512A (ja) | 1984-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4459499B2 (ja) | 改良された浮動平衡出力回路 | |
| US7411451B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| JPH02206210A (ja) | コモンベース方式のソース駆動式差動増幅器 | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JPS6315764B2 (ja) | ||
| JPH05502146A (ja) | 入力減衰器ネットワークを使用し単極性電源で給電される差動増幅器 | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| JPH0588563B2 (ja) | ||
| JPH0231888B2 (ja) | ||
| JPH0346581Y2 (ja) | ||
| JP3080488B2 (ja) | 差動増幅器 | |
| US5334949A (en) | Differential amplifiers | |
| JPS6228087Y2 (ja) | ||
| JPH0354888B2 (ja) | ||
| JPH03190308A (ja) | トランスコンダクタンス増幅器 | |
| JPH0870223A (ja) | オフセットキャンセル回路 | |
| JPS641785Y2 (ja) | ||
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JPH06232654A (ja) | 演算増幅回路 | |
| JPH01268302A (ja) | 増幅回路 | |
| JPS6155805B2 (ja) |