JP6660733B2

JP6660733B2 - 増幅器

Info

Publication number: JP6660733B2
Application number: JP2015255085A
Authority: JP
Inventors: 喜隆渡邉
Original assignee: Simplex Quantum Inc
Current assignee: Simplex Quantum Inc
Priority date: 2015-12-25
Filing date: 2015-12-25
Publication date: 2020-03-11
Anticipated expiration: 2035-12-25
Also published as: JP2017118457A; WO2017110556A1

Description

本発明は、増幅器に関する。

携帯電話等の移動体通信機や携帯用ゲーム機等の携帯端末においては、可能な限り長い稼働時間を確保することが好ましい。従って、このような携帯端末の内部に搭載される電力増幅器には、高効率化や低電圧化が求められる。

特許文献１には、低電圧駆動が可能な増幅回路に関する技術が開示されている。特許文献１に記載の電力増幅器は、差動増幅回路と、増幅回路と、出力回路と、電流ブースト回路とから構成される。差動増幅回路は、＋側入力信号と−側入力信号との電圧差を増幅する。増幅回路は、該差動増幅回路の出力信号を増幅する。出力回路は、直列接続されたＰＭＯＳトランジスタ及びＮＭＯＳトランジスタからなり、該ＰＭＯＳトランジスタとＮＭＯＳトランジスタの接続点が負荷に接続されてなる。電流ブースト回路は、増幅回路の出力信号の電流を所定の倍率に増倍した電流を、出力回路を介して負荷に供給する。

特開２００１−１６０７２１号公報

しかしながら、特許文献１に開示されたような従来の電力増幅器に用いられる出力回路は、ＰＭＯＳトランジスタ（ソース側）とＮＭＯＳトランジスタ（シンク側）とで同じ大きさの電流を出力することが望ましい。しかしながら、特許文献１の電力増幅器を例えば低電圧下で用いた場合、シンク側の出力電流が低下してしまい、ソース出力とシンク出力との電流量を調整するのが困難であった。

本発明はこのような事情に鑑みてなされたものであり、電力増幅器において、ソース側とシンク側とで出力する電流量を容易に調整可能にすることを目的とする。

本発明の一側面に係る電力増幅器は、入力信号を増幅して第１出力信号を出力する増幅回路と、第１出力信号を増幅した第２出力信号を電源側に出力するソース出力経路と、第１出力信号を増幅した第３出力信号を接地側に出力するシンク出力経路と、を有する出力回路と、を備え、シンク出力経路は、第１出力信号に応じた電流を出力する第１トランジスタと、第１トランジスタの電源側に設けられ、ダイオード接続された第２トランジスタと、第２トランジスタとカレントミラー接続された第３トランジスタと、第３トランジスタの接地側に設けられ、ダイオード接続された第４トランジスタと、第４トランジスタとカレントミラー接続され、第３出力信号を出力する第５トランジスタと、第１及び第４トランジスタのベース間に設けられた第１抵抗器と、を有するものを含む。

本発明によれば、電力増幅器において、電力増幅器において、ソース側とシンク側とで出力する電流量を容易に調整可能にすることが可能となる。

本発明の一実施形態であるオペアンプ１０Ａの構成を示す図である。本発明の他の実施形態であるオペアンプ１０Ｂの構成を示す図である。本発明の他の実施形態であるオペアンプ１０Ｃの構成を示す図である。本発明の他の実施形態であるオペアンプ１０Ｄの構成を示す図である。本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。

（１．オペアンプ１０Ａ）
（１−１．オペアンプ１０Ａの構成）
以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態であるオペアンプ（電力増幅器の一例である。）１０Ａの構成を示す図である。オペアンプ１０Ａは、例えば、携帯電話等の移動体通信機において、入力された信号を基地局への送信に必要なレベルまで増幅し、増幅信号を出力する。

図１に示すように、オペアンプ１０Ａは、第１電流源回路１００Ａ、第２電流源回路２００Ａ、第１増幅回路３００、第２増幅回路５００Ａ、及び出力回路６００Ａを備える。

第１電流源回路１００Ａ及び第２電流源回路２００Ａは、第１増幅回路３００をバイアスする電流Ｉ_BIASを供給する。

第１増幅回路３００及び第２増幅回路５００Ａは、二段の増幅回路を構成している。第１増幅回路３００は、差動入力信号である入力電圧＋ＶＩＮ，−ＶＩＮ（入力信号の一例である。）の電圧差を増幅して出力電流Ｉ_OUT1（第１出力信号の一例である。）を出力する。第２増幅回路５００は、出力電流Ｉ_OUT1を増幅して出力電流Ｉ_OUT2を出力する。

出力回路６００は、プッシュ・プル回路であり、第１増幅回路３００及び第２増幅回路５００によって増幅された信号を電源側と接地側とにそれぞれ出力信号Ｉ_Source（第２出力信号の一例である。），Ｉ_Sink（第３出力信号の一例である。として出力端子Ｖ_OUTに出力する。なお、図１には示さないが、出力端子Ｖ_OUTには負荷抵抗が接続されている。

（１−２．第１電流源回路１００Ａ）
第１電流源回路１００Ａは、ＮＰＮトランジスタ１０１，１０２，１０３、ＰＮＰトランジスタ１０４，１０５，１０６及び抵抗器１３１を備える。なお、本明細書では、ＮＰＮトランジスタ及びＰＮＰトランジスタを区別せずに、単に「トランジスタ」ともいう。本実施形態におけるトランジスタは、例えば、シリコンバイポーラトランジスタ（ＢＪＴ：Bipolar junction transistor）である。

トランジスタ１０５は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給される。トランジスタ１０４は、トランジスタ１０５とカレントミラー接続されている。トランジスタ１０５とトランジスタ１０４のサイズ比（エミッタ面積比）を１：Ｎとすると、トランジスタ１０４には、トランジスタ１０５に流れる電流Ｉ₁₀₅のＮ倍の電流Ｉ₁₀₄が流れる。同様に、トランジスタ１０６は、トランジスタ１０５とカレントミラー接続されている。トランジスタ１０５とトランジスタ１０６のサイズ比を１：Ｎとすると、トランジスタ１０６には、トランジスタ１０５に流れる電流Ｉ₁₀₅のＮ倍の電流Ｉ₁₀₄が流れる。

トランジスタ１０３は、トランジスタ１０５の接地側に設けられており、ベースがトランジスタ１０４のコレクタと接続され、エミッタが接地され、コレクタがトランジスタ１０５のコレクタと接続される。トランジスタ１０２は、トランジスタ１０６の接地側に設けられており、ダイオード接続され、エミッタが抵抗器１３１を介して接地され、コレクタがトランジスタ１０６のコレクタと接続される。トランジスタ１０１は、トランジスタ１０４の接地側に設けられており、トランジスタ１０２とカレントミラー接続され、エミッタが接地され、コレクタがトランジスタ１０４のコレクタと接続される。

また、抵抗器１３１は一端がトランジスタ１０２のエミッタに接続され、他端が接地される。

第１電流源回路１００Ａは、トランジスタ１０３，１０４から形成される正帰還増幅回路と、トランジスタ１０３，１０６，１０１から形成される負帰還増幅回路とを有している。これにより第１電流源回路１００Ａは電源電圧ＶＣＣの変動に対する、温度特性や電流精度の調整を、高い精度で行うことが可能となる。また、トランジスタ１０２のエミッタ面積をトランジスタ１０１のエミッタ面積より大きくすることで、抵抗器１３１の両端に、バンドギャップ電圧を発生させることができる。

なお、第１電流源回路１００Ａは、トランジスタ１０５を備えない構成でもよい。また、第１電流源回路１００Ａは、各トランジスタ１０１〜１０６がそれぞれのエミッタに抵抗器が接続される構成でもよい。この場合、第１電流源回路１００Ａ内のトランジスタ間におけるベース・エミッタ電圧の相互偏差を低減することができる。

また、第１電流源回路１００Ａは、トランジスタを直列に２段接続させる構成であるため、電源電圧ＶＣＣが１Ｖを下回るような低い電圧である場合にも、動作することが可能である。

（１−３．第１増幅回路３００）
次に、第１増幅回路３００の構成について説明する。
第１増幅回路３００は、ＰＮＰトランジスタ３０１，３０２、ＮＰＮトランジスタ３０３，３０４、及びＰＮＰトランジスタ３０５，３０６を備える。

トランジスタ３０６は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給される。トランジスタ３０５は、トランジスタ３０６とカレントミラー接続され、エミッタに電源電圧ＶＣＣが供給される。

トランジスタ３０１は、ベースに入力電圧＋ＶＩＮが供給され、コレクタが接地される。トランジスタ３０２は、ベースに入力電圧−ＶＩＮが供給され、コレクタが接地される。トランジスタ３０３は、トランジスタ３０５の接地側に設けられており、ベースにトランジスタ３０１を介して入力電圧＋ＶＩＮが供給され、エミッタが後述する第２電流源回路２００に接続され、コレクタがトランジスタ３０５のコレクタと接続される。トランジスタ３０４は、トランジスタ３０６の接地側に設けられており、ベースにトランジスタ３０２を介して入力電圧−ＶＩＮが供給され、エミッタが後述する第２電流源回路２００に接続され、コレクタがトランジスタ３０６のコレクタと接続される。また、本実施形態において、トランジスタ３０５，３０６のサイズ比は略同じである。

第１増幅回路３００の機能について説明する。
第１増幅回路３００は、入力電圧（＋ＶＩＮ，−ＶＩＮ）の差を増幅して、トランジスタ３０３のコレクタから出力する差動増幅回路である。

ここで、トランジスタ３０３〜３０６におけるコレクタ電流をそれぞれ電流Ｉ_C303〜Ｉ_C306とする。第１増幅回路３００では、＋ＶＩＮ＝−ＶＩＮの場合に、電流Ｉ_C303＝電流Ｉ_C304となる。＋ＶＩＮ＞−ＶＩＮの場合、電流Ｉ_C303＞電流Ｉ_C304となる。また、＋ＶＩＮ＜−ＶＩＮの場合、電流Ｉ_C303＜電流Ｉ_C304となる。トランジスタ３０５はトランジスタ３０６とカレントミラー接続されているため、電流Ｉ_C304はコピーされ、これによって、電流Ｉ_C304と電流Ｉ_C305とは等しくなる。トランジスタ３０５，３０３はコレクタ同士が接続されているため、電流Ｉ_C305と電流Ｉ_C303との差分が出力電流Ｉ_OUT1となる。すなわち、出力電流Ｉ_OUT1は以下の式で表される。

Ｉ_OUT1＝Ｉ_C305−Ｉ_C303＝Ｉ_C304−Ｉ_C303

従って、出力電流Ｉ_OUT1は、＋ＶＩＮ＞−ＶＩＮの場合に、正となり、他方で、＋ＶＩＮ＜−ＶＩＮの場合に、負となる。

（１−４．第２増幅回路５００Ａ）
第２増幅回路５００Ａは、ＰＮＰトランジスタ５０１を備える。トランジスタ５０１（第６トランジスタの一例である。）は、ベースに出力電流Ｉ_OUT1が入力され、エミッタに電源電圧ＶＣＣが供給され、コレクタが接地されている。

トランジスタ５０１は、出力電流Ｉ_OUT1に応じて、コレクタから出力電流Ｉ_OUT1を反転増幅した出力電流Ｉ_OUT2A，Ｉ_OUT2Bを出力する。即ち、出力電流Ｉ_OUT2A，Ｉ_OUT2Bは、出力電流Ｉ_OUT1Aの増加に伴って減少する。

（１−５．第２電流源回路２００Ａ）
第２電流源回路２００Ａの構成について説明する。
第２電流源回路２００Ａは、ＰＮＰトランジスタ２０１，２０２，２０３，２０４、及びＮＰＮトランジスタ２０５，２０６，２０７を備える。

トランジスタ２０１は、第１電流源回路１００Ａのトランジスタ１０５とカレントミラー接続されている。トランジスタ１０５とトランジスタ２０１とのサイズ比を１：Ｎとすると、トランジスタ２０１には、トランジスタ１０５に流れる電流Ｉ₁₀₅のＮ倍の電流Ｉ₂₀₁が流れる。トランジスタ２０１は、コレクタから電流Ｉ₂₀₁をバイアス電流Ｉ_BIASとして出力する。
トランジスタ２０２は、第１電流源回路１００Ａのトランジスタ１０５とカレントミラー接続され、コレクタが、第１増幅回路３００におけるトランジスタ３０１のエミッタと接続される。トランジスタ１０５とトランジスタ２０２とのサイズ比を１：Ｎとすると、トランジスタ２０２には、トランジスタ１０５に流れる電流Ｉ₁₀₅のＮ倍の電流Ｉ₂₀₂が流れる。
同様に、トランジスタ２０３は、第１電流源回路１００Ａのトランジスタ１０５とカレントミラー接続され、コレクタが、第１増幅回路３００におけるトランジスタ３０２のエミッタと接続される。トランジスタ１０５とトランジスタ２０３とのサイズ比を１：Ｎとすると、トランジスタ２０３には、トランジスタ１０５に流れる電流Ｉ₁₀₅のＮ倍の電流Ｉ₂₀₃が流れる。また、トランジスタ２０４は、第１電流源回路１００Ａのトランジスタ１０５とカレントミラー接続され、コレクタが、出力回路６００Ａと接続される。トランジスタ１０５とトランジスタ２０４とのサイズ比を１：Ｎとすると、トランジスタ２０４には、トランジスタ１０５に流れる電流Ｉ₁₀₅のＮ倍の電流Ｉ₂₀₄が流れる。

なお、トランジスタ２０１〜２０４と、トランジスタ１０４〜１０６とのサイズ比は自由に選択することができる。トランジスタ２０１〜２０４は電源電圧ＶＣＣの変動に対して安定化された電流を得ることができ、さらにトランジスタ１０４〜１０６における温度特性をコピーすることができる。

トランジスタ２０５は、トランジスタ２０１の接地側に設けられており、ダイオード接続され、コレクタがトランジスタ２０１のコレクタと接続され、エミッタが接地されている。
トランジスタ２０６は、第１増幅回路３００の接地側に設けられており、トランジスタ２０５とカレントミラー接続され、コレクタが第１増幅回路３００におけるトランジスタ３０３，３０４のエミッタに接続され、エミッタが接地されている。
トランジスタ２０７は、第２増幅回路５００Ａの接地側に設けられており、トランジスタ２０５とカレントミラー接続され、コレクタが第２増幅回路５００Ａにおけるトランジスタ５０１と接続され、エミッタが接地されている。

トランジスタ２０５は、コレクタにバイアス電流Ｉ_BIASが供給されることで電流源として機能する。
トランジスタ２０６，２０７はトランジスタ２０５とカレントミラー接続されている。従って、トランジスタ２０５とトランジスタ２０６とのサイズ比を１：Ｎとすると、トランジスタ２０６には、トランジスタ２０５に流れるバイアス電流Ｉ_BIASのＮ倍の電流Ｉ₂₀₆が流れる。同様に、トランジスタ２０５とトランジスタ２０７とのサイズ比を１：Ｎとすると、トランジスタ２０７には、トランジスタ２０５に流れるバイアス電流Ｉ_BIASのＮ倍の電流Ｉ₂₀₇が流れる。
これによって、トランジスタ２０６は、第１増幅回路３００に対する電流源として機能し、トランジスタ２０７は、第２増幅回路５００Ａに対する電流源として機能する。

さらに、第２電流源回路２００Ａはカレントミラー回路によって構成されているため、第２電流源回路２００Ａは、第１増幅回路３００に対して温度変化や電源電圧ＶＣＣの変動に対して安定した電流を供給することができる。

次に、入力電圧ＶＩＮ（ＤＣ電圧）の低下時における、トランジスタ２０５〜２０７の機能について説明する。
トランジスタ３０１，３０３のベース・エミッタ間電圧をＶｂｅ３０１，Ｖｂｅ３０３、トランジスタ２０６のコレクタ電圧をＶｃ２０６とすると、Ｖｃ２０６＝ＶＩＮ＋Ｖｂｅ３０１−Ｖｂｅ３０３≒ＶＩＮとなる。入力電圧ＶＩＮが低下して（例えば、ＶＩＮ＝０Ｖ）、トランジスタ２０６のコレクタ電圧も低下し、トランジスタ２０６のコレクタ・エミッタ間電圧が飽和電圧よりも低くなると、トランジスタ２０６は飽和動作する。トランジスタ２０５は、トランジスタ２０６とベースを共有しているため、トランジスタ２０６が飽和動作した場合、トランジスタ２０５におけるベース・エミッタ間電圧が低下する。この結果、トランジスタ２０５におけるコレクタ電流Ｉ_BIASが減少する。

他方で、トランジスタ２０７においても、トランジスタ２０６とベースを共有しているため、トランジスタ２０６が飽和動作した場合、トランジスタ２０７におけるベース・エミッタ間電圧が低下する。しかし、トランジスタ２０７においては、入力電圧ＶＩＮの低下時においてもコレクタ・エミッタ間電圧の低下は発生しないため、線形動作することができる。トランジスタ２０７では、ベース・エミッタ間電圧が低下による電流Ｉ₂₀₆の減少と、ベース電流の減少が発生する。この結果、トランジスタ５０１における出力抵抗値が増加するため、第２増幅回路５００Ａにおける入力抵抗値が増加する。従って、本実施形態に係るオペアンプ１０Ａを用いて電力増幅回路を構成することによって、入力電圧ＶＩＮが低下した場合でも、回路全体としての電圧ゲインを維持することができる。

（１−６．出力回路６００Ａ）
出力回路６００Ａの構成について説明する。
出力回路６００Ａは、接地側に設けられたＮＰＮトランジスタ６０１，６０２，６０３，６０４，６０５、電源電圧ＶＣＣ側に設けられたＰＮＰトランジスタ６１１，６１２，６１３，６１４及びキャパシタ６５１を備えている。出力回路６００Ａにおけるトランジスタは、シンク出力経路、又はソース出力経路を構成している。

まず、シンク出力経路を構成するトランジスタについて説明する
トランジスタ６０１は、ベースに出力電流Ｉ_OUT2Bが供給され、コレクタに第２電流源回路２００Ａにおけるトランジスタ２０４のコレクタから電流Ｉ₂₀₄が供給され、エミッタが接地される。トランジスタ６０２（第１トランジスタの一例である。）は、ベースがトランジスタ６０１のコレクタと接続され、エミッタが接地される。トランジスタ６１１（第２トランジスタの一例である。）は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給され、コレクタがトランジスタ６０２のコレクタと接続される。トランジスタ６１２（第３トランジスタの一例である。）は、トランジスタ６１１とカレントミラー接続され、エミッタに電源電圧ＶＣＣが供給されている。トランジスタ６０３（第４トランジスタの一例である。）は、ダイオード接続され、コレクタがトランジスタ６１２のコレクタと接続され、エミッタが接地される。トランジスタ６０５（第５トランジスタの一例である。）は、トランジスタ６０３とカレントミラー接続され、エミッタが接地され、コレクタが出力端子Ｖ_OUTに接続する。

次に、ソース出力経路を構成するトランジスタについて説明する。
トランジスタ６０４は、ベースに出力電流Ｉ_OUT2Aが供給され、エミッタが接地される。トランジスタ６１３は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給され、コレクタがトランジスタ６０４のコレクタと接続される。トランジスタ６１４は、トランジスタ６１３とカレントミラー接続され、エミッタに電源電圧ＶＣＣが供給され、コレクタが出力端子Ｖ_OUTに接続する。

なお、出力回路６００Ａにおいては、トランジスタ６１３とトランジスタ６１４とのサイズ比、及びトランジスタ６０３とトランジスタ６０５とのサイズ比は、例えばいずれも１：５となるように調整されている。また、トランジスタ６１１とトランジスタ６１２とのサイズ比は、例えば１：２となるように調整されている。なお、サイズ比の調整には、例えばエミッタ面積の調整や、配置するトランジスタの員数による調整を含む。

キャパシタ６５１は、一端が第２増幅回路５００Ａにおけるトランジスタ３０３のコレクタに接続され、他端が出力端子Ｖ_OUTに接続する。

第２増幅回路５００Ａから出力される出力電流Ｉ_OUT2Aは、トランジスタ６０４において増幅される（電流Ｉ₆₀₄）。トランジスタ６０４に接続するトランジスタ６１３と、トランジスタ６１４はカレントミラー接続されているため、トランジスタ６１３とトランジスタ６１４とのサイズ比を１：Ｎとすると、トランジスタ６１４には、トランジスタ６０４が増幅した電流Ｉ₆₀₄のＮ倍の電流Ｉ_Sourceが流れる。この電流Ｉ_Sourceは、出力端子Ｖ_OUTへ出力（ソース）される。

他方で、第２増幅回路５００Ａから出力される出力電流Ｉ_OUT2Bは、トランジスタ６０１，６０２において増幅される（電流Ｉ₆₀₂）。トランジスタ６０２に接続するトランジスタ６１１と、トランジスタ６１２は、カレントミラー接続されている。そのため、トランジスタ６１２とトランジスタ６１１とのサイズ比を１：Ｎとすると、トランジスタ６１２には、トランジスタ６０２が増幅した電流Ｉ₆₀₂のＮ倍の電流Ｉ₆₁₂が流れる。さらにトランジスタ６１２に接続するトランジスタ６０３と、トランジスタ６０５は、カレントミラー接続されている。そのため同様に、トランジスタ６０５とトランジスタ６０３とのサイズ比を１：Ｎとすると、トランジスタ６０５には、電流Ｉ₆₁₂のＮ倍の電流Ｉ_Sinkが流れる。この電流Ｉ_Sinkは、出力端子Ｖ_OUTへ出力（シンク）される。第２増幅回路５００Ａからの出力がシンクされる経路において、トランジスタ６０３，６０５の電流比を調整することで、電流ゲインを増加させることができる。

（２．オペアンプ１０Ｂの構成）
図２は、本発明の他の実施形態であるオペアンプ１０Ｂ（電力増幅器の一例である。）の構成を示す図である。なお、図１に示したオペアンプ１０Ａと同等の要素には、同等の符号を付して説明を省略する。

オペアンプ１０Ｂは、オペアンプ１０Ａにおける第２電流源回路２００Ａ、第２増幅回路５００Ａ、及び出力回路６００Ａに代えて、第２電流源回路２００Ｂ、第２増幅回路５００Ｂ、及び出力回路６００Ｂを備える。

（２−１．第２増幅回路５００Ｂ）
第２増幅回路５００Ｂは、第２増幅回路５００Ａの構成に加えて、トランジスタ５０２（第７トランジスタの一例である。）を備える。トランジスタ５０２は、ＰＮＰトランジスタであり、出力電流Ｉ_OUT1がベースに供給され、エミッタが電源電圧ＶＣＣに接続され、コレクタが第２電流源回路２００Ｂに接続されている。第２増幅回路５００Ｂにおいて、トランジスタ５０１は、コレクタから出力電流Ｉ_OUT1を反転増幅した出力電流Ｉ_OUT2Cを出力する。また、トランジスタ５０２は、コレクタから出力電流Ｉ_OUT1を反転増幅した出力電流Ｉ_OUT3を出力する。

第２増幅回路５００Ｂでは、トランジスタ５０１，５０１が、それぞれ、出力信号Ｉ_OUT2C，Ｉ_OUT3を出力する。

前述の第２増幅回路５００Ａは、ソース出力経路、及びシンク出力経路両方に対する出力信号をトランジスタ５０１が出力する構成である。従って、第２増幅回路５００Ａにおいては、シンク出力経路のトランジスタ６０１と、ソース出力経路のトランジスタ６０４の両方が、トランジスタ５０１の出力負荷抵抗となる。ここで、入力電圧ＶＩＮとして交流電圧等の振幅を有する信号が入力された場合を例に、第２増幅回路５００Ａにおけるトランジスタ５０１の挙動を説明する。入力された振幅信号に応じて、トランジスタ６０１，６０４のいずれかがカットオフした場合、そのカットオフした側のトランジスタにおける入力抵抗（ｈｉｅ）が増加する。トランジスタ６０１，６０４における入力抵抗が低下することで、トランジスタ５０１の出力負荷抵抗が増加することになる。これに伴い、トランジスタ５０１における入力抵抗が低下することにより、第１増幅回路３００におけるトランジスタ３０３のコレクタ負荷抵抗が低下する。この結果、第１増幅回路３００における開回路ゲインの低下を招くことになる。

これに対し、第２増幅回路５００Ｂにおいては、ソース出力経路に対する出力信号Ｉ_OUT2C、及びシンク出力経路に対する出力信号Ｉ_OUT3をそれぞれ別のトランジスタが独立して出力する。これにより、トランジスタ６０１，６０４のいずれかがカットオフすることによる、第１増幅回路３００のコレクタ抵抗の変動を低減することができる。従って、第２増幅回路５００Ｂの構成においては、第１増幅回路３００の開回路ゲインの低下を抑制することができる。

（２−２．第２電流源回路２００Ｂ）
第２電流源回路２００Ｂは、第２電流源回路２００Ａの構成に加え、トランジスタ２０８を備えている。トランジスタ２０８は、トランジスタ２０５とカレントミラー接続され、コレクタが第２増幅回路５００Ｂにおけるトランジスタ５０２のコレクタと接続され、エミッタが接地される。

トランジスタ２０８が、入力電圧ＶＩＮの低下時において、トランジスタ２０７と同様の振る舞いをすることにより、トランジスタ５０２における出力抵抗値が増加するため、第２増幅回路５００Ｂにおける電圧ゲインを維持することができる。

（２−３．出力回路６００Ｂ）
出力回路６００Ｂは、出力回路６００Ａの構成に加え、トランジスタ６０６を備えている。トランジスタ６０６は、ダイオード接続され、コレクタがトランジスタ６０１のコレクタと接続され、エミッタが接地される。また、出力回路６００Ｂにおいてトランジスタ６０２はトランジスタ６０６とカレントミラー接続される。

出力回路６００Ａにおいては、ソース側のトランジスタ６０４のコレクタ負荷はダイオード接続されたトランジスタである。一方、シンク側増幅経路のトランジスタ６０１のコレクタ負荷はトランジスタ２０４による電流源である。このため、出力回路６００Ａにおいてはソース側と比べシンク側の電圧ゲインが大きくなり、シンク側とソース側とでゲインが異なってしまう。しかし、出力回路６００Ｂは、ダイオード接続されたトランジスタ６０６を備えることによって、トランジスタ６０６の動作抵抗により、トランジスタ６０１のゲインを低下させることができるため、シンク側のゲインを低下させることができる。これによって、出力回路６００Ｂにおいては、ソース側のトランジスタ６１４とシンク側のトランジスタ６０５とを、ほぼ同じゲインで駆動させることができる。

（３．オペアンプ１０Ｃの構成）
図３は、本発明の他の実施形態であるオペアンプ１０Ｃ（電力増幅器の一例である。）の構成を示す図である。なお、図１、２に示したオペアンプ１０Ａ、１０Ｂと同等の要素には、同等の符号を付して説明を省略する。

オペアンプ１０Ｃは、オペアンプ１０Ｂにおける第１電流源回路１００Ａ、第２増幅回路５００Ｂ、及び出力回路６００Ｂに代えて、第１電流源回路１００Ｂ、第２増幅回路５００Ｃ，及び出力回路６００Ｃを備える。

（３−１．第１電流源回路１００Ｂ）
第１電流源回路１００Ｂは、第１電流源回路１００Ａの構成に加えて、トランジスタ１０７、抵抗器１３２，１３３，１３４を備える。トランジスタ１０７は、ＰＮＰトランジスタである。トランジスタ１０７は、トランジスタ１０５とカレントミラー接続され、エミッタが電源電圧に接続され、コレクタが基準電圧ＶＲＥＦに接続される。抵抗器１３３は、一端がトランジスタ１０２のコレクタと接続され、他端がトランジスタ１０２のエミッタと接続される。抵抗器１３２は、一端が抵抗器１３１の他端と接続され、他端がトランジスタ１０１のエミッタと接続され接地される。抵抗器１３４は、一端がトランジスタ１０７のコレクタに接続され、他端が接地される。

前述した第１電流源回路１００Ａの構成例は、負性抵抗特性を有する回路である。この第１電流源回路１００Ａに抵抗器１３２を備える構成とすることで、第１電流源回路１００Ｂにおいては、回路の負性抵抗を打ち消すことが可能になる。さらに、第１電流源回路１００Ｂにおいては、抵抗器１３１，１３２の合成値と抵抗器１３２の値、及びトランジスタ１０１に対するトランジスタ１０２のエミッタ面積を調整することにより、より高い出力抵抗を得ることができる。また、第１電流源回路１００Ｂは、温度補償が可能であり、また、電源電圧ＶＣＣの変動に対して安定した電流精度を得ること可能となる。

なお、第１電流源回路１００Ｂは、図３に示した構成に限定されない。例えば、トランジスタ１０４のベースとトランジスタ１０１のエミッタとの間に起動回路が接続する構成でもよい。また、第１電流源回路１００Ｂは、この起動回路を接続し、さらに、トランジスタ１０３のベースとトランジスタ１０１のエミッタとの間に位相補正回路が接続する構成でもよい。さらに第１電流源回路１００Ｂは、トランジスタ１０７のコレクタに外部電源を接続する構成でもよい。

（３−２．第２増幅回路５００Ｃ）
第２増幅回路５００Ｃは、第２増幅回路５００Ｂの構成に加えて、抵抗器５３１（第２抵抗器の一例である。）を備える。抵抗器５３１は、一端がトランジスタ５０１のコレクタに接続され、他端がトランジスタ５０２のコレクタに接続される。

抵抗器５３１の機能について説明する。出力回路６００Ｃにおいて、信号入力がない場合であっても、トランジスタ６０５，６１４それぞれのコレクタには微弱なアイドル電流が発生している。トランジスタ６０５，６１４を駆動するトランジスタ５０１，５０２のコレクタ間に設けられる抵抗器５３１の抵抗値を調整することによって、このアイドル電流を所定の目標値になるように調整することができる。これによって、出力回路６００Ｃに入力される信号が振幅信号である場合にも、トランジスタ６０５，６１４における出力が調整されたアイドル電流を中心にスムーズに切り替わることができ、出力信号Ｉ_Source，Ｉ_Sinkの波形にひずみが生じるのを低減することができる。

（３−３．出力回路６００Ｃ）
出力回路６００Ｃは、出力回路６００Ｂの構成に加えて、抵抗器６３１、及びキャパシタ６５２，６５３を備える。抵抗器６３１（第１抵抗器の一例である。）は、一端がトランジスタ６０２のベースに接続され、他端がトランジスタ６０３のベースに接続される。キャパシタ６５２は、一端がトランジスタ６１４のベースに接続され、他端がキャパシタ６５１と出力端子Ｖ_OUTととの間に接続される。また、キャパシタ６５３は、一端がトランジスタ６０５のベースに接続され、他端がキャパシタ６５１と出力端子Ｖ_OUTととの間に接続される。

抵抗器６３１の機能について説明する。出力回路６００Ｃが、抵抗器６３１を備えることによって、トランジスタ６０２，６０３，６１２，６１１を通る経路において、正帰還経路が形成される。出力回路６００Ｃは、この正帰還経路を備えることによって、トランジスタ６０５におけるベース電流の変動に伴い、変動を増強させる方向に、トランジスタ６０５に対して供給するベース電流量を調整することが可能になる。

さらに、出力回路６００Ｃは、抵抗器６３１によって正帰還経路が形成されるため、トランジスタ６１１に対するトランジスタ６１２の員数を低減させた場合でも電流ゲインを確保することができる。さらに、トランジスタ６１１に対するトランジスタ６１２の員数を低減させることによって、トランジスタ６１２の接合容量が減少し、出力回路６００Ｃを含むオペアンプ１０Ｃにおける増幅部（第１増幅部３００、第２増幅部２００Ｂ）を負帰還動作させた場合であっても位相シフトが低減でき、動作の安定性を向上させることが可能になる。

（４．オペアンプ１０Ｄの構成）
図４は、本発明の他の実施形態であるオペアンプ１０Ｄ（電力増幅器の一例である。）の構成を示す図である。なお、図１、２、３に示したオペアンプ１０Ａ、１０Ｂ、１０Ｃと同等の要素には、同等の符号を付して説明を省略する。

オペアンプ１０Ｄは、オペアンプ１０Ｃにおける第２増幅回路５００Ｃに代えて、第２増幅回路５００Ｄを備える。

第２増幅回路５００Ｄは、第２増幅回路５００Ｃの構成に加えて、抵抗器５３２を備える。抵抗器５３２は、一端が電源電圧ＶＣＣに接続し、他端がトランジスタ５０１のエミッタとトランジスタ５０２のエミッタとの間に接続される。

第２増幅回路５００Ｄは、抵抗器５３２を備えることにより、上述したアイドル電流の調整をよりスムーズに行うことができる。

（５．シミュレーション結果）
（５−１．入力電圧低下時における動作特性に関するシミュレーション）
図５〜８は、本実施形態に係るオペアンプ１０Ｃにおけるシミュレーション結果を示す図である。なお、図５〜８におけるシミュレーションを行った回路において用いられたトランジスタのベース・エミッタ間電圧は約０．６Ｖであり、コレクタ・エミッタ間の飽和電圧は約０．１Ｖである。また、回路における動作電流（静止時）は約６０μＡとした。

さらに図５〜図８の例では、オペアンプ１０Ｃの−ＶＩＮとＶ_OUTとの間、及び−ＶＩＮ及びＶＥＥとの間にそれぞれ抵抗器を接続して閉回路を形成した状態（非反転増幅器）でシミュレーションを行っている。なお、シミュレーションは、回路設計シミュレータ（ＳＩＭｅｔｒｉｘ−７０）を用いて行った。

まず、図５〜７を用いて、本実施形態に係るオペアンプ１０Ｃの、入力電圧ＶＩＮ低下時における動作特性について説明する。図５〜７は、オペアンプ１０Ｃに、後述する各パラメータで電源電圧及び入力電圧を与えた場合における、入力電圧ＶＩＮの応答波形（図５Ａ〜７Ａ）、及び出力電圧ＶＯＵＴの応答波形（図５Ｂ〜７Ｂ）を示している。図５〜７において、横軸は時間（秒）、縦軸は電圧（ｍＶ）である。また、図５〜図７に示す入力電圧ＶＩＮは、三角波形状に変化する＋ＶＩＮである。

図５は、以下のパラメータで電圧を与えた場合のシミュレーション結果を示している。
・電源電圧ＶＣＣ０．８Ｖ
・接地電圧ＶＥＥ −０．２Ｖ
・入力電圧ＶＩＮ０〜０．１Ｖ（三角形状ランプ波０．２Ｈｚ）
・出力端子Ｖ_OUTに接続される負荷抵抗値１ＭΩ
・閉回路における電圧ゲイン１倍（０ｄＢ）

図５におけるシミュレーションにおいては、トランジスタ２０６におけるコレクタ・エミッタ間電圧を約０．２Ｖに維持できるように、電源電圧ＶＣＣ，ＶＥＥの値を設定している。これにより、図５の例では、トランジスタ２０６の飽和動作による回路に対する影響を最小にした状態においてシミュレーションを行っている。

図５の例では、第２電流源回路２００Ｂにおけるトランジスタ２０６のコレクタ・エミッタ間電圧は飽和しておらず、トランジスタ２０６は、線形動作している。トランジスタ２０６の増幅率（ｈｆｅ）は１２０程度である。図５においては、図５Ａ，５Ｂに示す入出力の応答波形は、ほぼ重なる形状をしており、オペアンプ１０Ｃは回路全体として線形動作していることが分かる。なお、図５のグラフは、図６、及び図７に示すグラフと対比するための基準となる応答波形である。

図６は、以下のパラメータで電圧を与えた場合のシミュレーション結果を示している。
・電源電圧ＶＣＣ０．８Ｖ
・接地電圧ＶＥＥ０Ｖ
・入力電圧ＶＩＮ０〜８０ｍＶ（三角形状ランプ波０．２Ｈｚ）
・出力端子Ｖ_OUTに接続する負荷抵抗値１ＭΩ
・閉回路における電圧ゲイン１０倍（２０ｄＢ）

図６の例では、第２電流源回路２００Ｂにおけるトランジスタ２０６のコレクタ・エミッタ間電圧は飽和しており、トランジスタ２０６は、飽和動作している。この場合、トランジスタ２０６の増幅率（ｈｆｅ）は５程度である。図６においても、図６Ａ，６Ｂに示す入出力の応答波形は、ほぼ重なる形状をしており、トランジスタ２０６が飽和動作した場合においても、オペアンプ１０Ｃほぼ線形動作（直線応答）していることが分かる。なお、電圧ゲインは、直線応答の検証と確認をし易くするため１０倍（２０ｄＢ）とし、
出力振幅を、ほぼ電源電圧（約０．８Ｖ）まで増幅（ＲＡＩＬ-ｔｏ-ＲＡＩＬ-ｏｕｔｐｕｔ）させた時の入力信号対出力信号の直線性を比較している。

図７は、以下のパラメータで電圧を与えた場合のシミュレーション結果を示している。
・電源電圧ＶＣＣ０．８Ｖ
・接地電圧ＶＥＥ０Ｖ
・入力電圧ＶＩＮ０〜８ｍＶ（三角形状ランプ波０．２Ｈｚ）
・出力端子Ｖ_OUTに接続する負荷抵抗値１ＭΩ
・閉回路におけるゲイン１００倍（４０ｄＢ）

図７の例では、第２電流源回路２００Ｂにおけるトランジスタ２０６のコレクタ・エミッタ間電圧は図６の場合よりもさらに飽和しており、トランジスタ２０６は、強い飽和状態にある。この場合、トランジスタ２０６の増幅率（ｈｆｅ）は１以下である。しかし、図７においても、図７Ａ，７Ｂに示す入出力の応答波形は、ほぼ重なる形状をしていることから、トランジスタ２０６が強い飽和状態に陥った場合であっても、オペアンプ１０Ｃは回路全体としてほぼ線形動作（直線応答）していることが分かる。尚、電圧ゲインは、入力電圧波形と出力電圧波形との対比を視認しやすくするため、閉回路における電圧ゲインを１００倍（４０ｄＢ）とし、出力振幅を、ほぼ電源電圧（約０．８Ｖ）まで増幅（ＲＡＩＬ-ｔｏ-ＲＡＩＬ-ｏｕｔｐｕｔ）させた時の入力信号対出力信号の直線性を比較している。

図８は、オペアンプ１０Ｃを低入力電圧（直流バイアス）で動作させた場合であって、周波数領域が１００μＨｚ〜１００ＭＨｚにおける、オペアンプ１０Ｃの開回路ゲインの周波数特性を示すシミュレーション結果である。図８において、横軸は入力電圧の周波数、縦軸は開回路電圧ゲインである。図８において設定した各パラメータは以下のとおりである。

（共通条件）
・０．８Ｖ（ＤＣ）の電源電圧ＶＣＣによる単電源動作
・出力電圧Ｖ_out ０．４Ｖ（ＤＣ）
（変更した条件）
・一点鎖線のグラフにおいては、入力電圧を１００ｍＶとし、閉回路ゲインを４倍とした。
・実線のグラフにおいては、入力電圧を１０ｍＶとし、閉回路ゲインを４０倍とした。
・点線のグラフにおいては、入力電圧を１ｍＶとし、閉回路ゲインを４００倍とした。

なお、オペアンプ１０Ｃの交流周波数における開回路ゲイン検証時(無帰還と等価)には、直流を含む超低周波領域（約１μＨｚ以下）でのみ、上述の閉回路ゲインを有するように負帰還回路を設けている。これによって、３種類の各入力電圧（直流バイアス）に対し、出力電圧が０．４Ｖ（ＤＣ）（電源電圧の１／２）となるように、閉回路ゲインをそれぞれ調整することが可能になる。この結果、図８の開回路ゲイン特性を正しく取得することができる。（図示はしていない）

図８に示すように、ＶＩＮへの３種類の低い入力電圧におけるシミュレーションでは、周波数が１ｍＨｚ以下の帯域において、いずれの場合においても、電圧ゲイン（交流周波数が１００μＨｚ〜１００ＭＨｚにおける、オペアンプ１０Ｃの開回路の電圧ゲイン）が１４０ｄＢ程度に維持されていることが分かる。図８の結果から、本実施形態に係るオペアンプ１０Ｃにおいては、従来は実現できなかったような、電源電圧が約０．８Ｖ（ＤＣ）程度という低い電圧からの動作を実現可能とし、且つ、オペアンプ１０Ｃにおいて大きな開回路ゲインが得られる。これによって、オペアンプ１０Ｃを負帰還動作させた場合の帰還量が増大するため、オペアンプ１０Ｃにおいてより高い精度を得ることができる。さらに、図８のシミュレーションの例においては、アイドリング時は約６０μＡ程度の少ない消費電流であり、電源電圧は約０．８Ｖであるので、低消費電力化を図ることができる。

なお、この一連の図５〜図８の動作特性の評価目的について説明する。図５〜図７においては、入力電圧対時間領域（ＶｉｎｖｓＴｉｍｅ）の測面から捉えることを目的として動作特性の評価を行っている。他方、図８においては、開回路ゲイン対周波数領域（ＧａｉｎｖｓＦｒｅｑｕｅｎｃｙ）の側面から捉えることを目的として、いずれもオペアンプ１０Ｃを３種の低い入力電圧で動作させた場合に、その動作を補償する開回路ゲインの評価を行っている。
このように、図５〜図８のシミュレーションは、入力対出力の直線性の検証と、動作を補償する開回路ゲインの検証との両面を通じ、トランジスタ２０６の飽和動作発生時における、その低入力電圧動作が可能であることを証明する（裏付ける）ことを目的としている。

（５−２．第１電流源回路における負性抵抗特性に関するシミュレーション）
図９Ａ〜図９Ｃを参照して、トランジスタ１０３のエミッタと抵抗器１３２との接続関係と、第１電流源回路１００Ｂにおける負性抵抗特性との関係について説明する。図９Ａ〜図９Ｃは、第１電流源回路１００Ｂにおける、電圧と電流との関係を示すグラフである。各グラフにおいて、横軸は電圧値を縦軸は電流値を表している。なお、第１電流源回路１００Ｂにおける、図９Ａ〜図９Ｃの特性取得にあたっては、第１電流源回路１００Ｂにおけるトランジスタ１０４，１０５，１０６、の各エミッタ電流を合計した電流値が１００μＡ（後述する図９Ｂの特性）となるように、抵抗器１３１，１３２、の抵抗値を調整している。これは電流を１００μＡとすることにより、図９Ａ〜図９Ｃの特性差をより解り易く示すためである。

図９Ａは、トランジスタ１０３のエミッタが抵抗器１３２の接地側に接続された場合における、第１電流源回路１００Ｂの電圧と電流との関係を示すグラフである。図９Ａのグラフから、この場合、第１電流源回路１００Ｂは負性抵抗特性を有することが分かる。
図９Ｂは、トランジスタ１０３のエミッタが、抵抗器１３２と抵抗器１３１との接続箇所に接続された場合における、第１電流源回路１００Ｂの電圧と電流との関係を示すグラフである。図９Ｂのグラフから、この場合、第１電流源回路１００Ｂは負性抵抗特性を有しないことが分かる。
図９Ｃは、トランジスタ１０３のエミッタが、抵抗器１３１の電源電圧ＶＣＣ側に接続された場合における、第１電流源回路１００Ｂの電圧と電流との関係を示すグラフである。図９Ｃのグラフから、この場合、第１電流源回路１００Ｂは正性抵抗特性を有することが分かる。

従って、図９Ａ〜図９Ｃのグラフから、第１電流源回路１００Ｂは、トランジスタ１０３のエミッタが、抵抗器１３２の電源電圧ＶＣＣ側に接続された場合には、負性抵抗特性を打ち消すことが可能であることが分かる。

このように本実施形態に係るオペアンプ１０Ａ〜１０Ｄによると、トランジスタを飽和領域においても動作させることができ、これによって、オペアンプ１０Ａ〜１０Ｄを含む増幅回路を低電圧から動作させることができる。

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

例えば、図５〜図で８は、オペアンプを用いた非反転増幅器におけるシミュレーション結果を示したが、本発明のオペアンプは、非反転増幅器に限られず、反転増幅器やレギュレータ等、様々な回路に適用することができる。

１０Ａ，１０Ｂ，１０Ｃ，１０Ｄオペアンプ
１００第１電流源回路
１０１，１０２，１０３，１０４，１０５，１０６，１０７トランジスタ
１３１，１３２，１３３，１３４抵抗器
２００第２電流源回路
２０１，２０２，２０３，２０４，２０５，２０６，２０７トランジスタ
３００第１増幅回路
３０１，３０２，３０３，３０４，３０５，３０６，トランジスタ
５００第２増幅回路
５０１，５０２トランジスタ
５３１、５３２抵抗器
６００出力回路
６０１，６０２，６０３，６０４，６０５，６０６トランジスタ
６１１，６１２，６１３，６１４トランジスタ
６３１抵抗器
６５１，６５２，６５３キャパシタ

Claims

入力信号を増幅して第１出力信号を出力する増幅回路と、
前記第１出力信号を増幅した第２出力信号を電源側に出力するソース出力経路と、前記第１出力信号を増幅した第３出力信号を接地側に出力するシンク出力経路と、を有する出力回路と、
を備え、
前記シンク出力経路は、
前記第１出力信号に応じた電流を出力する第１トランジスタと、
前記第１トランジスタの電源側に設けられ、ダイオード接続された第２トランジスタと、
前記第２トランジスタとカレントミラー接続された第３トランジスタと、
前記第３トランジスタの接地側に設けられ、ダイオード接続された第４トランジスタと、
前記第４トランジスタとカレントミラー接続され、前記第３出力信号を出力する第５トランジスタと、
前記第１及び第４トランジスタのベース間に設けられた第１抵抗器と、
を有する、
電力増幅器。
前記増幅回路は、
前記第１出力信号を前記ソース出力経路へ出力する第６トランジスタと、
前記第１出力信号を前記シンク出力経路へ出力する第７トランジスタと、
前記第６及び第７トランジスタのベース間に設けられた第２抵抗器と、を有する、請求項１に記載の電力増幅器。