KR101360648B1

KR101360648B1 - 제2세대 전류 컨베이어를 이용한 계측 증폭기

Info

Publication number: KR101360648B1
Application number: KR1020120124645A
Authority: KR
Inventors: 차형우; 이상용; 임화성; 정태윤
Original assignee: 청주대학교 산학협력단
Priority date: 2012-11-06
Filing date: 2012-11-06
Publication date: 2014-02-10

Abstract

본 발명은 전자계측 시스템에 적용할 수 있는 계측 증폭기에 관한 것으로, 저항 매칭이 필요 없고 오프셋 전압을 쉽게 제어할 수 있는 제2세대 전류 컨베이어를 이용한 계측 증폭기를 개시한다.
본 발명은 전류 폴로워 기능과 전압 폴로워 기능을 갖는 제2세대 전류 컨베이어를 복수개 구비하고, 각 전류 컨베이어의 제1입력단(X단자)를 연결하는 제1저항기, 및 복수 제2세대 전류 컨베이의 제2입력단(Y단자)에 각각 입력되는 두 입력전압의 차이에 비례하는 출력전압을 생성하고 출력전압의 이득을 조정하도록 복수 제2세대 전류 컨베이어의 출력단에 전기적으로 연결된 증폭소자와 이득조정소자로 구성된 회로를 포함한다.

Description

제2세대 전류 컨베이어를 이용한 계측 증폭기{Instrumentation Amplifier Using Second Generation Current-Conveyer}

본 발명은 저가의 고정도 측정 기능을 갖는 계측 증폭기에 관한 것으로, 저항기 정합이 필요 없고 오프셋 전압을 쉽게 제어할 수 있는 제2세대 전류 컨베이어를 이용한 계측 증폭기에 관한 것이다.

계측 증폭기(Instrumentation amplifier : IA)는 두 전압의 차를 증폭시키는 기능을 갖는 반도체 소자로서 전자계측 시스템에서 가장 중요한 부품으로 알려져 있으며, 계측 증폭기(IA)의 성능에 의해 그 시스템의 품질이 결정된다.

범용으로 사용되는 계측 증폭기의 회로 블록은 도 1에 나타낸 바와 같이 연산증폭기(operation amplifier : op-amp)를 사용한 것으로 이상적인 계측 증폭기(IA)의 특징을 갖고 있지만 반드시 저항기가 정확하게 정합되어야 하는 문제를 갖고 있다. 따라서 단일 반도체 칩으로 실현하기 위해 저항기의 트리밍(trimming)이 필요하기 때문에 부품의 단가가 올라가는 문제점이 있다.

이 정합 문제를 해결하기 위해 바이폴라(bipolar) npn 트랜지스터와 pnp 트랜지스터를 이용하여 A급 바이폴라 제2세대 전류 컨베이어에 관한 기술을 [특허문헌1]에 개시하고 있다. 이러한 A급 제2세대 전류 컨베이어는 입력 전류의 동작 범위가 바이어스 전류에 의해 결정되기 때문에 동작 범위를 넓게 하면 전력 소비가 커지게 되는 문제점이 있다.

한편 저항기의 정합 문제를 해결하기 위해 도 2에 나타낸 바와 같이 제2세대 전류 컨베이어(CCII)를 사용한 유니버설 계측 증폭기에 관한 기술을 [비특허문헌1]에 발표된 바가 있지만 출력단의 임피던스가 이득에 따라 변화하기 때문에 버퍼(buffer)를 추가하여야 하는 문제점을 갖고 있다.

이에 따라 계측 증폭기를 설계함에 있어서 저항기의 정합문제와 출력단의 임피던스 문제를 해결할 수 있는 새로운 구성의 계측 증폭기(IA)가 요구되고 있다.

[특허문헌1] 한국특허공개 제2001-0016279호(2001. 03. 25. 공개)

[비특허문헌1] "저 전력 광대역 바이폴라 전류 컨베이어(CCⅡ)와 이를 이용한 유니버설 계측증폭기의 설계", 대한전자공학회논문지 제41권, SD편 제5호, pp. 143-152, 2004년 5월

본 발명의 일측면은 전자계측 시스템에 적용할 수 있고 저가의 고정도 계측 증폭기를 구현하는 것이다.

본 발명의 다른 측면은 제2세대 전류 컨베이어에 간단한 회로를 부가하여 계측 증폭기의 오프셋 전압을 쉽게 제어할 수 있도록 하는 것이다.

상기와 같은 본 발명의 실시예에 따른 제2세대 전류 컨베이어를 이용한 계측 증폭기는, 전류 폴로워 기능과 전압 폴로워 기능을 갖는 제2세대 전류 컨베이어를 복수개 구비하고, 상기 각 전류 컨베이어의 제1입력단(X단자)를 연결하는 제1저항기; 및 상기 복수 제2세대 전류 컨베이의 제2입력단(Y단자)에 각각 입력되는 두 입력전압의 차이에 비례하는 출력전압을 생성하고 출력전압의 이득을 조정하도록 상기 복수 제2세대 전류 컨베이어의 출력단에 전기적으로 연결된 증폭소자와 이득조정소자로 구성된 회로를 포함하는 것을 특징으로 한다.

또한, 상기 증폭소자는 연산 증폭기를 사용하고, 상기 이득조정소자는 복수 저항기 중 적어도 어느 하나의 저항기의 저항 값을 가변하여 이득 조정함으로써 상기 계측 증폭기의 오프셋 전압을 조정하는 것을 특징으로 한다.

또한, 상기 복수 저항기는 어느 하나의 제2세대 전류 컨베이어의 출력단과 상기 연산 증폭기의 비반전단자 사이에 연결된 제2저항기와, 다른 제2세대 전류 컨베이어의 출력단과 상기 연산 증폭기의 반전단자 사이에 연결된 제3저항기로 구성하는 것을 특징으로 한다.

이상과 같이 본 발명의 실시예에 따르면 제2세대 전류 컨베이어의 출력단에 증폭소자와 이득조정소자로 구성한 회로를 부가하므로 회로 구성이 간단하고 저항기의 정합이 필요 없어 단일 반도체 칩으로 제작할 경우 저가의 고정도 계측 증폭기를 실현할 수 있다.

또한 본 발명은 계측 증폭기의 이득을 2개의 저항기로 제어할 수 있기 때문에 계측 증폭기가 갖는 오프셋 전압을 쉽게 조정할 수 있고, 상용화된 종래의 계측 증폭기를 대체할 수 있는 효과가 있다.

도 1은 종래기술에 따른 연산증폭기를 이용한 계측 증폭기의 회로도이다.
도 2는 종래기술에 따른 제2세대 전류 컨베이어를 사용한 유니버설 계측 증폭기의 회로도이다.
도 3은 본 발명에 따른 제2세대 전류 컨베이어를 이용한 계측 증폭기의 회로도이다.
도 4는 본 발명에 따른 제2세대 전류 컨베이어의 상세 회로도이다.
도 5는 본 발명에 따른 계측 증폭기의 출력 전압의 파형을 나타낸 도면이다.
도 6은 본 발명에 따른 계측 증폭기에서 저항기의 저항 변화에 따른 시뮬레이션 결과를 나타낸 도면이다.

이하 본 발명의 실시예에 따른 제2세대 전류 컨베이어를 이용한 계측 증폭기를 첨부된 도면에 따라 상세히 설명한다.

본 발명에 따른 계측 증폭기는 제2세대 전류 컨베이어를 복수개 구비하고, 이 복수 제2세대 전류 컨베이어의 출력단에 증폭소자와 이득조정소자로 구성한 회로를 부가한다. 여기서 제2세대 전류 컨베이어는 전류 폴로워 기능과 전압 폴로워 기능을 갖는 것으로, [비특허문헌 1]에 개시된 제2세대 전류 컨베이어를 사용할 수 있다.

또한 부가된 회로는 증폭소자로서 연산증폭기를 사용하고, 이득조정소자로서 복수의 저항기를 사용할 수 있으며, 이에 관련한 구체적인 회로 구성을 도 3에 따라 설명한다.

도 3에 도시한 바와 같다. 본 발명의 실시예에 따른 계측 증폭기(IA) 회로는 2개의 제2세대 전류 컨베이어(CCII+)(10)(20), 3개의 저항기(R1)(R2)(R3), 그리고 하나의 연산 증폭기(op-amp)(30)로 구성된다.

제1저항기(R1)는 상하부의 각 전류 컨베이어의 X단자를 연결한다.

제2저항기(R2)는 상부의 제2세대 전류 컨베이어(10)의 출력단과 연산 증폭기(30)의 비반전단자(+) 사이에 연결되고, 제3저항기(R3)는 하부의 제2세대 전류 컨베이어(20)의 출력단과 연산 증폭기(30)의 반전단자(-) 사이에 연결된다.

회로에서 복수 제2세대 전류 컨베이어(10)(20)가 이상적(V_X= V_Y , ｉ_X= ｉ_Z )이라고 가정하여 동작원리를 설명하면 다음과 같다.

제2세대 전류 컨베이어(10)(20)의 V_X= V_Y(전압 폴로워 기능)에 의해 각 X단자 전압은 V_X1= V_IN1 , V_X2= V_IN2 가 되며 제1저항기(R₁)에 흐르는 전류는 ｉ_R1= (V_IN1-V_X2)/R₁이 된다. 또한 제2세대 전류 컨베이어(10)(20)의 ｉ_X= ｉ_Z (전류 폴로워 기능)에 의해 제2저항기(R₂)와 제3저항기(R₃)에 흐르는 전류 역시 ｉ_R1이 된다. 연산증폭기(30)가 이상적이라면 도 3에서 가상접지가 형성되어 출력 전압은 다음과 같이 주어진다.

식(1)

식(1)으로부터 출력전압은 두 입력전압의 차에 비례하는 특성을 얻을 수 있고, 이득을 2개의 저항 값으로 제어가 가능하므로 저항기의 정합이 필요 없게 된다.

도 3에 사용된 제2세대 전류 컨베이어(10)(20)의 내부 회로는 도 4와 같다. 이 제2세대 전류 컨베이어(10)(20)는 적응성 전류 귀환을 사용하였기 때문에 X단자의 임피던스가 작고 우수한 전압 폴로워 기능을 갖고 있다. 또한, Z단자의 출력 임피던스가 크고 우수한 전류 폴로워 기능을 갖고 있기 때문에 전자계측 시스템에 적용할 수 있는 계측 증폭기(IA)를 실현하는데 적합하다고 할 수 있다.

[시험예]

도 4에 나타낸 본 발명에 따른 계측 증폭기(IA)의 회로를 OrCAD Pspice를 사용하여 시뮬레이션 하였다. 도 4에 나타낸 제2세대 전류 컨베이어(CCII+)(10)(20) 회로에서 사용한 트랜지스터는 Q2N3906(pnp)와 Q2N3904(npn)이고 연산증폭기(op-amp)(30)는 OP07을 사용하였다. 공급 전압은 ±5V로 하였다. 바이어스 전류 J=100㎂, R₁=50Ω, 그리고 R₂와 R₃는 가변하였다.

도 5는 본 발명에 따른 계측 증폭기(IA) 회로에서 R₂= R₃= 2.5㏀이고 V₁= 1.01sin(2π1000t)[V] , V₂=1.0sin(2π1000t)[V]일 때 출력 파형을 나타낸 것이다. V⁺와 V^-는 연산 증폭기(30)의 (+)와 (-) 단자의 전압이다. 이 결과로부터 출력 V_O 가 이론적인 이득은 100이지만 실험결과의 이득은 110로 차이가 있고, V⁺와 V^-도 이론값 50보다 큰 55로 차이가 있다는 것을 알 수 있다. 이것은 제2세대 전류 컨베이어(CCII+)의 비이상적인 특성에 의한 것이다.

도 6은 계측 증폭기(IA) 회로에서 두 입력 신호의 주파수는 1kHz이고 전압의 차가 3mV일 때, R₃=2.5Ω으로 정하고 R₂를 가변하여 이득이 0.1, 1.0, 10, 100으로 정하였을 때 R₂에 대한 이득 특성을 나타낸 것이다. 이 결과로부터 이론적인 특성과 차이는 있지만 선형적으로 1000배까지 제어가 가능하다는 것을 알 수 있다.

이상과 같이 종래의 계측 증폭기의 문제점을 해결하는 새로운 구성의 계측 증폭기(IA)를 제안하고 시뮬레이션을 통해 그 동작 원리와 성능을 확인하였다. 실시예에 따른 계측 증폭기(IA)는 회로 구성이 간단하고 저항기의 정합이 필요 없기 때문에 단일 반도체 칩으로 제작할 경우 저가의 고정도 계측 증폭기(IA)를 실현할 수 있다. 또한 이득을 2개의 저항기로 제어할 수 있기 때문에 계측 증폭기(IA)가 갖는 오프셋도 조정할 수 있는 특성이 있고, 상용화된 종래의 계측 증폭기(IA)를 대체할 수 있다.

10, 20 : 제2세대 전류 컨베이어
30 : 연산 증폭기

Claims

삭제
삭제
전류 폴로워 기능과 전압 폴로워 기능을 갖는 복수 개의 제2세대 전류 컨베이어, 상기 각 전류 컨베이어의 제1입력단(X단자)를 연결하는 제1저항기, 및 상기 복수 제2세대 전류 컨베이어의 제2입력단(Y단자)에 각각 입력되는 두 입력전압의 차이에 비례하는 출력전압을 생성하고 출력전압의 이득을 조정하도록 상기 복수 제2세대 전류 컨베이어의 출력단에 전기적으로 연결된 증폭소자와 이득조정소자로 구성된 회로를 포함하고,
상기 증폭소자는 연산 증폭기를 사용하고, 상기 이득조정소자는 복수 저항기 중 적어도 어느 하나의 저항기의 저항 값을 가변하여 이득 조정함으로써 계측 증폭기의 오프셋 전압을 조정하며,
상기 복수 저항기는, 어느 하나의 제2세대 전류 컨베이어의 출력단과 상기 연산 증폭기의 비반전단자 사이에 연결된 제2저항기와, 다른 제2세대 전류 컨베이어의 출력단과 상기 연산 증폭기의 반전단자 사이에 연결된 제3저항기로 구성하는 것을 특징으로 하는 제2세대 전류 컨베이어를 이용한 계측 증폭기.