JP2016224017A - 電流検出回路 - Google Patents

Abstract

【課題】ＴＩＡの動作への影響を抑えつつ、ＴＩＡの入力電流の直流成分を精度良く検出する。【解決手段】本発明に係る電流検出回路は、差動増幅回路（２００）と、差動増幅回路の反転入力端子（−）と出力端子（ＯＵＴ）との間に接続された帰還抵抗（Ｒｆ）と、差動増幅回路の反転入力端子（−）に接続され、第１電圧（ＶＣＣ）が供給される第１抵抗（Ｒ４）と、差動増幅回路の反転入力端子（−）に接続され、第２電圧（ＧＮＤ）が供給される第２抵抗（Ｒ５）と、差動増幅回路の非反転入力端子（＋）に接続され、ＴＩＡの増幅用トランジスタの第２主電極側に流れる電流（Ｉ２）に基づく第３電圧（Ｖｏｕｔ）が供給される第３抵抗（Ｒ６）と、差動増幅回路の非反転入力端子（＋）に接続され、前記増幅用トランジスタの第１主電極側に流れる電流（Ｉ３）に基づく第４電圧（Ｖｂ）が供給される第４抵抗（Ｒ７）とを有する。【選択図】図１

Description

本発明は、電流を検出する電流検出回路に関し、例えば、トランスインピーダンスアンプ回路に入力される電流信号の直流成分を検出するための電流検出回路に関する。

近年、広帯域のベースバンド信号を扱う光通信や無線通信、ワイヤード通信等で用いられる通信機器では、通信の高速化や高品質化のみならず、通信状態等を監視するための機能も求められてきている。特に、光通信に用いられる光受信器では、フォトダイオード等の受光素子で生じた光電流（電流信号）を電圧信号に変換して増幅するトランスインピーダンスアンプ回路（Ｔｒａｎｓｉｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ，以下「ＴＩＡ」とも称する。）の機能として、光電流を増幅する機能だけでなく、ＴＩＡに入力される電流信号の直流成分（直流電流量）を検出する機能が要求されている。

一般に、回路中に流れる直流電流を検出するための手法としては、検出対象の電流が流れる経路に高確度の抵抗を挿入し、その抵抗の両端の電位差を検出することにより、電流を算出する方法が知られている（例えば、非特許文献１参照）。具体的には、図１５に示すように、電流の測定対象の回路の電流経路に抵抗Ｒｓを挿入し、抵抗Ｒｓの両端の電圧Ｖｓを得ることで、測定対象の回路に流れる電流Ｉを検出することができる。この手法によって電流を検出する場合には、電流検出用の抵抗の挿入によって対象となる回路の動作が影響を受けないようにするために、電流検出用の抵抗の抵抗値を極力小さくする必要がある。しかしながら、電流検出用の抵抗の抵抗値を小さくした場合、検出される電圧Ｖｓも小さくなるため、多くの場合、電圧Ｖｓを増幅するための増幅回路が必要となる。また、対象となる回路の動作が交流的な性質を持つ場合には、電圧Ｖｓの直流成分のみを取り出すために、ローパスフィルタ等が必要となる。

ＴＩＡに関しても、上述した手法を適用することにより、ＴＩＡに入力される電流信号の直流成分を検出することが可能となる。以下、具体的に説明する。
図１６は、従来のＴＩＡの回路構成を示す図である。
図１６に示されるＴＩＡ５０は、ベース電極に固定の電圧Ｖｂｉａｓが供給されるベース接地のトランジスタＱと、トランジスタＱのコレクタ電極に接続された負荷用の抵抗Ｒと、トランジスタＱのエミッタ電極に接続された定電流源Ｉｂｉａｓと、トランジスタＱのエミッタ電極に接続された入力電流Ｉｉｎを入力するための入力端子ＩＮとから構成されている。ＴＩＡ５０の利得は、主に負荷用の抵抗Ｒの抵抗値によって決定される。ＴＩＡ５０のようなＴＩＡは、ベース接地型のＴＩＡと呼ばれており、例えば非特許文献２に開示されている。

図１５に示されるＴＩＡ５０の入力電流Ｉｉｎの直流成分を検出する場合には、例えば、トランジスタＱのエミッタ電極と入力端子ＩＮとの間に電流検出用の抵抗Ｒｓを挿入することにより、入力電流Ｉｉｎの直流成分を電圧信号に変換して取り出すことができる。

Behzad Razavi著，「アナログＣＭＯＳ集積回路の設計 応用編」，第２刷，平成１５年５月３１日発行，丸善，Ｐ３０９ ８．１．３． Rania H.Mekky et al.,"Ultra Low-Power Low-Noise Transimpedance Amplifier for MEMS-Based Reference Oscillators", Electronics, Circuits, and Systems (ICECS), 2013 IEEE 20th International Conference, pp345-348. Dieter Knollman, [online],March 02, 1998,EDN NETWORK, "Designing with op amps: Single-formula technique keeps it simple",[平成27年5月18日検索],インターネット<URL: http://www.edn.com/design/analog/4341150/Designing-with-op-amps-Single-formula-technique-keeps-it-simplewww.edn.com>

しかしながら、上述した電流検出用の抵抗をＴＩＡの入力端子とトランジスタのエミッタ電極との間に挿入することによってＴＩＡの入力電流の直流成分を検出する手法では、以下に示す問題がある。

一般にＴＩＡの入力電流の直流成分は最大で数ｍＡ程度であるため、電流検出用の抵抗を小さくすると、その抵抗の両端の電圧（出力電圧）も小さくなってしまうため、電圧の検出が容易ではない。また、入力端子ＩＮとトランジスタＱ１のエミッタ電極との間に抵抗を挿入することにより、その抵抗の寄生容量がＴＩＡの周波数特性を劣化させるおそれがある。また、挿入した抵抗が雑音源となり、ＴＩＡの雑音特性を劣化させるおそれもある。このような理由から、電流検出用の抵抗を挿入することは、ＴＩＡの入力電流の直流成分を検出する手法として好ましくない。

本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、ＴＩＡの動作への影響を抑えつつ、ＴＩＡの入力電流の直流成分を精度良く検出することにある。

本発明に係る電流検出回路は、制御電極が固定電位に接続された増幅用トランジスタの第１主電極（エミッタ電極）側に入力された電流信号を電圧信号に変換して増幅用トランジスタの第２主電極（コレクタ電極）側から出力するトランスインピーダンスアンプの電流信号の直流成分を検出するための電流検出回路であって、差動増幅回路（２００）と、差動増幅回路の反転入力端子（−）と差動増幅回路の出力端子（ＯＵＴ）との間に接続された帰還抵抗（Ｒｆ）と、一端が差動増幅回路の反転入力端子（−）に接続され、他端にトランスインピーダンスアンプに電力を供給する第１固定電位（ＶＣＣ）に基づく第１電圧（ＶＣＣ、ＶＣＣＡ）が供給される第１抵抗（Ｒ４）と、一端が差動増幅回路の反転入力端子（−）に接続され、他端に第１固定電位より低く、トランスインピーダンスアンプの動作の基準となる第２固定電位（ＧＮＤ）に基づく第２電圧（ＧＮＤ）が供給される第２抵抗（Ｒ５）と、一端が差動増幅回路の非反転入力端子（＋）に接続され、他端に増幅用トランジスタの第２主電極（コレクタ電極）側に流れる電流（Ｉ２）に基づく第３電圧（Ｖｏｕｔ）が供給される第３抵抗（Ｒ６）と、一端が差動増幅回路の非反転入力端子（＋）に接続され、他端に増幅用トランジスタの第１主電極（エミッタ電極）側に流れる電流（Ｉ３）に基づく第４電圧（Ｖｂ）が供給される第４抵抗（Ｒ７）とを有することを特徴とする。

上記電流検出回路（２１）において、増幅用トランジスタの第２主電極（コレクタ電極）の電圧をレベルシフトして第３電圧として第３抵抗の他端に供給するとともに、第１固定電位の電圧をレベルシフトして第１電圧として前記第１抵抗の他端に供給するレベルシフト回路（２０１）を更に有してもよい。

上記電流検出回路（２２、２２Ａ）において、第１電圧入力端子（Ｐｏｎ）および第２電圧入力端子（Ｐｏｐ）と、一端が第１電圧入力端子に接続され、他端が差動増幅回路の反転入力端子（−）に接続される第５抵抗（Ｒｏｎ）と、一端が第２電圧入力端子に接続され、他端が差動増幅回路の非反転入力端子（＋）に接続される第６抵抗（Ｒｏｐ）とを更に有してもよい。

なお、上記説明では、一例として、発明の構成要素に対応する図面上の構成要素を、括弧を付した参照符号によって表している。

本発明によれば、ＴＩＡの動作への影響を抑えつつ、ＴＩＡの入力電流の直流成分を精度良く検出することができる。

図１は、実施の形態１に係る電流検出回路の構成を示す図である。 図２は、重み付き加減算回路の構成を示す図である。 図３は、実施の形態２に係る電流検出回路の構成を示す図である。 図４は、実施の形態３に係る電流検出回路の構成を示す図である。 図５は、実施の形態３に係る電流検出回路の別の構成を示す図である。 図６は、実施の形態４に係る電流検出回路の構成を示す図である。 図７は、実施の形態５に係る電流検出回路の構成を示す図である。 図８は、実施の形態６に係る電流検出回路の構成を示す図である。 図９は、実施の形態７に係る電流検出回路の構成を示す図である。 図１０は、オフセット調整機能を有するＴＩＡを用いた増幅器を示す図である。 図１１は、実施の形態８に係る電流検出回路の構成を示す図である。 図１２は、実施の形態９に係る電流検出回路の構成を示す図である。 図１３は、実施の形態１０に係る電流検出回路の構成を示す図である。 図１４は、実施の形態１１に係る電流検出回路の構成を示す図である。 図１５は、従来の直流電流を検出するための手法を説明するための図である。 図１６は、従来のＴＩＡの回路構成を示す図である。

以下、本発明の実施の形態について図を参照して説明する。

≪実施の形態１≫
図１は、実施の形態１に係る電流検出回路の構成を示す図である。
図１には、電流信号を電圧信号に変換するトランスインピーダンスアンプ（ＴＩＡ）１０と、ＴＩＡ１０に入力される電流信号の直流成分を検出するための電流検出回路２０が図示されている。

同図に示されるＴＩＡ１０および電流検出回路２０は、例えば、光通信システムや無線通信システム等の受信装置に搭載される増幅器の一部を構成している。より具体的には、ＴＩＡ１０および電流検出回路２０は、例えば光通信システムの受信装置おいて、伝送路（光ファイバ）から送られた光信号からフォトダイオードの光−電流変換によって変換された電流信号を電圧信号に変換するとともに、後段の回路（例えば、アナログ・デジタル変換器およびデジタルシグナルプロセッサ等）が動作可能な電圧振幅まで線形増幅するための増幅器の一部を構成している。

図１に示されるＴＩＡ１０および電流検出回路２０は、例えば、公知のＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）製造プロセスによって半導体基板上に形成された半導体集積回路として実現することができる。なお、ＴＩＡ１０および電流検出回路２０は、一つの半導体基板に形成されたワンチップの半導体装置として実現されてもよいし、ＴＩＡ１０と電流検出回路２０とを別個の半導体基板に形成したマルチチップ構成の半導体装置として実現されてもよい。

以下、ＴＩＡ１０と電流検出回路２０の夫々の構成について詳細に説明する。
ＴＩＡ１０は、制御電極が固定電位に接続されたトランジスタＱＡの第１主電極側に入力された電流信号を電圧信号に変換し、トランジスタＱＡの第２主電極側から出力するベース接地型のＴＩＡである。ＴＩＡ１０は、第１固定電位としての電源電圧ＶＣＣを供給する電源ラインＶＣＣと、第２固定電位としての電源電圧ＶＣＣよりも低いグラウンド電圧（０Ｖ）を供給するグラウンドラインＧＮＤとの間に接続されている。

ＴＩＡ１０は、所謂シングル入力／シングル出力型のＴＩＡであり、具体的には、トランジスタＱＡ、抵抗Ｒ２、入力端子ＩＮ、および定電流回路１０１から構成されている。

トランジスタＱＡは、トランスインピーダンスアンプ１０における増幅用のトランジスタである。トランジスタＱＡは、例えば、上述したようにＨＢＴである。なお、以下の実施の形態では、トランジスタＱＡのみならず、トランスインピーダンスアンプ１０や電流検出回路２０等を構成するその他のトランジスタもＨＢＴであるとして説明する。また、以下の実施の形態では、トランジスタＱＡを含む全てのトランジスタ（ＨＢＴ）におけるベース電極、エミッタ電極、およびコレクタ電極が、本発明に係るトランジスタの制御電極、第１主電極、および第２主電極に夫々対応するものとして説明する。

トランジスタＱＡの制御電極としてのベース電極には、固定の直流電圧（バイアス電圧）ＶｂｉａｓＡが供給されている。

入力端子ＩＮは、トランスインピーダンスアンプ１０に対する入力信号（電流信号）を入力するための端子であり、トランジスタＱＡの第１主電極としてのエミッタ電極に接続されている。

抵抗Ｒ２は、一端が電源ラインＶＣＣに接続され、他端がトランジスタＱＡの第２主電極としてのコレクタ電極に接続されている。

定電流回路１０１は、一定の電流Ｉ２を生成するための回路である。具体的に、定電流回路１０１は、例えばトランジスタＱＢ１と抵抗Ｒ３とから構成されている。

トランジスタＱＢ１のコレクタ電極は、入力端子ＩＮおよびトランジスタＱＡのエミッタ電極に接続されている。また、トランジスタＱＢ１のベース電極には、固定の直流電圧（バイアス電圧）Ｖｂｉａｓｂが供給されている。抵抗Ｒ３は、一端がトランジスタＱＢ１のエミッタ電極に接続され、他端がグラウンドラインＧＮＤに接続されている。

次に、電流検出回路２０について説明する。
電流検出回路２０は、ＴＩＡ１０の入力端子ＩＮに入力される電流信号の直流成分Ｉｉｎを検出するための回路である。図１に示されるように、電流検出回路２０は、多入力の重み付きの加減算回路によって実現されている。

具体的に、電流検出回路２０は、差動増幅回路としてのＯＰアンプ２００と、信号入力用の抵抗Ｒ４〜Ｒ７と、帰還（フィードバック）抵抗Ｒｆとから構成されている。
フィードバック抵抗Ｒｆは、ＯＰアンプ２００の反転入力端子（−）とＯＰアンプ２００の出力端子ＯＵＴＳとの間に接続されている。抵抗Ｒ４は、一端がＯＰアンプ２００の反転入力端子（−）に接続され、他端が電源ラインＶＣＣに接続されている。抵抗Ｒ５は、一端がＯＰアンプ２００の反転入力端子（−）に接続され、他端がグラウンドラインＧＮＤに接続されている。

抵抗Ｒ６は、一端がＯＰアンプ２００の非反転入力端子（＋）に接続され、他端にトランジスタＱＡの第２主電極（コレクタ電極）側に流れる電流に基づく電圧Ｖｏｕｔが供給される。具体的には、抵抗Ｒ６の他端は、トランジスタＱＡのコレクタ電極と抵抗Ｒ２とが接続されるノードに接続されている。

抵抗Ｒ７は、一端がＯＰアンプ２００の非反転入力端子（＋）に接続され、他端にトランジスタＱＡの第１主電極（エミッタ電極）側に流れる電流に基づく電圧Ｖｂが供給される。具体的には、抵抗Ｒ７の他端は、トランジスタＱＢ１のエミッタ電極と抵抗Ｒ３とが接続されるノードに接続されている。

以下、電流検出回路２０の動作原理について説明する。
先ず、ＴＩＡ１０について考える。
ＴＩＡ１０から電流検出回路２０に電流が流れ込まない（ＴＩＡ１０から抵抗Ｒ６、Ｒ７に流れる電流がゼロである）と仮定すると、入力電流Ｉｉｎと、抵抗Ｒ２に流れる電流Ｉ２と、抵抗Ｒ３に流れる電流Ｉ３との間には、式（１）に示される関係が成立する。

ここで、入力電流Ｉｉｎ、電流Ｉ２、および電流Ｉ３の直流成分のみに着目すると、入力電流Ｉｉｎの直流成分（以下、「入力直流電流」とも称する）Ｉｄｃは、式（２）で表される。

次に、電流検出回路２０について考える。
図２は、電流検出回路２０としての重み付き加減算回路の構成を示す図である。
一般に、重み付き加減算回路の各入力電圧に対する利得ｇａｉｎは、式（３）で表すことができる。

ここで、抵抗Ｒｉは、重み付き加減算回路における信号入力用の抵抗（図２における抵抗Ｒ４〜Ｒ７の夫々に相当）である。
このとき、重み付き加減算回路に入力される全ての入力電圧に対する利得ｇａｉｎの総和は、式（４）で表すことができる。

このことは、Ｄａｉｓｙ‘ｓ Ｔｈｅｏｒｅｍとして知られている（例えば、非特許文献３参照。）。
ここで、ｐは定数であり、反転入力端子（−）側に入力される入力電圧に対する利得ｇａｉｎの場合には、ｐ＝−１となり、非反転入力端子（＋）側に入力される入力電圧に対するｇａｉｎの場合には、ｐは、非反転入力端子（＋）側に入力される入力電圧の利得ｇａｉｎの総和を表す。したがって、特に、下記式（５）が成り立つとき、重み付き加減算回路の出力電圧Ｖｏは、式（６）で表すことができる。ここで、Ｒｐｋは、非反転入力端子（＋）側の信号入力用の抵抗であり、Ｒｎｋは、反転入力端子（−）側の信号入力用の抵抗であり、Ｖｐｋは非反転入力端子（＋）側から抵抗Ｒｐｋを介して入力される入力電圧であり、Ｖｎｋは反転入力端子（−）側から抵抗Ｒｎｋを介して入力される入力電圧である。

これを図２に示される重み付き加減算回路２０Ａについて適用する。すなわち、式（５）に基づいて、信号入力用の抵抗Ｒ４〜Ｒ７と帰還抵抗Ｒｆとの関係を式（７）で表したとき、重み付き加減算回路２０Ａの出力電圧Ｖｏは、式（８）で表すことができる。

以上のことから、図１に示すように、“Ｖ４＝ＶＣＣ、Ｖ５＝ＧＮＤ（＝０）、Ｖ６＝Ｖｏｕｔ，Ｖ７＝Ｖｂ”となるようにＴＩＡ１０と電流検出回路２０とを接続し、各抵抗Ｒ４〜Ｒ７の比を“Ｒ４：Ｒ５：Ｒ６：Ｒ７＝Ｒ２：Ｒ３：Ｒ２：Ｒ３”とすると、出力電圧Ｖｏと入力直流電流Ｉｄｃとの関係は、式（９）で表される。ここで、ｋ＝Ｒ７／Ｒ３＝Ｒ６／Ｒ２である。

式（９）から理解されるように、電流検出回路２０によれば、ＴＩＡ１０に入力される電流の直流成分（入力直流電流Ｉｄｃ）に比例した電圧Ｖｏを得ることができる。

ただし、電流検出回路２０をＴＩＡ１０に接続することによって、ＴＩＡ１０が影響を受けないようにするために、ｋが十分に大きい値（例えば１００以上）となるようにする必要がある。すなわち、抵抗Ｒ４〜Ｒ７は、抵抗Ｒ２、Ｒ３より十分に大きい抵抗値に設定する必要がある。

以上、実施の形態１に係る電流検出回路２０によれば、ベース接地型のＴＩＡにおける増幅用のトランジスタＱＡのコレクタ電極側に流れる電流Ｉ２に基づく電圧Ｖｏｕｔと、増幅用のトランジスタＱＡのエミッタ電極側に流れる電流Ｉ３に基づく電圧Ｖｂを用いて重み付き加減算を行うことにより、電流Ｉ２の直流成分と電流Ｉ３の直流成分との差分からＴＩＡ１０に入力される電流信号の直流成分を算出するので、ＴＩＡ１０の特性に影響を与えることなく、ＴＩＡ１０に入力される電流信号の直流成分を検出することができる。

≪実施の形態２≫
図３は、実施の形態２に係る電流検出回路の構成を示す図である。
同図に示される電流検出回路２１は、ＴＩＡ１０から出力される電圧Ｖｏｕｔおよび電源電圧ＶＣＣをレベルシフトした電圧を電流検出回路の入力電圧とする点において、実施の形態１に係る電流検出回路と相違し、それ以外の点については、実施の形態１に係る電流検出回路２０と同様である。以下の説明においては、実施の形態１に係る電流検出回路２０と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。

図３に示すように、電流検出回路２１は、レベルシフト回路２０１を更に有する。
レベルシフト回路２０１は、ＴＩＡ１０から出力される電圧Ｖｏｕｔおよび電源電圧ＶＣＣを所定の電圧だけレベルシフト（低下させて）させて出力する回路である。具体的には、図３に示すように、レベルシフト回路２０１は、トランジスタＱＬ１、ＱＬ２、および定電流源ＩＬ１、ＩＬ２から構成されている。

トランジスタＱＬ１のコレクタ電極は、電源ラインＶＣＣに接続され、トランジスタＱＬ２のエミッタ電極は抵抗Ｒ６の一端に接続される。また、トランジスタＱＬ１のベース電極には、ＴＩＡ１０の電圧Ｖｏｕｔが供給される。定電流源ＩＬ１は、トランジスタＱＬ１のエミッタ電極とグラウンドラインＧＮＤとの間に接続される。

また、トランジスタＱＬ２のコレクタ電極およびベース電極は、電源ラインＶＣＣに接続され、トランジスタＱＬ２のエミッタ電極は抵抗Ｒ４の一端に接続される。定電流源ＩＬ２は、トランジスタＱＬ２のエミッタ電極とグラウンドラインＧＮＤとの間に接続される。

レベルシフト回路２０１によれば、ＴＩＡ１０の電圧ＶｏｕｔをトランジスタＱＬ１のベース・エミッタ間電圧だけ低下させた電圧Ｖｏｕｔ＿ＬＳと、電源電圧ＶＣＣをトランジスタＱＬ２のベース・エミッタ間電圧だけ低下させた電圧ＶＣＣ＿ＬＳを、夫々重み付け加減算回路に入力することができる。
これによれば、ＯＰアンプ２００として、Ｒａｉｌ ｔｏ Ｒａｉｌ動作に対応していないＯＰアンプも用いることができる。例えば、電源電圧ＶＣＣとグラウンド電圧ＧＮＤとの間で動作するＯＰアンプ２００（重み付け加減算回路）の入力電圧として電源電圧ＶＣＣを入力する場合に、ＯＰアンプ２００がＲａｉｌ ｔｏ Ｒａｉｌ動作に対応していないと、ＯＰアンプ２００は正常な増幅動作を行うことができない。
一方、上述した式（２）から理解されるように、ＴＩＡ１０の入力電流の直流成分を検出するために必要なパラメータは、“ＶＣＣとＶｏｕｔとの差”であるので、実施の形態２に係る電流検出回路２１のように、電源電圧ＶＣＣおよび電圧Ｖｏｕｔをレベルシフトした電圧ＶＣＣ＿ＬＳおよび電圧Ｖｏｕｔ＿ＬＳをＯＰアンプ２００に入力することにより、ＯＰアンプ２００がＲａｉｌ ｔｏ Ｒａｉｌ動作に対応していない場合であっても正常な増幅動作が期待できる。

なお、電源電圧ＶＣＣおよび電圧Ｖｏｕｔのレベルシフト量を一致させるために、定電流源ＩＬ１、ＩＬ２の夫々の電流値を等しくするとともに、トランジスタＱＬ１、ＱＬ２のトランジスタサイズを同一とし、トランジスタＱＬ１、ＱＬ２を互いに近接してレイアウト配置する必要がある。

≪実施の形態３≫
図４は、実施の形態３に係る電流検出回路の構成を示す図である。
同図に示される電流検出回路２２は、電流検出回路の出力電圧Ｖｏとして、ＴＩＡ１０の入力電流の直流成分に対応する電圧に加えてオフセット成分を加算させることができる点において実施の形態１に係る電流検出回路２０と相違し、それ以外の点については、実施の形態１に係る電流検出回路２０と同様である。以下の説明においては、実施の形態１に係る電流検出回路２０と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。

図４に示すように、電流検出回路２２は、オフセット調整用の電圧を印加するための端子Ｐｏｐ、Ｐｏｎと、抵抗Ｒｏｎ，Ｒｏｐとを更に有する。
端子Ｐｏｐには、オフセット調整用の基準電圧Ｖｏｆが供給される。また、端子Ｐｏｎは、グラウンドラインＧＮＤに接続されている。

抵抗Ｒｏｎは、一端がＯＰアンプ２００の反転入力端子（−）に接続され、他端がグラウンドラインＧＮＤに接続されている。また、抵抗Ｒｏｐは、一端がＯＰアンプ２００の非反転入力端子（＋）に接続され、他端にはオフセット調整用の基準電圧Ｖｏｆが供給される。

ここで、Ｒｏｎ＝Ｒｏｐとしたとき、抵抗Ｒ４〜Ｒ７，Ｒｆ，Ｒｏｎ，Ｒｏｐとの間には、式（１０）が成り立つとすると、電流検出回路２２の出力電圧Ｖｏは、式（１１）で表すことができる。

式（１１）から理解されるように、電流検出回路２２によれば、ＴＩＡ１０に入力される電流の直流成分（入力直流電流Ｉｄｃ）に比例した電圧に、オフセット電圧（Ｒｆ／Ｒｏｐ）×Ｖｏｆを加えた電圧Ｖｏを得ることができる。上記オフセット電圧の値は、オフセット調整用の基準電圧Ｖｏｆおよび抵抗Ｒｏｐ（＝Ｒｏｎ）の値を調整することにより、任意の値に設定することができる。

また、マイナスのオフセット量を加えたい場合には、下記図５に示すように、抵抗Ｒｏｎと抵抗Ｒｏｐに夫々入力する電圧を入れ替えればよい。
図５は、実施の形態３に係る電流検出回路の別の構成を示す図である。
図５に示すように、電流検出回路２２Ａにおいて、抵抗Ｒｏｎの他端にオフセット調整用の基準電圧Ｖｏｆが供給し、抵抗Ｒｏｐの他端をグラウンドラインＧＮＤに接続する。これにより、電流検出回路２２Ａの出力電圧Ｖｏは、式（１２）で表すことができる。

式（１２）から理解されるように、電流検出回路２２Ａによれば、ＴＩＡ１０に入力される電流の直流成分（入力直流電流Ｉｄｃ）に比例した電圧に、オフセット電圧（Ｒｆ／Ｒｏｐ）×Ｖｏｆを減じた電圧Ｖｏを得ることができる。上記オフセット電圧の値は、図４の電流検出回路２２の場合と同様に、オフセット調整用の基準電圧Ｖｏｆおよび抵抗Ｒｏｐ（＝Ｒｏｎ）の値を調整することにより、任意の値に設定することができる。

以上、実施の形態３に係る電流検出回路２２、２２Ａによれば、ＴＩＡ１０に入力される電流の直流成分（入力直流電流Ｉｄｃ）に比例した電圧に任意のオフセット成分を加えることができるので、例えば入力直流電流Ｉｄｃの値が小さいことにより、それに対応する電圧（＝（Ｒｆ／ｋ）Ｖｏｆ）が小さい場合であっても、相対誤差を小さくすることができる。これにより、電流検出精度を更に向上させることができる。

≪実施の形態４≫
図６は、実施の形態４に係る電流検出回路の構成を示す図である。
同図に示される電流検出回路２３は、オフセット調整用の基準電圧を生成するレギュレータ回路を更に備える点において実施の形態３に係る電流検出回路２２と相違し、それ以外の点については、実施の形態３に係る電流検出回路２２と同様である。以下の説明においては、実施の形態３に係る電流検出回路２２と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。

図６に示すように、電流検出回路２３は、オフセット調整用の基準電圧Ｖｏｆを生成するレギュレータ回路２０２を更に備える。レギュレータ回路２０２は、例えば電源電圧ＶＣＣから、一定の基準電圧Ｖｏｆを生成する回路である。レギュレータ回路２０２は、例えば、電流検出回路２３における加減算回路部分とともに、ＨＢＴプロセスによって形成された半導体集積回路として実現すればよい。

以上、実施の形態４に係る電流検出回路２３によれば、電源電圧ＶＣＣ等から抵抗分圧回路等によって基準電圧Ｖｏｆを生成する場合に比べて、電源電圧ＶＣＣの変動や周辺環境の変化（例えば温度の変化等）の影響を受け難い安定した基準電圧Ｖｏｆを生成することができるので、電流検出回路２３の動作の安定性や電流検出精度の向上が期待できる。

≪実施の形態５≫
図７は、実施の形態５に係る電流検出回路の構成を示す図である。
同図に示される電流検出回路２４は、オフセット調整用の基準電圧を生成するディジタル／アナログ変換回路を更に備える点において実施の形態３に係る電流検出回路２２と相違し、それ以外の点については、実施の形態３に係る電流検出回路２２と同様である。以下の説明においては、実施の形態３に係る電流検出回路２２と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。

図７に示すように、電流検出回路２４は、オフセット調整用の基準電圧Ｖｏｆを生成するディジタル／アナログ変換回路（ＤＡＣ）２０３と、一定の電圧ＶＲＥＧを生成するレギュレータ回路（ＲＥＧ）２０４とを更に備える。

ＤＡＣ２０３は、入力された複数ビットのディジタル信号Ｄｉｎに対してディジタル／アナログ変換処理を行うことにより、ディジタル信号Ｄｉｎに応じたアナログの電圧信号を生成する回路である。ＤＡＣ２０３によって生成された電圧信号は、オフセット調整用の基準電圧Ｖｏｆとして抵抗Ｒｏｐの他端に供給される。ＤＡＣ２０３の電源としては、レギュレータ回路２０４によって生成された安定した電圧ＶＲＥＧを用いる。

ＤＡＣ２０３およびレギュレータ回路２０４は、例えば、電流検出回路２３における加減算回路部分とともに、ＨＢＴプロセスによって形成された半導体集積回路として実現してもよいし、公知のＣＭＯＳプロセス等によって形成し、電流検出回路２３における加減算回路部分とは別個の半導体チップとして実現してもよい。

以上、実施の形態５に係る電流検出回路２４によれば、実施の形態４に係る電流検出回路２３と同様に、電源電圧ＶＣＣの変動や周辺環境の変化（例えば温度の変化等）の影響を受け難い安定した基準電圧Ｖｏｆを生成することができるので、電流検出回路２５の動作の安定性や電流検出精度の向上が期待できる。

また、ＤＡＣ２０３の電源をレギュレータ回路２０４によって生成された電圧ＶＲＥＧとすることにより、ＤＡＣ２０３の電源変動を抑えることができるので、ＤＡＣ２０３によるディジタル／アナログ変換処理の精度の向上も期待できる。

≪実施の形態６≫
図８は、実施の形態６に係る電流検出回路の構成を示す図である。
同図に示される電流検出回路２５は、オフセット調整用の基準電圧を入力するための抵抗Ｒｏｎ，Ｒｏｐの抵抗値が可変である点において、実施の形態３に係る電流検出回路２２と相違し、それ以外の点については、実施の形態３に係る電流検出回路２２と同様である。以下の説明においては、実施の形態３に係る電流検出回路２２と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。

図８に示すように、電流検出回路２５において、抵抗Ｒｏｎ，Ｒｏｐとして可変抵抗を用いる。例えば、抵抗Ｒｏｎ，Ｒｏｐを、複数の抵抗とスイッチ素子とを組み合わせた回路によって構成し、スイッチを切り替えることによって抵抗Ｒｏｎ，Ｒｏｐの全体の抵抗値が変更できるようにすればよい。

なお、実施の形態３に係る電流検出回路２２Ａにおいても同様に、抵抗Ｒｏｎ、Ｒｏｆを可変抵抗することができる。また、抵抗Ｒｏｐ（または抵抗Ｒｏｎ）に印加する基準電圧Ｖｏｆとしては、実施の形態４、５で例示したように、レギュレータ回路２０２やＤＡＣ２０３等によって生成される安定した電圧を用いることができる。

以上、実施の形態６に係る電流検出回路２５によれば、抵抗Ｒｏｎ，Ｒｏｐの抵抗値を調整することにより、ＴＩＡ１０に入力される電流の直流成分（入力直流電流Ｉｄｃ）に比例した電圧に加えるオフセット量を調整することができる。また、電流検出回路２５によれば、印加するオフセット調整用の基準電圧Ｖｏｆの値を調整することによってオフセット量を調整する場合に比べて、より広い範囲でオフセット量を任意に調整することができる。

≪実施の形態７≫
図９は、実施の形態７に係る電流検出回路の構成を示す図である。
同図に示される電流検出回路２６は、ＴＩＡ１０の入力電流の直流成分に対応する電圧に対してオフセット量を付加するか否かの切り替えを可能にする点において、実施の形態１に係る電流検出回路２０と相違し、それ以外の点については、実施の形態１に係る電流検出回路２０と同様である。以下の説明においては、実施の形態１に係る電流検出回路２０と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。

具合的に、電流検出回路２６は、オフセット調整用の電圧を印加するための端子Ｐｏｆ１〜Ｐｏｆ４と、抵抗Ｒｏｎ＿１、Ｒｏｎ＿２、Ｒｏｐ＿１、Ｒｏｐ＿２と、スイッチＳＷ１〜ＳＷ４とを更に有する。

端子Ｐｏｆ１には、オフセット調整用の基準電圧Ｖｏｆが供給される。端子Ｐｏｆ１とＯＰアンプ２００の反転入力端子（−）との間には、抵抗Ｒｏｎ＿１およびスイッチＳＷ１が直列に接続されている。

端子Ｐｏｆ２は、グラウンドラインＧＮＤに接続されている。端子Ｐｏｆ２とＯＰアンプ２００の反転入力端子（−）との間には、抵抗Ｒｏｎ＿２およびスイッチＳＷ２が直列に接続されている。

端子Ｐｏｆ３には、オフセット調整用の基準電圧Ｖｏｆが供給される。端子Ｐｏｆ３とＯＰアンプ２００の非反転入力端子（＋）との間には、抵抗Ｒｏｐ＿１およびスイッチＳＷ３が直列に接続されている。

端子Ｐｏｆ４は、グラウンドラインＧＮＤに接続されている。端子Ｐｏｆ４とＯＰアンプ２００の非反転入力端子（＋）との間には、抵抗Ｒｏｐ＿２およびスイッチＳＷ４が直列に接続されている。

抵抗Ｒｏｐ＿１、Ｒｏｎ＿１に印加する基準電圧Ｖｏｆとしては、実施の形態４、５で例示したように、レギュレータ回路２０２やＤＡＣ２０３等によって生成される安定した電圧を用いることができる。
また、抵抗Ｒｏｎ＿１、Ｒｏｎ＿２、Ｒｏｐ＿１、Ｒｏｐ＿２として、実施の形態２で例示した可変抵抗を用いてもよい。

実施の形態７に係る電流検出回路２６によれば、各スイッチＳＷ１〜ＳＷ４のオン・オフの組み合わせにより、検出対象であるＴＩＡ１０の入力電流の直流成分に応じた電圧に対して、オフセット量（（Ｒｆ／Ｒｏｐ）×Ｖｏｆ）を加算する場合、減算する場合、および付加しない場合の何れか一つを選択することができる。これによれば、例えば、半導体プロセスに起因する電流検出回路２６の回路素子の製造バラつき等に応じて、オフセット量の付加の有無やオフセット量の調整を行うことができる。

≪実施の形態８≫
上記の実施の形態では、一般的なシングル入力／シングル出力型のＴＩＡの入力電流の直流成分を検出する電流検出回路を例示したが、以下の実施の形態８乃至１１では、上記ＴＩＡとは別の回路構成を有するＴＩＡの入力電流の直流成分を検出するための電流検出回路をいくつか例示する。

ここでは、実施の形態８に係る電流検出回路として、オフセット調整機能を有するＴＩＡの入力電流の直流成分を検出するための電流検出回路を例示する。
図１０は、オフセット調整機能を有するＴＩＡを用いた増幅器を示す図である。
同図に示される増幅器４０は、２つのオフセット調整機能を有するＴＩＡ１１＿１、１１＿２と、差動増幅回路（ＡＭＰ）４１と、バッファ回路４２と、オフセット調整回路４３とから構成されている。

ＴＩＡ１１＿１は、一対の差動電流信号のうち、端子ＩＮ１に入力された一方の電流信号Ｉｉｎ１を電圧信号に変換する回路である。ＴＩＡ１１＿２は、上記差動電流信号のうち、端子ＩＮ２に入力された他方の電流信号Ｉｉｎ２を電圧信号に変換する回路である。

差動増幅回路４１は、２つのＴＩＡ１１＿１、１１＿２から出力された電圧信号の差を増幅する回路である。バッファ回路４２は、差動増幅回路４１によって増幅された信号を出力する増幅器４０の出力回路である。

オフセット調整回路（ＡＯＣ：Ａｕｔｏ Ｏｆｆｓｅｔ Ｃｏｎｔｒｏｌ）４３は、差動増幅回路４１の出力電圧の差分を検出し、その差分に応じたオフセット調整用の信号Ｖｘを生成して２つのＴＩＡ１１＿１、１１＿２の夫々フィードバックすることにより、製造バラつきや入力条件等に起因する２つのＴＩＡ１１＿１、１１＿２のオフセットをキャンセルする回路である。

上記のＴＩＡ１１＿１、１１＿２の入力直流電流を検出するための電流検出回路を図１１に示す。
同図には、２つのＴＩＡ１１＿１、ＴＩＡ１１＿２のうち、ＴＩＡ１１＿１の入力電流Ｉｉｎ１の直流成分を検出するための電流検出回路２７が代表的に示されている。なお、ＴＩＡ１１＿２とＴＩＡ１１＿２の回路構成は同様であり、入力電流Ｉｉｎ２の直流成分を検出するための電流検出回路も上記電流検出回路２７と同様であるため、ＴＩＡ１１＿２側の電流検出回路については、図示および詳細な説明を省略する。また、図１１において、上述した他の実施の形態で示した回路と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。

図１１に示されるように、ＴＩＡ１１＿１は、定電流回路１０１の代わりに、定電流回路１０２を有する。具体的に、定電流回路１０２は、トランジスタＱＢ１、ＱＢ２および抵抗Ｒ３、Ｒ３ｘから構成されている。

トランジスタＱＢ２のコレクタ電極は、入力端子ＩＮおよびトランジスタＱＢ１のコレクタ電極に接続されている。また、トランジスタＱＢ２のベース電極には、オフセット調整回路４３からオフセット調整用の信号Ｖｘが供給される。抵抗Ｒ３ｘは、一端がトランジスタＱＢ２のエミッタ電極に接続され、他端がグラウンドラインＧＮＤに接続されている。

上記のようにトランジスタＱＢ２および抵抗Ｒ３ｘを接続することにより、信号Ｖｘによって電流Ｉ３ｘが変化する可変電流源が形成される。これにより、ＴＩＡ１１＿１では、“Ｉｉｎ＝Ｉ３＋Ｉ３ｘ−Ｉ２”となるので、ＴＩＡ１１＿１に入力される電流Ｉｉｎ１の入力直流電流Ｉｄｃは、式（１３）で表すことができる。

そこで、電流検出回路２７では、実施の形態１に係る電流検出回路２０の構成に加えて、抵抗Ｒ８および抵抗９を更に設ける。

抵抗Ｒ８は、一端がＯＰアンプ２００の反転入力端子（−）に接続され、他端がグラウンドラインＧＮＤに接続される。抵抗Ｒ９は、一端がＯＰアンプ２００の非反転入力端子（＋）に接続され、他端には、抵抗Ｒ３ｘとトランジスタＱＢ２のエミッタ電極とが接続されるノードの電圧Ｖｂｘが供給される。

上記のように、抵抗Ｒ２の両端の電圧（Ｖｏｕｔ，ＶＣＣ）および抵抗Ｒ３の両端の電圧（Ｖｂ，ＧＮＤ）に加えて、抵抗Ｒ３ｘの両端の電圧、すなわち電圧Ｖｂｘおよびグラウンド電圧ＧＮＤを、加減算回路としての電流検出回路３０に夫々入力することで、上記式（１３）の“Ｖｂｘ／Ｒ３ｘ”に対応する成分（電流Ｉ３ｘ）を算出することができる。

以上、実施の形態８に係る電流検出回路２７によれば、オフセット調整機能を有するＴＩＡ１１＿１、１１＿２に対しても、入力電流の直流成分を精度良く検出することができる。

≪実施の形態９≫
図１２は、実施の形態９に係る電流検出回路の構成を示す図である。
なお、図１２において、上述した他の実施の形態で示した回路と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。
同図に示されるＴＩＡ１２は、バイアス電圧Ｖｂｉａｓ１およびバイアス電圧Ｖｂｉａｓ２によってＴＩＡの利得を調整できるようにしたＴＩＡである。

具体的に、ＴＩＡ１２は、トランジスタＱＢと抵抗Ｒ２ｘを更に備える。
トランジスタＱＢは、エミッタ電極が入力端子ＩＮおよびトランジスタＱＢ１のエミッタ電極に接続され、ベース電極にバイアス電圧ＶｂｉａｓＢが供給される。

抵抗Ｒ２ｘは、一端がトランジスタＱＢのコレクタ電極に接続され、他端がトランジスタＱＡのコレクタ電極と抵抗Ｒ２とが接続されるノードに接続される。

これにより、ＴＩＡ１２では、ＴＩＡ１０と同様に、“Ｉｉｎ＝Ｉ３−Ｉ２”となる。したがって、電流検出回路２８も、実施の形態１に係る電流検出回路２０と同様の回路構成となる。すなわち、電流検出回路２８において、抵抗Ｒ４の他端は、電源ラインＶＣＣに接続され、抵抗Ｒ５の他端はグラウンドラインＧＮＤに接続され、抵抗Ｒ６の他端には、抵抗Ｒ２と抵抗Ｒ２ｘとが接続されるノードの電圧が供給され、抵抗Ｒ７の他端には、トランジスタＱＢ１のエミッタ電極と抵抗Ｒ２とが接続されるノードの電圧が供給される。

以上、実施の形態９に係る電流検出回路２８によれば、実施の形態１に係る電流検出回路２０と同様に、入力電流の直流成分を検出することができる。

≪実施の形態１０≫
図１３は、実施の形態１０に係る電流検出回路の構成を示す図である。
なお、図１３において、上述した他の実施の形態で示した回路と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。

同図に示されるＴＩＡ１３は、トランジスタＱＣと抵抗Ｒ２ｃを更に備える。
トランジスタＱＣは、エミッタ電極がトランジスタＱＢ１のコレクタ電極に接続され、ベース電極にバイアス電圧ＶｂｉａｓＣが供給される。抵抗Ｒ２ｃは、一端がトランジスタＱＣのコレクタ電極に接続され、他端が電源ラインＶＣＣに接続される。
これにより、ＴＩＡ１３では、“Ｉｉｎ＝Ｉ３−Ｉ２−Ｉｃ”となるので、ＴＩＡ１３に入力される電流Ｉｉｎの入力直流電流Ｉｄｃは、式（１４）で表すことができる。

そこで、電流検出回路２９では、実施の形態１に係る電流検出回路２０の構成に加えて、抵抗Ｒ８および抵抗９を更に設ける。

抵抗Ｒ８は、一端がＯＰアンプ２００の反転入力端子（−）に接続され、他端が電源ラインＶＣＣに接続される。抵抗Ｒ９は、一端がＯＰアンプ２００の非反転入力端子（＋）に接続され、他端には抵抗Ｒ２ｃとトランジスタＱＣのコレクタ電極とが接続される。

上記のように、抵抗Ｒ２の両端の電圧（Ｖｏｕｔ，ＶＣＣ）および抵抗Ｒ３の両端の電圧（Ｖｂ，ＧＮＤ）に加えて、抵抗Ｒ２ｃの両端の電圧、すなわち電圧Ｖｐｋおよび電源電圧ＶＣＣを、加減算回路としての電流検出回路２９に夫々入力することで、上記式（１４）の“Ｖｐｋ／Ｒ２ｃ”および“ＶＣＣ／Ｒ２ｃ”に対応する成分（電流Ｉｃ）を算出することができる。

以上、実施の形態１０に係る電流検出回路２９によれば、ＴＩＡ１３に対しても、入力電流の直流成分を検出することができる。

≪実施の形態１１≫
図１４は、実施の形態１１に係る電流検出回路の構成を示す図である。
なお、図１４において、上述した他の実施の形態で示した回路と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。
同図に示されるＴＩＡ１４は、ＴＩＡ１０よりも更に広い帯域を有するトランスインピーダンスアンプである。具体的に、ＴＩＡ１４は、抵抗Ｒ２と電源ラインＶＣＣとの間に接続されたインダクタＬを有している。

ＴＩＡ１４において、入力電流Ｉｉｎは、ＴＩＡ１０と同様に“Ｉｉｎ＝Ｉ３−Ｉ２”となる。
ここで、インダクタＬにも抵抗成分が存在するが、設計段階においてその抵抗成分の値を精度良く求めることができないことから、電流検出回路３０では、電流Ｉ２の成分を算出するために、抵抗Ｒ２の両端の電圧、すなわち電圧ＶＣＣＬおよび電圧Ｖｏｕｔを加減算回路としての電流検出回路３０に入力する。具体的には、図１４に示すように、抵抗Ｒ４の他端を、インダクタＬと抵抗Ｒ２とが接続されるノードに接続し、抵抗Ｒ６の他端を、抵抗Ｒ２とトランジスタＱＡのコレクタ電極とが接続されるノードに接続する。これにより、インダクタＬによらず、電流Ｉ２に対応する成分を算出することができる。

以上、実施の形態１１に係る電流検出回路３０によれば、負荷としての抵抗Ｒ２にインダクタＬが直列に接続される構成のＴＩＡ１４に対しても、実施の形態１に係る電流検出回路２０と同様に、入力電流の直流成分を検出することができる。

以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、上記実施の形態では、ＴＩＡ１０〜１４および電流検出回路２０〜３０を構成する各トランジスタ（Ｑ１等）がＨＢＴである場合を例示したが、これらのトランジスタの一部または全部を、例えば通常のＮＰＮバイポーラトランジスタやＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴに代表されるＮ型電界効果トランジスタ等に置き換えてもよい。

また、各実施の形態において示した特徴的な構成は、その他の実施の形態において示した構成と適宜組み合わせることができる。例えば、実施の形態３乃至１１に示した各電流検出回路２２〜３０に、実施の形態２で示したレベルシフト回路２０１を組み合わせてもよいし、実施の形態８乃至１１に示した電流検出回路２７〜３０に、実施の形態３で示したオフセット調整用の抵抗Ｒｏｎ，Ｒｏｐを組み合わせてもよい。

また、上記実施の形態では、第１固定電位が電源電圧ＶＣＣ、第２固定電位がグラウンド電圧である場合を一例として示したが、第１固定電位が第２固定電位よりも高ければよく、上記の組み合わせに限定されるものではない。例えば、第２固定電位が負電位（＜０Ｖ）であってもよい。

１０，１１，１２，１３，１４…ＴＩＡ、２０〜３０…電流検出回路、ＩＮ…入力端子，Ｐｏｐ，Ｐｏｎ，Ｐｏｆ１〜Ｐｏｆ２…端子、１０１，１０２…定電流回路、２０１…レベルシフト回路、２０２，２０４…レギュレータ回路、２０３…ＤＡＣ、Ｒ２，Ｒ３，Ｒ４〜Ｒ４，Ｒｆ，Ｒｏｎ，Ｒｏｐ，Ｒｏｎ＿１，Ｒｏｎ＿２，Ｒｏｐ＿１，Ｒｏｐ＿２，Ｒ３ｘ，Ｒ２ｂ，Ｒ２ｃ…抵抗、ＱＡ〜ＱＣ，ＱＢ１，ＱＢ２，ＱＬ１，ＱＬ２…トランジスタ、ＩＬ１，ＩＬ２…定電流源、Ｌ…インダクタ。

Claims (12)

1. 制御電極が固定電位に接続された増幅用トランジスタの第１主電極側に入力された電流信号を電圧信号に変換して前記増幅用トランジスタの第２主電極側から出力するトランスインピーダンスアンプの前記電流信号の直流成分を検出するための電流検出回路であって、
   差動増幅回路と、
   前記差動増幅回路の反転入力端子と前記差動増幅回路の出力端子との間に接続された帰還抵抗と、
   一端が前記差動増幅回路の前記反転入力端子に接続され、他端に前記トランスインピーダンスアンプに電力を供給する第１固定電位に基づく第１電圧が供給される第１抵抗と、
   一端が前記差動増幅回路の前記反転入力端子に接続され、他端に前記第１固定電位より低く、前記トランスインピーダンスアンプの動作の基準となる第２固定電位に基づく第２電圧が供給される第２抵抗と、
   一端が前記差動増幅回路の非反転入力端子に接続され、他端に前記増幅用トランジスタの前記第２主電極側に流れる電流に基づく第３電圧が供給される第３抵抗と、
   一端が前記差動増幅回路の前記非反転入力端子に接続され、他端に前記増幅用トランジスタの前記第１主電極側に流れる電流に基づく第４電圧が供給される第４抵抗とを有する
   ことを特徴とする電流検出回路。
2. 請求項１に記載の電流検出回路において、
   前記増幅用トランジスタの前記第２主電極の電圧をレベルシフトして前記第３電圧として前記第３抵抗の他端に供給するとともに、前記第１固定電位の電圧をレベルシフトして前記第１電圧として前記第１抵抗の他端に供給するレベルシフト回路を更に有する
   ことを特徴とする電流検出回路。
3. 請求項１または２に記載の電流検出回路において、
   第１電圧入力端子および第２電圧入力端子と、
   一端が前記第１電圧入力端子に接続され、他端が前記差動増幅回路の反転入力端子に接続される第５抵抗と、
   一端が前記第２電圧入力端子に接続され、他端が前記差動増幅回路の非反転入力端子に接続される第６抵抗とを更に有する
   ことを特徴とする電流検出回路。
4. 請求項３に記載の電流検出回路において、
   基準電圧を生成するレギュレータ回路を更に有し、
   前記レギュレータ回路によって生成された前記基準電圧が、前記第１電圧入力端子および前記第２電圧入力端子の一方に供給され、
   前記第１電圧入力端子および前記第２電圧入力端子の他方に前記第２電圧が供給される
   ことを特徴とする電流検出回路。
5. 請求項３に記載の電流検出回路において、
   入力されたディジタル信号に応じた基準電圧を生成するディジタル／アナログ変換回路を更に有し、
   前記ディジタル／アナログ変換回路によって生成された前記基準電圧が、前記第１電圧入力端子および前記第２電圧入力端子の一方に供給され、
   前記第１電圧入力端子および前記第２電圧入力端子の他方に前記第２電圧が供給される
   ことを特徴とする電流検出回路。
6. 請求項３乃至５の何れか一項に記載の電流検出回路において、
   前記第５抵抗および前記第６抵抗は、可変抵抗である
   ことを特徴とする電流検出回路。
7. 請求項１または２に記載の電流検出回路において、
   第１電圧入力端子、第２電圧入力端子、第３電圧入力端子、および第４電圧入力端子と、
   前記第１電圧入力端子と前記反転入力端子との間に直列に接続された第５抵抗および第１スイッチと、
   前記第２電圧入力端子と前記反転入力端子との間に直列に接続された第６抵抗および第２スイッチと、
   前記第３電圧入力端子と前記非反転入力端子との間に直列に接続された第７抵抗および第３スイッチと、
   前記第４電圧入力端子と前記非反転入力端子との間に直列に接続された第８抵抗および第４スイッチとを更に有する
   ことを特徴とする電流検出回路。
8. 請求項１乃至７の何れか一項に記載の電流検出回路において、
   前記トランスインピーダンスアンプは、
   制御電極に第１バイアス電圧が供給される、前記増幅用トランジスタとしての第１トランジスタと、
   前記第１トランジスタの第２主電極と前記第１固定電位との間に接続された負荷抵抗と、
   前記第１トランジスタの第１主電極に接続された入力端子と、
   制御電極に第２バイアス電圧が供給され、第２主電極が前記第１トランジスタの第１主電極および前記入力端子に接続された第２トランジスタと、
   前記第２トランジスタの第１主電極と前記第２固定電位との間に接続されたバイアス抵抗とを有し、
   前記第１トランジスタの第２主電極と前記負荷抵抗とが接続されるノードの電圧が、前記第３電圧として前記第３抵抗の他端に供給され、
   前記第２トランジスタの第１主電極と前記バイアス抵抗とが接続されるノードの電圧が、前記第４電圧として前記第４抵抗の他端に供給される
   ことを特徴とする電流検出回路。
9. 請求項１に記載の電流検出回路において、
   一端が前記差動増幅回路の反転入力端子に接続される第５抵抗と、
   一端が前記差動増幅回路の非反転入力端子に接続される第６抵抗とを更に有し、
   前記トランスインピーダンスアンプは、
   制御電極に第１バイアス電圧が供給される前記増幅用トランジスタとしての第１トランジスタと、
   前記第１トランジスタの第２主電極と前記第１固定電位との間に接続された負荷抵抗と、
   前記第１トランジスタの第１主電極に接続された入力端子と、
   制御電極に第２バイアス電圧が供給され、第２主電極が前記入力端子に接続された第２トランジスタと、
   制御電極にオフセット調整用の信号が供給され、第２主電極が前記入力端子に接続された第３トランジスタと、
   前記第２トランジスタの第１主電極と前記第２固定電位との間に接続された第１バイアス抵抗と、
   前記第３トランジスタの第１主電極と前記第２固定電位との間に接続された第２バイアス抵抗とを有し、
   前記第１トランジスタの第２主電極と前記第１負荷抵抗とが接続されるノードの電圧が、前記第３電圧として前記第３抵抗の他端に供給され、
   前記第２トランジスタの第１主電極と前記第１バイアス抵抗とが接続されるノードの電圧が、前記第４電圧として前記第４抵抗の他端に供給され、
   前記第２電圧が、前記第５抵抗の他端に供給され、
   前記第３トランジスタの第１主電極と前記第２バイアス抵抗とが接続されるノードの電圧が、前記第６抵抗の他端に供給される
   ことを特徴とする電流検出回路。
10. 請求項１に記載の電流検出回路において、
    前記トランスインピーダンスアンプは、
    制御電極に第１バイアス電圧が供給される前記増幅トランジスタとしての第１トランジスタと、
    制御電極に第２バイアス電圧が供給され、第１主電極が前記第１トランジスタの第１主電極に接続された、前記増幅用トランジスタとしての第２トランジスタと、
    一端が前記第１固定電位に接続され、他端が前記第１トランジスタの第１主電極に接続された第１負荷抵抗と、
    前記第１負荷抵抗の他端と前記第２トランジスタの第２主電極との間に接続された第２負荷抵抗と、
    前記第１トランジスタの第１主電極および前記第２トランジスタの第１主電極に接続された入力端子と、
    制御電極に第３バイアス電圧が供給され、第２主電極が前記入力端子に接続された第３トランジスタと、
    前記第３トランジスタの第１主電極と前記第２固定電位との間に接続されたバイアス抵抗とを有し、
    前記第１負荷抵抗と前記第２負荷抵抗とが接続されるノードの電圧が、前記第３電圧として前記第３抵抗の他端に供給され、
    前記第３トランジスタの第１主電極と前記バイアス抵抗とが接続されるノードの電圧が、前記第４電圧として前記第４抵抗の他端に供給される
    ことを特徴とする電流検出回路。
11. 請求項１に記載の電流検出回路において、
    一端が前記差動増幅回路の反転入力端子に接続される第５抵抗と、
    一端が前記差動増幅回路の非反転入力端子に接続される第６抵抗とを更に有し、
    前記トランスインピーダンスアンプは、
    一端が前記第１固定電位に接続される第１負荷抵抗と、
    一端が前記第１固定電位に接続される第２負荷抵抗と、
    制御電極に第１バイアス電圧が供給され、第２主電極が前記第１負荷抵抗の他端に接続された前記増幅トランジスタとしての第１トランジスタと、
    制御電極に第２バイアス電圧が供給され、第２主電極が前記第２負荷抵抗の他端に接続され、第１主電極が前記第１トランジスタの第２主電極に接続された第２トランジスタと、
    前記第１トランジスタの第１主電極に接続された入力端子と、
    制御電極に第３バイアス電圧が供給され、第２主電極が前記入力端子および前記第１トランジスタの第１主電極に接続された第３トランジスタと、
    前記第３トランジスタの第１主電極と前記第２固定電位との間に接続されたバイアス抵抗とを有し、
    前記第１トランジスタの第２主電極と前記第１負荷抵抗とが接続されるノードの電圧が、前記第３電圧として前記第３抵抗の他端に供給され、
    前記第３トランジスタの第１主電極と前記バイアス抵抗とが接続されるノードの電圧が、前記第４電圧として前記第４抵抗の他端に供給され、
    前記第２トランジスタの第２主電極と前記第２負荷抵抗とが接続されるノードの電圧が、前記第５抵抗の他端に供給され、
    前記第１電圧が前記第６抵抗の他端に供給される
    ことを特徴とする電流検出回路。
12. 請求項１に記載の電流検出回路において、
    前記トランスインピーダンスアンプは、
    制御電極に第１バイアス電圧が供給される第１トランジスタと、
    一端が前記第１トランジスタの第２主電極に接続された負荷抵抗と、
    一端が前記第１固定電位に接続され、他端が前記第２負荷抵抗の他端に接続されたインダクタと、
    前記第１トランジスタの第１主電極に接続された入力端子と、
    制御電極に第２バイアス電圧が供給され、第２主電極が前記入力端子に接続された第２トランジスタと、
    前記第２トランジスタの第１主電極と前記第２固定電位との間に接続されたバイアス抵抗とを有し、
    前記インダクタと前記負荷抵抗とが接続されるノードの電圧が、前記第１電圧として前記第１抵抗の他端に供給され、
    前記第１トランジスタの第２主電極と前記負荷抵抗とが接続されるノードの電圧が、前記第３電圧として前記第３抵抗の他端に供給され、
    前記第２トランジスタの第１主電極と前記バイアス抵抗とが接続されるノードの電圧が、前記第４電圧として前記第４抵抗の他端に供給される
    ことを特徴とする電流検出回路。

Images