KR20030053492A

KR20030053492A - 유니버셜 계측 증폭기

Info

Publication number: KR20030053492A
Application number: KR1020030036541A
Authority: KR
Inventors: 차형우
Original assignee: 차형우
Priority date: 2003-06-05
Filing date: 2003-06-05
Publication date: 2003-06-28

Abstract

본 발명은 유니버셜 계측 증폭기(Universal Instrumentation amplifier : UIA)의 회로에 관한 것으로, 더욱 상세하게는 전압 계측 증폭 및 전류 계측 증폭을 위해 제 2세대 정극성 전류 콘베이어(second generation current conveyor:CCII+) 2 개와 4개의 저항기로 구성되며 계측 입력 신호에 따라 저항기만 변경하여 전압 또는 전류를 계측할 수 있도록 설계된 회로에 관한 것이다.

본 발명의 유니버셜 계측 증폭기(UIA)는, 정합된 두개의 정극성 전류 콘베이어(CCII+)와 4개의 저항기로 구성되어 있고, 전압 또는 전류 입력 신호에 따라 저항기의 연결을 변경함으로 완전-차동형 전압, 단일-전류 차동전압, 그리고 차동-전류 단일 전압 계측 증폭 기능을 갖도록 할 수 있는 특징이 있다.

본 발명의 유니버셜 계측 증폭기의 우수성은 종래의 3개의 연산 증폭기와 7개의 저항기로 구성된 계측 증폭기가가 갖는 문제점, 즉 차동 전압만 증폭, 저항기의 부정합에 의한 오차 발생, 그리고 회로가 복잡하여 반도체 칩(chip)화 할 경우 생산성이 낮아지는 특징들을 개선하여 차동전압, 차동전류, 그리고 단일전류 등을 계측 증폭이 가능, 저항기의 정합이 필요 없고, 그리고 회로가 간단한 특징을 갖고 있다. 따라서, 본 발명의 회로를 반도체 칩으로 상용할 경우 종래의 계측 증폭기를 대체 사용할 수 있으므로 그 파급 효과가 매우 높다고 할 수 있다.

Description

유니버셜 계측 증폭기{Universal Instrumentation amplifier}

종래의 계측 증폭기의 대표적인 회로도는 도 1에 나타낸 바와 같이 3개의 연산 증폭기와 7개의 저항기로 구성되어 있다. 도 1에서 연산 증폭기가 이상적이라고 가정하면 차동 전압 Vl과 V2에 대한 출력 전압 Vo는 아래와 같이 주어진다.

이 식으로부터, 도 1의 회로는 차동 전압만 증폭하고, 저항기의 부정합(반드시 두개의 R₂와 R₃가 같은 값을 갖고 있어야 함)에 의한 오차 발생하고 회로가 복잡하여 반도체 칩(chip)화 할 경우 생산성이 낮아지는 문제점을 갖고 있다.

상기의 계측 증폭기는 차동 전압만 증폭하여 정극성 전압을 출력하기 때문에 부극성 전압을 얻기 위해서는 반전 증폭기를 추가하여야 하고, 정확한 이득을 얻기위해서는 저항기들이 정합이 반드시 선결되어야 하는 문제점을 갖고 있다. 이러한 문제점을 해결하는것이 본 발명이 이루고자하는 기술적인 과제이다.

도 1은 종래의 계측 증폭기의 회로도.

도 2는 본 발명에 사용된 유니버셜 계측 증폭기의 회로도.

도 3은 도2를 완전-차동형 전압 계측 증폭기로 사용할 경우의 회로 구성도.

도 4는 도2를 단일-전류 차동 전압 계측 중폭기로 사용할 경우의 회로 구성도.

도 5는 도2를 차동-전류 단일-전압 계측 증폭기로 사용할 경우의 회로 구성도.

본 발명의 유니버셜 계측 증폭기(UIA)는 전압 또는 전류 입력 신호에 따라 저항기의 연결을 변경함으로 완전-차동형 전압, 단일-전류 차동전압, 그리고 차동-전류 단일 전압 계측 증폭 기능을 갖도록 할 수 있는 특징이 있으며 첨부된 도면에 의해 상세히 설명을 하면 다음과 같다.

본 발명의 유니버셜 계측 증폭기의 회로를 도 1에 나타냈다. 회로는 두개의 제 2세대 정극성 전류 콘베이어(CCII+)와 4개의 저항기로 구성된다. 이상적인 CCII+는 X 단자와 Y 단자 사이에 v_X= v_Y(전압 폴로워 특성), X 단자와 Z 단자 사이에 i_X= i_Z(전류 폴로워)의 전달 특성을 갖고 있고 Y 단자와 Z 단자의 임피던스는 무한대, X단자의 임피던스는 영(zero)의 임피던스를 갖고 있다. 도 2에서 두개의 CCII+가 이상적인 특성을 갖고 있는다면 입력 신호의 연결과 저항기를 선택적으로 사용하면 다양한 계측 회로를 구성할 수 있다. 이하의 [실시 예]에서 도 2에 나타낸 회로로 실현가능한 계측 회로를 설명한다.

[실시 예 1] 완전-차동형 전압 계측 증폭기 회로

도 2의 유니버셜 계측 증폭기(UIA)의 회로 구성을 도 3과 같이 재구성하면 완전-차동형 전압 계측 증폭기의 회로가 된다. 도 3에서 상하의 두개의 CCII+가 정합되었다고 가정하면 저항 R₁에 흐르는 전류는 아래와 같이 주어지고,

이 전류는 상위 CCII+의 Z 출력 단자로 I_ZU=i_R1, 하위 CCII+의 Z 출력 단자로 I_ZD=-i_R1으로 각각 출력된다. 따라서, Z 단자의 출력 전압은 다음과 같이 주어진다.

위 식으로부터 도 3의 회로는 두 입력 전압의 차를 완전-차동 출력 형태로 변환시키고 있을 뿐만아니라, 그 이득이 두 개의 저항의 크기에만 의존한다는 것을 알 수 있다.

[실시 예 2] 단일-전류 차동 전압 계측 증폭기 회로

도 2의 유니버셜 계측 증폭기(UIA)의 회로 구성을 도 4와 같이 재구성하면 단일-전류 차동 전압 계측 증폭기 회로가 된다. 도 4에서 상하의 두개의 CCII+가 정합되었다고 가정하면 X 단자로 들어오는 입력 전류 I_i는 상위 CCII+의 Z 출력 단자로 I_ZU=-I_i, 하위 CCII+의 Z 출력 단자로 I_ZD=I_i으로 각각 출력된다. 따라서, Z단자의 출력 전압은 다음과 같이 주어진다.

위 식으로부터 도 4의 회로는 입력 전류 신호를 검출하여 차동 전압 출력을 갖는다는것을 알 수 있다.

[실시 예 3] 차동-전류 단일 전압 계측 증폭기 회로

도 2의 유니버셜 계측 증폭기(UIA)의 회로 구성을 도 5과 같이 재구성하면 차동-전류 단일 전압 계 증폭기의 회로가 된다. 도 4에서 상하의 두개의 CCII+가 정합되었다고 가정하면 X 단자로 입력되는 전류 신호 I₁와 I₂는 상위 CCII+의 Z 출력 단자로 I_ZU=-I₁, 하위 CCII+의 Z 출력 단자로 I_ZD=I₂으로 각각 출력된다. 따라서, Z 단자의 출력 전압은 다음과 같이 주어진다.

위 식으로부터 도 5의 회로는 두 입력 전류의 차를 단일 전압 형태로 변환시키고 있을 뿐만아니라, 그 이득이 1개의 저항의 크기에 의존한다는 것을 알 수 있다.

본 발명의 유니버셜 계측 증폭기의 우수성은 종래의 3개의 연산 증폭기와 7개의 저항기로 구성된 계측 증폭기가가 갖는 문제점, 즉 차동 전압만 증폭, 저항기의 부정합에 의한 오차 발생, 그리고 회로가 복잡하여 반도체 칩(chip)화 할 경우 생산성이 낮아지는 특징들을 개선하여 차동 전압, 차 동전류, 그리고 단일 전류 등을 증폭 가능하고, 저항기의 정합이 필요 없고, 그리고 회로가 간단한 특징을 갖고 있다. 따라서, 본 발명의 회로를 반도체 칩으로 상용할 경우 종래의 계측 증폭기를 대체 사용할 수 있으므로 그 파급 효과가 매우 높다고 할 수 있다.

Claims

유니버셜 계측 증폭기 회로에 있어서, 두 개의 제 2세대 정극성 전류 콘베이어(CCII+)가 상부와 하부에 위치하고, 두 CCII+의 X 단자 사이에 1개의 저항기가 연결되고, 두 CCII+의 Z단자와 접지 사이에 저항기가 각각 1개쌕 연결되고, 두 CCII+의 Z와 접지 사이에 1개의 저항기가 연결되어 있고 입력 신호(전압 또는 전류)에 따라, 회로의 구성을 변경하면 완전-차동형 전압, 단일-전류 차동전압, 그리고 차동-전류 단일 전압 계측 증폭 기능을 회로가 될수 있는 특징을 갖는 유니버셜 계측 증폭기 회로
제 1항에 있어서, 두 개의 차동 전압이 두 개의 CCII+의 Y단자와 접지 사이에 연결되고 두 X 단자 사이에 1개의 저항기가 연결되고, 두 CCII+의 Z단자와 접지 사이에 저항기가 각각 1개쌕 연결되고 두 개의 Z에서 차동 전압이 출력되도록 회로를 재구성하여 완전-차동형 전압 계측기 회로로 사용할 수 있는 유니버셜 계측 증폭기 회로
제 1항에 있어서, 두 개의 CCII+의 Y단자가 접지로 연결되고 두개의 X 단자사이에 전류 신호를 입력하고, 두 CCII+의 Z단자와 접지 사이에 저항기가 각각 1개쌕 연결되고 두 개의 Z에서 차동 전압이 출력되도록 회로를 재구성하여 단일-전류 차동 전압 계측기 회로로 사용할 수 있는 유니버셜 계측 증폭기 회로
제 1항에 있어서, 두 개의 CCII+의 Y단자가 접지로 연결되고 두 개의 X 단자와 접지 사이에 두 전류 신호를 각각 입력하고, 두 CCII+의 Z단자가 접지 사이에 1개의 저항기가 연결되고, 같이 연결된 Z에서 단일 전압이 출력되도록 회로를 재구성하여 차동-전류 단일 전압 계측기 회로로 사용할 수 있는 유니버셜 계측 증폭기회로